JPH0697494A - スーパールミネッセントダイオードおよびその製法 - Google Patents
スーパールミネッセントダイオードおよびその製法Info
- Publication number
- JPH0697494A JPH0697494A JP24466192A JP24466192A JPH0697494A JP H0697494 A JPH0697494 A JP H0697494A JP 24466192 A JP24466192 A JP 24466192A JP 24466192 A JP24466192 A JP 24466192A JP H0697494 A JPH0697494 A JP H0697494A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- semiconductor substrate
- current blocking
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 230000000903 blocking effect Effects 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 150000001875 compounds Chemical class 0.000 claims abstract description 3
- 238000002347 injection Methods 0.000 claims description 30
- 239000007924 injection Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 19
- 238000005253 cladding Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 92
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 238000001704 evaporation Methods 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 238000003776 cleavage reaction Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 両端面から光出力が取り出せ、オートマチッ
ク・パワー・コントロールが容易であり、かつ製作の再
現性に優れたスーパールミネッセントダイオードを提供
する。 【構成】 活性層３の上下を、該活性層よりもバンドギ
ャップエネルギが大きくかつ屈折率の小さい第１導電型
の上部クラッド層４、７および第２導電型の下部クラッ
ド層２で挾んだ、化合物半導体からなる電流狭さく型ス
ーパールミネッセントダイオードで、前記上部クラッド
層中に、バンドギャップエネルギが前記活性層と等しい
かまたは前記活性層よりも小さく、かつ、屈折率が前記
活性層と等しいかまたは前記活性層よりも大きい第２導
電型の電流ブロッキング層５が、ストライプ状の電流注
入領域13を分断するように導入されている。
ク・パワー・コントロールが容易であり、かつ製作の再
現性に優れたスーパールミネッセントダイオードを提供
する。 【構成】 活性層３の上下を、該活性層よりもバンドギ
ャップエネルギが大きくかつ屈折率の小さい第１導電型
の上部クラッド層４、７および第２導電型の下部クラッ
ド層２で挾んだ、化合物半導体からなる電流狭さく型ス
ーパールミネッセントダイオードで、前記上部クラッド
層中に、バンドギャップエネルギが前記活性層と等しい
かまたは前記活性層よりも小さく、かつ、屈折率が前記
活性層と等しいかまたは前記活性層よりも大きい第２導
電型の電流ブロッキング層５が、ストライプ状の電流注
入領域13を分断するように導入されている。
Description
【０００１】
【産業上の利用分野】本発明はスーパールミネッセント
ダイオード（以下、ＳＬＤという）およびその製法に関
する。さらに詳しくは、光ファイバジャイロ、光セン
サ、光ディスクなどの光源として有用なインコヒーレン
ト光を、大きな強度と小さな放射角で放射できるＳＬＤ
およびその製法に関する。
ダイオード（以下、ＳＬＤという）およびその製法に関
する。さらに詳しくは、光ファイバジャイロ、光セン
サ、光ディスクなどの光源として有用なインコヒーレン
ト光を、大きな強度と小さな放射角で放射できるＳＬＤ
およびその製法に関する。
【０００２】
【従来の技術】活性層端面から大出力のインコヒーレン
ト光を取り出すＳＬＤでは、ファブリペロ（ＦＰ）モー
ドによるレーザ発振を抑圧することが重要であり、従来
より、以下のようなＳＬＤ素子構造が提案されている。
ト光を取り出すＳＬＤでは、ファブリペロ（ＦＰ）モー
ドによるレーザ発振を抑圧することが重要であり、従来
より、以下のようなＳＬＤ素子構造が提案されている。
【０００３】すなわち、(1) 両端面に無反射コート（Ａ
Ｒ(Anti Refrective) コート）30を形成し、反射率を低
減することによりＦＰモードを抑圧する方法（図４参
照）、(2) 素子の活性層の片側を非励起領域31とし、電
流注入領域で発光した光をこの領域で吸収し、等価的に
端面の反射率を低下させ、ＦＰモードを抑圧する方法
（図５参照）、および(3) 曲り導波路32を用い、電流注
入領域で発光した光を端面で全反射させ、ＦＰモードを
抑圧する方法（図６参照）などが提案されている。な
お、図４〜６で、33は電流注入領域、30は無反射コー
ト、31は非励起領域である。
Ｒ(Anti Refrective) コート）30を形成し、反射率を低
減することによりＦＰモードを抑圧する方法（図４参
照）、(2) 素子の活性層の片側を非励起領域31とし、電
流注入領域で発光した光をこの領域で吸収し、等価的に
端面の反射率を低下させ、ＦＰモードを抑圧する方法
（図５参照）、および(3) 曲り導波路32を用い、電流注
入領域で発光した光を端面で全反射させ、ＦＰモードを
抑圧する方法（図６参照）などが提案されている。な
お、図４〜６で、33は電流注入領域、30は無反射コー
ト、31は非励起領域である。
【０００４】
【発明が解決しようとする課題】しかしながら、端面に
ＡＲコートを形成する(1) の方法では、レーザ発振を抑
えるに充分な超低反射率のＡＲコートを再現性よく形成
する必要があるが、製作が困難であるという問題があ
る。
ＡＲコートを形成する(1) の方法では、レーザ発振を抑
えるに充分な超低反射率のＡＲコートを再現性よく形成
する必要があるが、製作が困難であるという問題があ
る。
【０００５】また、素子の活性層の片側を非励起領域と
する(2) の方法および曲り導波路を用いる(3) の方法で
は、光出力取出し端面でない方の端面からは、光出力を
ほとんどうることができず、オートマティック・パワー
・コントロール（ＡＰＣ）が難しいという欠点がある。
また、ＦＰモードを充分に抑圧するためには素子のサイ
ズ（長さ）が大きくなってしまうという問題がある。
する(2) の方法および曲り導波路を用いる(3) の方法で
は、光出力取出し端面でない方の端面からは、光出力を
ほとんどうることができず、オートマティック・パワー
・コントロール（ＡＰＣ）が難しいという欠点がある。
また、ＦＰモードを充分に抑圧するためには素子のサイ
ズ（長さ）が大きくなってしまうという問題がある。
【０００６】本発明は、叙上の事情に鑑み、前記従来技
術の有する欠点が解消されたＳＬＤを提供することを目
的とする。すなわち、本発明の目的は、両端面から光出
力が取り出せ、ＡＰＣが容易であり、かつ製作の再現性
に優れたＳＬＤを提供することおよび量産性に優れたＳ
ＬＤの製法を提供することを目的とする。
術の有する欠点が解消されたＳＬＤを提供することを目
的とする。すなわち、本発明の目的は、両端面から光出
力が取り出せ、ＡＰＣが容易であり、かつ製作の再現性
に優れたＳＬＤを提供することおよび量産性に優れたＳ
ＬＤの製法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のＳＬＤは、活性
層の上下を、該活性層よりもバンドギャップエネルギが
大きく、かつ、屈折率の小さい第１導電型の上部クラッ
ド層および第２導電型の下部クラッド層で挾んだ、化合
物半導体からなる電流狭さく型スーパールミネッセント
ダイオードであって、前記第１導電型の上部クラッド層
中に、バンドギャップエネルギが前記活性層と等しいか
または前記活性層よりも小さく、かつ屈折率が前記活性
層と等しいかまたは前記活性層よりも大きい第２導電型
の電流ブロッキング層が、ストライプ状の電流注入領域
を分断するように導入されてなることを特徴としてい
る。
層の上下を、該活性層よりもバンドギャップエネルギが
大きく、かつ、屈折率の小さい第１導電型の上部クラッ
ド層および第２導電型の下部クラッド層で挾んだ、化合
物半導体からなる電流狭さく型スーパールミネッセント
ダイオードであって、前記第１導電型の上部クラッド層
中に、バンドギャップエネルギが前記活性層と等しいか
または前記活性層よりも小さく、かつ屈折率が前記活性
層と等しいかまたは前記活性層よりも大きい第２導電型
の電流ブロッキング層が、ストライプ状の電流注入領域
を分断するように導入されてなることを特徴としてい
る。
【０００８】本発明のＳＬＤにおいては、前記電流ブロ
ッキング層と活性層との距離が0.2〜0.5 μｍであり、
電流ブロッキング層と活性層とのあいだの上部クラッド
層の比抵抗が0.01〜0.5 Ω・cmであるのが好ましい。
ッキング層と活性層との距離が0.2〜0.5 μｍであり、
電流ブロッキング層と活性層とのあいだの上部クラッド
層の比抵抗が0.01〜0.5 Ω・cmであるのが好ましい。
【０００９】また、本発明のＳＬＤの製法は、(a) 半導
体基板上に、該半導体基板と同じ導電型の下部クラッド
層、ｎ型、ｐ型またはアンドープの活性層、前記半導体
基板と反対の導電型の上部第１クラッド層および前記半
導体基板と同じ導電型の電流ブロッキング層を順次積層
する工程、(b) 帯状開口部が縦横に配列されたマスクを
用いて、前記工程でえられたウエハに電流ブロッキング
層に達するストライプ状の電流注入領域を形成する工
程、(c) 前記ストライプ状の電流注入領域が形成された
ウエハ上に前記半導体基板と反対の導電型の上部第２ク
ラッド層およびキャップ層を順次積層する工程、(d) 半
導体基板を所定厚さまで削る工程、(e) ウエハの上面お
よび下面にオーミック電極を形成する工程、(f) 隣接す
る２つの電流注入領域の一方の後部と他方の前部とを含
むように前記ウエハを劈開してチップ化する工程、およ
び(g) えられたチップの両端面に保護膜または低反射率
コーティング膜を形成する工程からなることを特徴とし
ている。
体基板上に、該半導体基板と同じ導電型の下部クラッド
層、ｎ型、ｐ型またはアンドープの活性層、前記半導体
基板と反対の導電型の上部第１クラッド層および前記半
導体基板と同じ導電型の電流ブロッキング層を順次積層
する工程、(b) 帯状開口部が縦横に配列されたマスクを
用いて、前記工程でえられたウエハに電流ブロッキング
層に達するストライプ状の電流注入領域を形成する工
程、(c) 前記ストライプ状の電流注入領域が形成された
ウエハ上に前記半導体基板と反対の導電型の上部第２ク
ラッド層およびキャップ層を順次積層する工程、(d) 半
導体基板を所定厚さまで削る工程、(e) ウエハの上面お
よび下面にオーミック電極を形成する工程、(f) 隣接す
る２つの電流注入領域の一方の後部と他方の前部とを含
むように前記ウエハを劈開してチップ化する工程、およ
び(g) えられたチップの両端面に保護膜または低反射率
コーティング膜を形成する工程からなることを特徴とし
ている。
【００１０】
【作用】本発明のＳＬＤにおいては、ストライプ状の電
流注入領域を分断するように、光を吸収する電流ブロッ
キング層が上部クラッド層中に設けられているため、Ｆ
Ｐモードを充分に抑圧することができ、なおかつ素子の
前端面および後端面のそれぞれからインコヒーレント光
を発光させることができる。
流注入領域を分断するように、光を吸収する電流ブロッ
キング層が上部クラッド層中に設けられているため、Ｆ
Ｐモードを充分に抑圧することができ、なおかつ素子の
前端面および後端面のそれぞれからインコヒーレント光
を発光させることができる。
【００１１】また、本発明のＳＬＤの製法では、帯状開
口部が縦横に配列されたマスクを用いて電流注入領域を
形成し、チップ化に際し、隣接する２つの電流注入領域
の一方の後部と他方の前部を含むように劈開しているの
で、劈開の位置精度がそれほど要求されない。
口部が縦横に配列されたマスクを用いて電流注入領域を
形成し、チップ化に際し、隣接する２つの電流注入領域
の一方の後部と他方の前部を含むように劈開しているの
で、劈開の位置精度がそれほど要求されない。
【００１２】
【実施例】つぎに添付図面を参照しつつ本発明のＳＬＤ
およびその製法を詳細に説明する。図１は本発明のＳＬ
Ｄの一実施例の説明図である。
およびその製法を詳細に説明する。図１は本発明のＳＬ
Ｄの一実施例の説明図である。
【００１３】図１において、１はｎ−ＧａＡｓからなる
半導体基板であり、該半導体基板１上にはｎ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる厚さ1.0 〜3.0 μｍ程度の下部ク
ラッド層２、アンドープＡｌ0.05Ｇａ0.95Ａｓからなる
厚さ0.04〜0.2 μｍ程度の活性層３、およびｐ−Ａｌ
0.6 Ｇａ0.4 Ａｓからなる厚さ0.2 〜0.5 μｍ程度の上
部第１クラッド層４が形成されている。そして、該上部
第１クラッド層４上には、さらに、ｎ−ＧａＡｓからな
る厚さ0.2 〜1.0 μｍ程度の電流ブロッキング層５、ｎ
−Ａｌ0.15Ｇａ0.85Ａｓからなる厚さ0.04〜0.2 μｍ程
度の蒸発防止層６、ｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる
厚さ1.0 〜3.0 μｍ程度の上部第２クラッド層７、およ
びｐ+ −ＧａＡｓからなる厚さ0.3 〜5.0 μｍ程度のキ
ャップ層８が形成されている。そして、活性層３は該活
性層よりバンドギャップエネルギが大きく、かつ、屈折
率の小さい上部第１クラッド層４および下部クラッド層
２で挟まれ、電流狭さく型ＳＬＤを構成している。この
電流ブロッキング層５と活性層３との距離は電流注入領
域の真下に有効に電流を供給し、無効電流を少なくする
ために、0.2 〜0.5 μｍ程度に形成され、電流ブロッキ
ング層５と活性層３とのあいだの上部クラッド層である
上部第１クラッド層４の比抵抗が0.01〜0.5 Ω・cmとさ
れるのが好ましい。
半導体基板であり、該半導体基板１上にはｎ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる厚さ1.0 〜3.0 μｍ程度の下部ク
ラッド層２、アンドープＡｌ0.05Ｇａ0.95Ａｓからなる
厚さ0.04〜0.2 μｍ程度の活性層３、およびｐ−Ａｌ
0.6 Ｇａ0.4 Ａｓからなる厚さ0.2 〜0.5 μｍ程度の上
部第１クラッド層４が形成されている。そして、該上部
第１クラッド層４上には、さらに、ｎ−ＧａＡｓからな
る厚さ0.2 〜1.0 μｍ程度の電流ブロッキング層５、ｎ
−Ａｌ0.15Ｇａ0.85Ａｓからなる厚さ0.04〜0.2 μｍ程
度の蒸発防止層６、ｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる
厚さ1.0 〜3.0 μｍ程度の上部第２クラッド層７、およ
びｐ+ −ＧａＡｓからなる厚さ0.3 〜5.0 μｍ程度のキ
ャップ層８が形成されている。そして、活性層３は該活
性層よりバンドギャップエネルギが大きく、かつ、屈折
率の小さい上部第１クラッド層４および下部クラッド層
２で挟まれ、電流狭さく型ＳＬＤを構成している。この
電流ブロッキング層５と活性層３との距離は電流注入領
域の真下に有効に電流を供給し、無効電流を少なくする
ために、0.2 〜0.5 μｍ程度に形成され、電流ブロッキ
ング層５と活性層３とのあいだの上部クラッド層である
上部第１クラッド層４の比抵抗が0.01〜0.5 Ω・cmとさ
れるのが好ましい。
【００１４】電流ブロッキング層５には、電流注入領域
13を形成するストライプが形成され、このストライプは
基板表面の段差に現われているように、チップ全体に形
成されるのではなく、発光端面Ａから一定の長さＬと後
端面から一定の長さＭだけ形成され、そのあいだに電流
ブロッキング層５が残され、電流非注入領域を形成し、
電流注入領域13は分断されている。また、本実施例にお
けるストライプの発光端面Ａ側の長さＬは100 〜180 μ
ｍ、後端面側の長さＭは30〜100 μｍにした。ここでチ
ップの大きさは250 μｍ×250 μｍで、ストライプの幅
は３〜20μｍ程度であった。
13を形成するストライプが形成され、このストライプは
基板表面の段差に現われているように、チップ全体に形
成されるのではなく、発光端面Ａから一定の長さＬと後
端面から一定の長さＭだけ形成され、そのあいだに電流
ブロッキング層５が残され、電流非注入領域を形成し、
電流注入領域13は分断されている。また、本実施例にお
けるストライプの発光端面Ａ側の長さＬは100 〜180 μ
ｍ、後端面側の長さＭは30〜100 μｍにした。ここでチ
ップの大きさは250 μｍ×250 μｍで、ストライプの幅
は３〜20μｍ程度であった。
【００１５】半導体基板１の裏面およびキャップ層８の
表面にはそれぞれＡｕＧｅＮｉ／ＡｕおよびＴｉ／Ａｕ
などからなるオーミック電極９および10がそれぞれ設け
られている。また、図２における前端面および後端面に
はＡｌ2 Ｏ3 膜をλ／４の厚さ形成したり、さらにａ−
Ｓｉ膜などを多層化して低反射率コーティング膜11、12
をそれぞれ設けている。この低反射率コーティング膜1
1、12を形成することにより、反射率を30％から４％位
に低下でき、さらに多層化することにより１％以下に低
下できる。
表面にはそれぞれＡｕＧｅＮｉ／ＡｕおよびＴｉ／Ａｕ
などからなるオーミック電極９および10がそれぞれ設け
られている。また、図２における前端面および後端面に
はＡｌ2 Ｏ3 膜をλ／４の厚さ形成したり、さらにａ−
Ｓｉ膜などを多層化して低反射率コーティング膜11、12
をそれぞれ設けている。この低反射率コーティング膜1
1、12を形成することにより、反射率を30％から４％位
に低下でき、さらに多層化することにより１％以下に低
下できる。
【００１６】前記電流ブロッキング層５は、前記電流注
入領域13を除いて、上部クラッド層中に設けられてい
る。この電流ブロッキング層５は前記半導体基板１と同
じ導電型であり、バンドギャップエネルギが前記活性層
３と等しいかまたは活性層３よりも小さく、かつ、屈折
率が同じく活性層３と等しいかまたは活性層３よりも大
きい。このため、電流注入領域13の下の活性層３で発光
して端面と反対方向に進んだ光は反射することなく、容
易に電流ブロッキング層５、すなわち、非励起領域に入
り込み、前記活性層３から発光した光を有効に吸収する
ことができる。
入領域13を除いて、上部クラッド層中に設けられてい
る。この電流ブロッキング層５は前記半導体基板１と同
じ導電型であり、バンドギャップエネルギが前記活性層
３と等しいかまたは活性層３よりも小さく、かつ、屈折
率が同じく活性層３と等しいかまたは活性層３よりも大
きい。このため、電流注入領域13の下の活性層３で発光
して端面と反対方向に進んだ光は反射することなく、容
易に電流ブロッキング層５、すなわち、非励起領域に入
り込み、前記活性層３から発光した光を有効に吸収する
ことができる。
【００１７】つぎに本発明のＳＬＤの製法についてＭＢ
Ｅ法で作製するばあいを例にとって図２に基づき説明す
る。
Ｅ法で作製するばあいを例にとって図２に基づき説明す
る。
【００１８】まず、ｎ−ＧａＡｓからなる半導体基板１
の表面に厚さ1.5 μｍのｎ−Ａｌ0.6 Ｇａ0.4 Ａｓから
なる下部クラッド層２、厚さ0.08μｍのアンドープＡｌ
0.05Ｇａ0.95Ａｓからなる活性層３、厚さ0.4 μｍのｐ
−Ａｌ0.6 Ｇａ0.4 Ａｓからなる上部第１クラッド層
４、厚さ0.3 μｍのｎ−ＧａＡｓからなる電流ブロッキ
ング層５、厚さ0.07μｍのｎ−Ａｌ0.15Ｇａ0.85Ａｓか
らなる蒸発防止層６、および厚さ0.04μｍのアンドープ
ＧａＡｓからなる表面保護層21を順次積層する（図２の
(a) 参照）。この際、電流ブロッキング層５と活性層３
との距離は0.2 〜0.5 μｍ程度になるようにする。ま
た、上部第１クラッド層４の比抵抗は0.01〜0.5 Ω・cm
となるようにする。
の表面に厚さ1.5 μｍのｎ−Ａｌ0.6 Ｇａ0.4 Ａｓから
なる下部クラッド層２、厚さ0.08μｍのアンドープＡｌ
0.05Ｇａ0.95Ａｓからなる活性層３、厚さ0.4 μｍのｐ
−Ａｌ0.6 Ｇａ0.4 Ａｓからなる上部第１クラッド層
４、厚さ0.3 μｍのｎ−ＧａＡｓからなる電流ブロッキ
ング層５、厚さ0.07μｍのｎ−Ａｌ0.15Ｇａ0.85Ａｓか
らなる蒸発防止層６、および厚さ0.04μｍのアンドープ
ＧａＡｓからなる表面保護層21を順次積層する（図２の
(a) 参照）。この際、電流ブロッキング層５と活性層３
との距離は0.2 〜0.5 μｍ程度になるようにする。ま
た、上部第１クラッド層４の比抵抗は0.01〜0.5 Ω・cm
となるようにする。
【００１９】本発明では電流ブロッキング層５のバンド
ギャップエネルギが活性層３のバンドギャップエネルギ
と等しいかまたはそれより小さく、かつ、電流ブロッキ
ング層５の屈折率が活性層３の屈折率と等しいかそれよ
りも大きくなるように形成されている。電流ブロッキン
グ層５や活性層３にＡｌx Ｇａ1-x Ａｓを使用すると、
ｘが小さいときバンドギャップエネルギは小さく、屈折
率は大きく、ｘが大きくなるとバンドギャップエネルギ
は大きくなり、屈折率は小さくなる。したがって電流ブ
ロッキング層に活性層よりｘの小さい組成を使用するこ
とにより、前述の関係がえられる。
ギャップエネルギが活性層３のバンドギャップエネルギ
と等しいかまたはそれより小さく、かつ、電流ブロッキ
ング層５の屈折率が活性層３の屈折率と等しいかそれよ
りも大きくなるように形成されている。電流ブロッキン
グ層５や活性層３にＡｌx Ｇａ1-x Ａｓを使用すると、
ｘが小さいときバンドギャップエネルギは小さく、屈折
率は大きく、ｘが大きくなるとバンドギャップエネルギ
は大きくなり、屈折率は小さくなる。したがって電流ブ
ロッキング層に活性層よりｘの小さい組成を使用するこ
とにより、前述の関係がえられる。
【００２０】つぎに、図３に示されるような、帯状開口
部が縦横に配列されたマスクを用い、前述した工程で積
層したウエハに電流ブロッキング層５に達するストライ
プ溝（幅約６μｍ）をケミカルエッチングにより形成す
る（図１の(b) 参照）。その際、Ａｌを含むクラッド層
が空気中で酸化されるのを防止し、後述の蒸発速度の差
を利用して蒸発により除去するため、電流ブロッキング
層５のうち下部の 0.1μｍ程度を残すようにする。この
マスクはチップへの切断線を図４に破線で示すように、
ストライプ溝の途中で切断する構造にしており、ストラ
イプ溝が両端面に露出するようになっている。その結
果、後端面からも発光させることができ、発光量をモニ
ターすることができると共に、ウエハからチップへの切
断箇所が少々ずれても常に電流注入領域が端面に露出
し、性能的に安定させ易い。
部が縦横に配列されたマスクを用い、前述した工程で積
層したウエハに電流ブロッキング層５に達するストライ
プ溝（幅約６μｍ）をケミカルエッチングにより形成す
る（図１の(b) 参照）。その際、Ａｌを含むクラッド層
が空気中で酸化されるのを防止し、後述の蒸発速度の差
を利用して蒸発により除去するため、電流ブロッキング
層５のうち下部の 0.1μｍ程度を残すようにする。この
マスクはチップへの切断線を図４に破線で示すように、
ストライプ溝の途中で切断する構造にしており、ストラ
イプ溝が両端面に露出するようになっている。その結
果、後端面からも発光させることができ、発光量をモニ
ターすることができると共に、ウエハからチップへの切
断箇所が少々ずれても常に電流注入領域が端面に露出
し、性能的に安定させ易い。
【００２１】つぎに前記ウエハを再びＭＢＥ装置内に入
れ、ＧａＡｓとＡｌＧａＡｓとの蒸発速度の差を利用
し、ＧａＡｓだけを選択的に蒸発させる（図２の(c) 参
照）。この熱エッチング工程の温度は約760 ℃で処理時
間は約10分である。そしてＧａＡｓの蒸発速度は760 ℃
で1.2 μｍ／ｈであるのに対し、Ａｌ0.15Ｇａ0.85Ａｓ
の蒸発速度は 760℃で0.01μｍ／ｈ以下であるので、Ｇ
ａＡｓのみ選択的に蒸発する。この工程により、表面が
酸化されていないきれいなクラッド層が現われる。
れ、ＧａＡｓとＡｌＧａＡｓとの蒸発速度の差を利用
し、ＧａＡｓだけを選択的に蒸発させる（図２の(c) 参
照）。この熱エッチング工程の温度は約760 ℃で処理時
間は約10分である。そしてＧａＡｓの蒸発速度は760 ℃
で1.2 μｍ／ｈであるのに対し、Ａｌ0.15Ｇａ0.85Ａｓ
の蒸発速度は 760℃で0.01μｍ／ｈ以下であるので、Ｇ
ａＡｓのみ選択的に蒸発する。この工程により、表面が
酸化されていないきれいなクラッド層が現われる。
【００２２】ついでウエハ温度を 580℃まで下げ、厚さ
1.2μｍのｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる上部第２
クラッド層７および厚さ 1.2μｍのｐ+ −ＧａＡｓから
なるキャップ層８を前記ウエハ上に積層する（図２の
(d) 参照）。
1.2μｍのｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる上部第２
クラッド層７および厚さ 1.2μｍのｐ+ −ＧａＡｓから
なるキャップ層８を前記ウエハ上に積層する（図２の
(d) 参照）。
【００２３】以上のように、１回のマスク工程と２回の
エピ工程だけでウエハ製造工程が終了する。このように
して製造されたウエハをラッピングでｎ−ＧａＡｓ基板
１を削り、厚さ60μｍ程度にする。そののち、ウエハの
下面および上面にそれぞれＡｕＧｅＮｉ／ＡｕおよびＴ
ｉ／Ａｕなどを蒸着させて、オーミック電極９、10を形
成する。さらに、劈開でチップ化を行い、えられたチッ
プの両端面にスパッタ法でＡｌ2 Ｏ3 、ａ−Ｓｉからな
る低反射率コーティング膜11、12を形成する。なお、チ
ップ化に際しては、前述した帯状開口部が縦横に配列さ
れたマスクを用いて形成した電流注入領域のうち、隣接
する２つの電流注入領域の一方の後部と他方の前部とを
含むように劈開している。このため、劈開の位置精度が
それほど要求されず、量産性に優れている。
エピ工程だけでウエハ製造工程が終了する。このように
して製造されたウエハをラッピングでｎ−ＧａＡｓ基板
１を削り、厚さ60μｍ程度にする。そののち、ウエハの
下面および上面にそれぞれＡｕＧｅＮｉ／ＡｕおよびＴ
ｉ／Ａｕなどを蒸着させて、オーミック電極９、10を形
成する。さらに、劈開でチップ化を行い、えられたチッ
プの両端面にスパッタ法でＡｌ2 Ｏ3 、ａ−Ｓｉからな
る低反射率コーティング膜11、12を形成する。なお、チ
ップ化に際しては、前述した帯状開口部が縦横に配列さ
れたマスクを用いて形成した電流注入領域のうち、隣接
する２つの電流注入領域の一方の後部と他方の前部とを
含むように劈開している。このため、劈開の位置精度が
それほど要求されず、量産性に優れている。
【００２４】なお、前述した実施例では、結晶を成長さ
せる方法としてＭＢＥ法を用いているるが、ＭＢＥ法以
外にＭＯＶＰＥ法（有機金属気相成長法）、ＭＯＭＢＥ
法（有機金属分子線成長法）などを用いることもでき
る。
せる方法としてＭＢＥ法を用いているるが、ＭＢＥ法以
外にＭＯＶＰＥ法（有機金属気相成長法）、ＭＯＭＢＥ
法（有機金属分子線成長法）などを用いることもでき
る。
【００２５】また、基板としてｎ型ＧａＡｓを用いた
が、ｐ型でもよく、基板材料も他にＩｎＰやＺｎＳｅな
どを用いてもよい。さらに、成長させる膜は、ＡｌＧａ
Ａｓ系以外にＡｌＧａＩｎＰ系、ＩｎＧａＡｓＰ系、Ｚ
ｎＣｄＳＳｅ系などでもよい。
が、ｐ型でもよく、基板材料も他にＩｎＰやＺｎＳｅな
どを用いてもよい。さらに、成長させる膜は、ＡｌＧａ
Ａｓ系以外にＡｌＧａＩｎＰ系、ＩｎＧａＡｓＰ系、Ｚ
ｎＣｄＳＳｅ系などでもよい。
【００２６】さらに、Ａｌx Ｇａ1-x ＡｓでＡｌとＧａ
の割合を特定値の例で説明したが、その値に限らず、ク
ラッド層では0.3 ≦ｘ≦0.8 の範囲で、活性層では0.0
≦ｘ≦0.3 の範囲で、電流ブロッキング層では0.0 ≦ｘ
≦0.3 の範囲で特性に応じて自由に選定できる。また基
板上に積層する半導体層もＡｌＧａＡｓ層に限らず、Ｉ
ｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＺｎＣｄＳＳｅなどを
使用することもできる。
の割合を特定値の例で説明したが、その値に限らず、ク
ラッド層では0.3 ≦ｘ≦0.8 の範囲で、活性層では0.0
≦ｘ≦0.3 の範囲で、電流ブロッキング層では0.0 ≦ｘ
≦0.3 の範囲で特性に応じて自由に選定できる。また基
板上に積層する半導体層もＡｌＧａＡｓ層に限らず、Ｉ
ｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＺｎＣｄＳＳｅなどを
使用することもできる。
【００２７】また、活性層をアンドープの例で説明した
が、ｐ型やｎ型でもよい。また、ストライプもストライ
プ溝の例で説明したが、溝以外の構成でもよい。
が、ｐ型やｎ型でもよい。また、ストライプもストライ
プ溝の例で説明したが、溝以外の構成でもよい。
【００２８】また、前記実施例では、熱エッチングで電
流ブロッキング層のエッチングを完全に行ったが、熱エ
ッチング工程を行わないばあいは、蒸発防止層６や表面
保護層21は不要である。
流ブロッキング層のエッチングを完全に行ったが、熱エ
ッチング工程を行わないばあいは、蒸発防止層６や表面
保護層21は不要である。
【００２９】なお、前端面と後端面の光出力の強さにつ
いて、前後の比率を変えたいばあいは、劈開の位置を変
更すればよい。
いて、前後の比率を変えたいばあいは、劈開の位置を変
更すればよい。
【００３０】
【発明の効果】以上説明したとおり、本発明のＳＬＤに
おいては、ストライプ状の電流注入領域を分断するよう
に、光を吸収する電流ブロッキング層が上部クラッド層
中に設けられているためＦＰモードを充分に抑圧するこ
とができる。また、素子の後端面からも発光させること
ができ、ＡＰＣ動作に必要な光を後端面からとることも
できる。
おいては、ストライプ状の電流注入領域を分断するよう
に、光を吸収する電流ブロッキング層が上部クラッド層
中に設けられているためＦＰモードを充分に抑圧するこ
とができる。また、素子の後端面からも発光させること
ができ、ＡＰＣ動作に必要な光を後端面からとることも
できる。
【００３１】また、本発明の製法では、帯状開口部が縦
横に配列されたマスクを用いて電流注入領域を形成し、
隣接する電流注入領域の前部と後部を含むように劈開し
て、チップをえているため、劈開の精度位置がそれほど
要求されすれず、量産性がよい。また、電流注入領域の
長さを前後同じに形成しておけば、チップを自動機で組
み立てるときにチップの向きを気にしなくてよいので、
組立作業が容易になる。さらに、電流注入領域と光吸収
機能をもつ非励起領域をマスク１回の工程だけで作製す
ることができ、その他の工程は変わらないので製造が容
易である。
横に配列されたマスクを用いて電流注入領域を形成し、
隣接する電流注入領域の前部と後部を含むように劈開し
て、チップをえているため、劈開の精度位置がそれほど
要求されすれず、量産性がよい。また、電流注入領域の
長さを前後同じに形成しておけば、チップを自動機で組
み立てるときにチップの向きを気にしなくてよいので、
組立作業が容易になる。さらに、電流注入領域と光吸収
機能をもつ非励起領域をマスク１回の工程だけで作製す
ることができ、その他の工程は変わらないので製造が容
易である。
【図１】本発明のＳＬＤの一実施例の説明図である。
【図２】本発明のＳＬＤの一実施例の製造工程説明図で
ある。
ある。
【図３】本発明のＳＬＤの製造に用いられるマスクの部
分平面図である。
分平面図である。
【図４】従来のＳＬＤの断面説明図である。
【図５】従来のＳＬＤの断面説明図である。
【図６】従来のＳＬＤの断面説明図である。
１ 半導体基板 ２ 下部クラッド層 ３ 活性層 ４ 上部第１クラッド層 ５ 電流ブロッキング層 ７ 上部第２クラッド層 11、12 低反射率コーティング膜 13 電流注入領域
Claims (3)
- 【請求項１】 活性層の上下を、該活性層よりもバンド
ギャップエネルギが大きく、かつ、屈折率の小さい第１
導電型の上部クラッド層および第２導電型の下部クラッ
ド層で挾んだ、化合物半導体からなる電流狭さく型スー
パールミネッセントダイオードであって、 前記第１導電型の上部クラッド層中に、バンドギャップ
エネルギが前記活性層と等しいかまたは前記活性層より
も小さく、かつ屈折率が前記活性層と等しいかまたは前
記活性層よりも大きい第２導電型の電流ブロッキング層
が、ストライプ状の電流注入領域を分断するように導入
されてなることを特徴とするスーパールミネッセントダ
イオード。 - 【請求項２】 前記電流ブロッキング層と活性層との距
離が0.2 〜0.5 μｍであり、電流ブロッキング層と活性
層とのあいだの上部クラッド層の比抵抗が0.01〜0.5 Ω
・cmである請求項１記載のスーパールミネッセントダイ
オード。 - 【請求項３】 (a) 半導体基板上に、該半導体基板と同
じ導電型の下部クラッド層、ｎ型、ｐ型またはアンドー
プの活性層、前記半導体基板と反対の導電型の上部第１
クラッド層、および前記半導体基板と同じ導電型の電流
ブロッキング層を順次積層する工程、 (b) 帯状開口部が縦横に配列されたマスクを用いて、前
記工程でえられたウエハに電流ブロッキング層に達する
ストライプ状の電流注入領域を形成する工程、 (c) 前記ストライプ状の電流注入領域が形成されたウエ
ハ上に前記半導体基板と反対の導電型の上部第２クラッ
ド層およびキャップ層を順次積層する工程、 (d) 半導体基板を所定厚さまで削る工程、 (e) ウエハの上面および下面にオーミック電極を形成す
る工程、 (f) 隣接する２つの電流注入領域の一方の後部と他方の
前部とを含むように前記ウエハを劈開してチップ化する
工程、および (g) えられたチップの両端面に保護膜または低反射率コ
ーティング膜を形成する工程からなることを特徴とする
スーパールミネッセントダイオードの製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24466192A JP2769409B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオードおよびその製法 |
| US08/394,034 US5574304A (en) | 1992-09-14 | 1995-02-24 | Superluminescent diode with offset current injection regions |
| US08/671,366 US5981978A (en) | 1992-09-14 | 1996-06-27 | Superluminescent diode and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24466192A JP2769409B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオードおよびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697494A true JPH0697494A (ja) | 1994-04-08 |
| JP2769409B2 JP2769409B2 (ja) | 1998-06-25 |
Family
ID=17122075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24466192A Expired - Fee Related JP2769409B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオードおよびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769409B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069577A (ko) * | 2001-02-26 | 2002-09-05 | 주식회사 엔엠씨텍 | 양자형 포토 트랜지스터 |
| US6996150B1 (en) | 1994-09-14 | 2006-02-07 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143882A (ja) * | 1986-12-08 | 1988-06-16 | Oki Electric Ind Co Ltd | 半導体端面発光素子の製造方法 |
| JPH04139772A (ja) * | 1990-09-28 | 1992-05-13 | Shimadzu Corp | 端面発光ダイオード |
-
1992
- 1992-09-14 JP JP24466192A patent/JP2769409B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143882A (ja) * | 1986-12-08 | 1988-06-16 | Oki Electric Ind Co Ltd | 半導体端面発光素子の製造方法 |
| JPH04139772A (ja) * | 1990-09-28 | 1992-05-13 | Shimadzu Corp | 端面発光ダイオード |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996150B1 (en) | 1994-09-14 | 2006-02-07 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| US7616672B2 (en) | 1994-09-14 | 2009-11-10 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| US8934513B2 (en) | 1994-09-14 | 2015-01-13 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| KR20020069577A (ko) * | 2001-02-26 | 2002-09-05 | 주식회사 엔엠씨텍 | 양자형 포토 트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2769409B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5143863A (en) | Method of manufacturing semiconductor laser | |
| JPH04229689A (ja) | 発光半導体ダイオード及びその製造方法 | |
| US4366568A (en) | Semiconductor laser | |
| US5574304A (en) | Superluminescent diode with offset current injection regions | |
| EP0155151B1 (en) | A semiconductor laser | |
| KR100651705B1 (ko) | 반도체 레이저 장치 및 이것을 이용한 광 픽업 장치 | |
| US5379314A (en) | Semiconductor laser and method of manufacturing semiconductor laser | |
| US6778573B2 (en) | Fundamental-transverse-mode index-guided semiconductor laser device having upper optical waveguide layer thinner than lower optical waveguide layer | |
| JP2769409B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| JPH0728102B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2726601B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| JP2784298B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| US5805628A (en) | Semiconductor laser | |
| US20080198890A1 (en) | Vertically emitting laser and method of making the same | |
| JP2927661B2 (ja) | スーパールミネッセントダイオード素子およびその製造方法 | |
| JP2769408B2 (ja) | スーパールミネッセントダイオード | |
| JPS6355877B2 (ja) | ||
| JP3208860B2 (ja) | 半導体レーザ装置 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP3145234B2 (ja) | スーパールミネッセントダイオード素子の製造方法 | |
| JP3049916B2 (ja) | 半導体レーザ | |
| JPH0277174A (ja) | 端面放射型発光ダイオード | |
| JPH06169129A (ja) | 半導体レーザ | |
| JP4024319B2 (ja) | 半導体発光装置 | |
| JPH06152057A (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090410 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |