JPH0710029B2 - 積層回路基板の製造方法 - Google Patents

積層回路基板の製造方法

Info

Publication number
JPH0710029B2
JPH0710029B2 JP62500383A JP50038387A JPH0710029B2 JP H0710029 B2 JPH0710029 B2 JP H0710029B2 JP 62500383 A JP62500383 A JP 62500383A JP 50038387 A JP50038387 A JP 50038387A JP H0710029 B2 JPH0710029 B2 JP H0710029B2
Authority
JP
Japan
Prior art keywords
circuit board
manufacturing
metal
insulating film
electric circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62500383A
Other languages
English (en)
Other versions
JPH02501175A (ja
Inventor
レイク，ハロルド
グランドモント，ポール・イー
Original Assignee
ザ・フォックスボロ・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ・フォックスボロ・カンパニー filed Critical ザ・フォックスボロ・カンパニー
Publication of JPH02501175A publication Critical patent/JPH02501175A/ja
Publication of JPH0710029B2 publication Critical patent/JPH0710029B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Burglar Alarm Systems (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】 関連出願の引照 本件出願は、本件出願の譲受け人に譲渡された、1985年
６月10日付け提出の名称“プリント配線基板用レジスト
のパターン処理法”の同時米国出願Serial No.742,742
（特許出願公表平２−501427号公報参照）に関連する。
なお、この同時米国出願は参考例として本明細書中に引
用されている。
発明の背景 本発明は、一般的には、プリント配線基板の製造技術、
とりわけ、繰り返し処理を行なって積層プリント配線基
板を製作する技術に係る。
電気回路構成要素はますます集積し小型化されてきてお
り、ここ20年来にわたってプリント配線基板製作技術は
その限界に挑戦し続けてきている。プリント回路基板、
すなわち正確にはプリント配線基板（PWB）と称せられ
ている基板類は、幾つかの重要な役割を果たしている。
第１に、特殊ケースに入れられた集積回路、抵抗器等の
電気構成要素は、通例では平坦な剛性のあるカード状基
板の表面に取り付けられ、基板がこれらを支持してい
る。従って、PWBは電気構成要素の支持体としての役割
を果たしている。第２に、PWBは化学的にエッチングす
ることにより、あるいはメッキすることによって基板の
表面に設けた導体パターンを有しており、これによって
各構成要素間を電気的に接続している。さらに、PWBは
ヒートシンク（heat sink）として作用する金属部分を
備えている。集積回路が普及していくにつれ、電気接続
系統の高密度化に伴って両面式のPWBが必要とされてき
ている。このPWBでは、基板の反対側にも導体パターン
層を設け電気連結系統を増設するようにしてある。こう
した技術は、積層PWBと称されている多重電気接続層を
持つ基板にも広く取り入れられるようになってきてい
る。層同志の連結は、通例ではメッキされた貫通穴を介
して行なわれる。
導体パターンは、一般に、銅フォイルクラッドを備えた
エポキシ・ガラス繊維基板をフォトエッチングして形成
されている。フォトレジスト層が銅フォイルに付着さ
れ、ステンシル状のフィルム複写マスクを通じて紫外光
に露光してパターン処理される。このフォトレジスト層
の露光した部分は重合される。重合しなかった部分は化
学溶液によって取り除かれ、重合して残留しているフォ
トレジストの保護バリアの下側に、必要な導体パターン
に沿って銅の一部が露出するようになる。次いで、露出
した銅はエッチングにより取り除かれ、残っていたフォ
トレジストを化学的に除去して隠されていた導体パター
ンが露出するようになる。勿論のこと、こうした処理に
は様々な方法を取り入れることができる。例えば、パタ
ーン処理したレジストを介し銅を電気メッキして導体を
形成するパターンメッキ法を利用することもできる。し
かしながら、導体パターンのエッチングを必要とするこ
うした方法によると、上側表面を除く他の部分は腐食液
に対し保護されていないため、導体パターンが不揃の状
態にアンダーカットされてしまう。微細な導線を必要と
する場合、こうしたアンダーカットは大きな障害となっ
ている。
回路の集積度が高まるにつれて、表面加工技術（SMT）
は電気回路の密度を大幅に高め、必要スペースを70％ま
で縮小してきている。表面加工装置（SMD）を直接PWBの
表面にあてがい、蒸着、溶融はんだ付けまたはその他の
技術を用いて表面の加工処理を行なっている。細かいピ
ッチの多数の端子を備えた集積回路に表面を整合させた
状態で取り付けるには、PWB導体は非常に微細なパター
ンを必要としている。
同時に、化学的なメッキ技術も急速に改善されてきてい
る。この方式は、日本の製造業者がペーパーラミネート
基材に広く利用してきており、大型のメッキ槽内に入れ
た金属により、導体パターンを化学的に成長させること
が行なわれている。改良された構造のメッキ槽を用いま
たメッキ槽の操作方法に改善を加えたものが、最近では
日本以外でも広く化学メッキ技術に利用されるようにな
ってきている。ある方法では、接触基材をフォトレジス
トで被覆している。フォトレジストをパターン処理した
後に、フォトレジストに開いた穴は化学メッキ法を用い
て金属で塞がれている。導体は金属を付加して形成され
ており、金属を除去、すなわちエッチングして形成した
ものではない。従って、この方法は“付加法”と称され
ている。このようにして、所定の厚みの導体経路を製作
することができる。一般的に言って、化学メッキ技術に
よればアンダーカットの影響を少なくするかまたはなく
することができ、純粋な金属から平坦な側面に導体を形
成することができる。しかしながら、銅の沈着と付着を
促進するために、そうした方法では触媒表面材料を使用
する必要がある。
しかしながら、積層PWBの集積度が高まるにつれSMDの回
路構成部分も非常に複雑なものとなってきており、これ
とは別に競合技術も幾つかのものが開発されてきてい
る。ガラス繊維・エポキシ樹脂からなるPWBを積重ねて
互いに接合し、穿孔した穴にメッキを施して電気的に接
続することが行なわれている。焼付セラミック技術を利
用した他の積層技術も用いられてきている。また、ポッ
ト配線マトリックスの使用も提案されてきている。しか
しながら、これら方法のすべては多くの問題を抱えてい
る。例えば、４層PWBのうちの層２と３の層同志を互い
に連結する必要のある場合、構造全体にわたって貫通穴
を設けなくてはならず、結果的に関係のない層１と４に
まで穴を開けて“貴重なスペース”を無駄にしてしまっ
ている。２つまたはそれ以上の内側層同志を互いに連結
するために埋設されるいわゆるいくつかのブラインドバ
イア（blind vias）は、既存の技術によったのでは適切
に嵌め込むことができない。
なお、絶縁層として機能する光学的処理が可能な材料か
らなる層を付着することによって、多重層の導電パター
ンを形成する技術が既に開発されている。該技術におい
て、それぞれの層が付着された後に、該層はフォトリソ
グラフ技術によりパターン処理が施されてフォトレジス
トを提供し、下方にある層に対する導電チャンネルおよ
びスルーホールを形成する。これら導電チャンネルおよ
びスルーホールはその後金属メッキが施される。しかし
ながら、フォトレジスト材料は決まった場所に残されて
いる。この従来技術によって、電気回路基板構造におけ
るある層と他の層との相互接続をするための多重レベル
のバイアを発生することができる。Grobmanによる“IBM
Technical Disclosure Bulletin"Vol.23,No.10,1981,p
p.4751〜4752には、このような従来技術が記載されてい
る。しかしながら、このような従来技術ににおいても、
上記した問題点を十分に解消できるものではない。
発明の要約 従って、本明細書の請求項に記載の発明の主要な目的
は、ブラインドバイアと新たな導体パターンを備えた多
重層の導体回路を単一の基材上に積層する技術を提供す
ることにある。本発明の他の目的は、連結の不要な層に
場所を取らないようにして、ブラインドバイアを備えた
積層PWBを形成することにある。本発明のさらに他の目
的は、SMD用の単一の基材上に複雑な積層PWBを構成する
経済的な方法を提供することにある。
本発明によれば、電気回路基板の製造方法が提供され、
該製造方法は、 （ａ）パターン処理可能で化学メッキ可能な金属フォイ
ルを一方の面に被覆したパターン処理可能な絶縁フィル
ムのコンポジットを用意するステップ、 （ｂ）前記金属フォイルのいくつかの部分を除去して、
前記コンポジット上に導電パターンを形成するステッ
プ、 （ｃ）この導電パターンを下にして、既成の基板に前記
コンポジットを付着させるステップ、 （ｄ）前記絶縁フィルムの所定の部分を除去して空所の
設けられた開口を形成し、下側の前記導電パターンの少
なくとも一部分を接触メッキ表面として露出させるステ
ップ、及び （ｅ）前記空所の設けられた開口を化学メッキして金属
で塞ぐステップ からなることを特徴としている。
本発明の好適な実施例においては、ブラインドバイアと
単一基板上の新しい導電パターンとを含む、導電回路の
多重層を形成することができる。多重層PWBは、接続さ
れない層において、スペースを浪費しないブラインドバ
イアとともに形成することができる。さらに、好適な実
施例においては、SMDに対する単一基板上の複合的な多
重層PWBを形成するための経済的な処理工程を提供する
ことができる。
好適な製作方法においては、導電性のフォイルを被覆し
た絶縁フィルムからなる分離形成されたコンポジット構
造を採用することができる。それぞれの分離工程におい
て、導電性の側面はパターン処理が施されかつエッチン
グされる。そしてコンポジットは、フォイルパターンの
側を下にして基板すなわち既存の多重層構造に付着さ
れ、かつ絶縁フィルムの所定の部分すなわち領域が、下
側の金属表面を化学メッキするために除去される。絶縁
フィルムにパターン処理によって形成されたすべての開
口は化学メッキされ、上面と同一高さまで純粋金属で充
填される。さらに特殊にパターン処理されたコンポジッ
トが付着されてメッキされ、ブラインドバイアを含む複
雑な構造の多重層構造を形成することができる。
好ましい方法によれば、恒久的なドライフィルム（PD
F）により絶縁フィルムはフォト処理することができ
る。金属フォイルの側部、好ましくは銅は従来の方法に
よりフォトエッチングすることができる。フォイルは露
光エネルギーを遮るため、未硬化のPDFは“基板の外
部”で行なわれる導体事前パターン処理の影響を受ける
ことがない。コンポジットをフォイルパターン側を下に
向けてPWBに接合した後に、PDFはマスクを介して露光さ
れて必要箇所が取り除かれ、PWBの既成の上側表面にあ
る下側の金属のクラッドまたは金属の隣接部分を露出さ
せるようになっている。後者の例では、接合材料は取り
除くのが好ましい。次いで、PDFに形成されている開口
は化学メッキにより肉盛りされ、導体とバイアが形成さ
れる。基板上での加工作業すべては層の増設によって行
なわれ、連続する純粋な金属からなる多重導体経路を、
従来技術における除去加工法によるものよりさらに微細
な（高い解像度の）配線に加工することができる。化学
メッキ法によれば、金属の存在しない積層基材上の箇所
にも金属を新たに設けることができる。従って、この技
術によれば、下層の状況に関係なく自由に回路パターン
を設計することができる。しかも、こうしたコンポジッ
トは、平行して行なわれる処理作業により同時に接合要
素として製作することもできる。
フォイルクラッド・コンポジットを使用する別の技術に
よれば、コンポジットはフォイル側を上に向けて（すな
わち、外に向けて）既成のPWB構造体に接合される。次
いでフォイルは基板上にあってレジストパターン処理さ
れ、絶縁材料の内側層連結部分だけが露光される。エッ
チング処理により下側の金属表面にむけて露光された絶
縁材料が下向きに除去され、電気メッキまたは化学メッ
キ用に開口が形成される。次いで、絶縁材料のすべての
開口は金属メッキにより塞がれ、外側フォイル層と同じ
高さにされる。この外側フォイル層は再びレジストパタ
ーン処理され、フォイル層に導体が形成される。新たな
フォイルクラッド絶縁層がPWB構造体の片側または両側
に付着され、それぞれに複雑な回路を持つPWB多重層を
介してブラインドを形成することができる。
図面の簡単な説明 第１図は、本発明の方法を用いて製作される積層回路基
板の製作過程を示す断面図である。
第２図は、第１図のステップ７に示した積層回路基板の
製作に用いる、フォイルクラッドのパターン処理の前後
におけるコンポジットを示す断面図である。
第３図から第６図は、第１図のステップ６と８の間の異
なった地点における積層構造の断面図である。
第７図は、第１図のステップ８に示す積層回路基板の構
造に用いる、フォイルクラッドのパターン処理の前後に
おける別のコンポジットを示す断面図である。
詳細な説明 以下の説明は、高密度の複雑な層を化学メッキを利用し
て慣用されている基材上に積層する、積層PWB法につい
てのものである。この方法では、一度に多数の回路基板
を収容できる従来のメッキ槽にこれら回路基板を連続的
に通すことが行なわれる。この方法は、コンポジット製
作過程を個別に行なうようにして、必要とあらば高度に
自動化することができる。この方法によれば、従来技術
に比べて応用範囲が広くしかも大きな経済効果が得られ
る。
第１図は、積層PWBの一例を９段階の作業ステップに分
けて断面図で示している。平面で見た導体パターンは非
常に複雑であるため、作図の便宜のため、各層を平面で
見た際の導体経路を示すことはしない。第１図に断面で
表わされている各層の金属部分は、２つの層の間に縦の
相互連結箇所に相当している、または導体経路を通っ
て、例えば層の平面に対し直角または斜めに切断した切
断面を表わしている。ステップ１から５は、残存ドライ
フィルムを化学メッキして単一の共面導電層を形成する
過程を示している。２種類のコンポジットが、それぞれ
ステップ７および８で加えられる。第１図のステップ８
までの各ステップの詳細図が第３図から第６図に具体的
に示されている。
ステップ１は、基材10に導電性金属フォイル12が被覆さ
れる。基材には、合成樹脂、ガラス、セラミック、セラ
ミック被覆金属、ラミネート紙、ボール紙または繊維等
の任意の絶縁材料から作られたシートを使用することが
できる。合成樹脂として、例えば、フェノール・フォル
ムアルデヒド、メラミンあるいはエポキシ等がある。好
ましい基材には、エポキシ・ガラス繊維複合材料があ
る。
導電性金属フォイル12は、所望の電気的特性と機械的特
性を備え、また耐薬品性と耐熱性を備えた一連の金属か
ら選択することができる。好ましいフォイル12用の金属
は、例えば約1/2ミルから３ミルの厚みを備えた銅があ
る。
ステップ２では、金属フォイル12はパターン処理され導
体トレースが形成される。フォトレジスト層（図示せ
ず）がフォイル12に被覆され、マスクを通じて露光され
る。次いで、露光された箇所のフォトレジスト層を除去
し、その下側にある金属をエッチングして必要とする金
属の回路パターントレース14が残される。フォトレジス
ト・コンポジットは、例えば、液体フォトレジスト材料
を用いた従来のラミネート処理または回路拡散処理技術
を用い、ドライフィルム層として被覆されている。フォ
トレジスト層は、パターンマスクを介して紫外線（UV）
線に露光してパターンが描かれる。また、電子ビームや
レーザー光線を用いて直接パターンを描くこともでき
る。金属フォイルをパターン処理する別の方法が、冒頭
で指摘した同一出願人による同時継続中の米国特許出願
に明らかにされている。トレース14自体は最終的な導体
を構成するものではないことから、フォイル12を非常に
薄くし高密度の細かい配線パターンを描くことができ
る。従って、厚いフォイルを使用する従来技術のパター
ン化金属除去技術に見られるようなアンダーカット現象
の問題点は生じない。
第１図のステップ３では、金属フォイル12に形成された
導体パターン14にフォト処理可能な絶縁材料16、好まし
くはフォト硬化誘電性フィルムが被覆される。絶縁材料
16として、ラミネート処理法を利用しドライフィルム層
として未硬化のままPDFを付着させることが好ましい。
好ましいPDF材料には、E.I.DuPont de Nemours ＆ Co.
から販売されている高い厚み精度を持つ、PAR-001の呼
称のUV硬化性ポリアクリロニトリルがある。この材料の
持つ好ましくない特性として、銅への付着力が弱いこと
があげられる。従って、広く一般に利用されているタイ
プのPDFは銅用の接着促進剤を含有し、例えばソルダー
マスク（solder mask）として使用したり、あるいはそ
の他のパターン処理絶縁体の用途に適した材料に調合さ
れている。最も汎用されている周知のPDFは、メッキマ
スク（plating mask）として使用するのに不向きな欠点
がある。実際には、銅接着促進剤がメッキ槽内に浸出し
て、僅かな期間のうちに“メッキ槽を使用不能”にして
しまっている。本発明に使用するPAR-001 PDFには銅接
着促進剤は含まれていない。従って、メッキ槽を汚して
しまうことなくメッキマスクとして使用することができ
る。しかしながら、このPDFは硬化後には銅への付着力
が低下する。未硬化のPDFには可撓性と僅かな粘着性が
あり、銅に恒久的に付着することができる。銅以外の基
材にラミネートされた未硬化のPDFは、硬化に伴って基
材に（この例ではエポキシ樹脂）に恒久的に接着される
ようになる。
ステップ４では、PDF16は、必要な導体パターンのアウ
トラインを持つマスクを通じてUVに露光されパターンが
描かれる。マスクのネガは、ステップ２のフォトレジス
トマスクと同じものである。露光された部分18は、ステ
ップ４で示すように、重合して硬化しそのまま残され
る。硬化したPDF18の間の部分は化学的に取り除かれて
空所または開口が形成され、この空所または開口を通じ
て下側の銅トレース14を露出させる。このようにして、
化学メッキ用の銅表面が露出するようになる。露出した
銅トレースは、メッキ溶液の銅イオンにとって親和性の
ある接触表面（catalytic sites）としての働きをす
る。化学的な堆積作用により金属は厚みが増加してい
き、ステップ５に示すように上側表面と同じレベルまで
開口全体を純銅20が埋め、すなわち「肉厚メッキ」が施
される。
第１図に示したステップ１から５によれば、PDFメッキ
マスクが銅に付着しないことによる問題点の生じること
がない。銅トレース14のすべてが層全体にわたりメッキ
用に露出されるためである。層同志の境界は、PDFとエ
ポキシ樹脂の基材との間にしかない。従って、PDFが硬
化してしまえば基材10に恒久的に接続され、埋められた
メッキ導体は元の銅トレース14を基礎とし、銅トレース
自体は基材10に接着されている。
第１図のステップ６に示すように、第２のPDF層が被覆
され、これを処理して恒久的な絶縁パターン22が形成さ
れている。開口が既成の金属上に形成されている。ただ
しこの例では、一部の金属導体部分は露出されておら
ず、PDF22により覆われている。
ステップ６では銅/PDFの層が境界をなし、銅導体は既成
層に載っており、接着について充分に配慮する必要があ
る。PDFはスズに非常によく付着することが判明してい
る。従って、PDFの接着力を改善する一つの技術とし
て、ステップ５で金属導体20の露出表面をスズで被覆す
る方法がある。この方法は、未硬化PDFをラミネートす
る以前に、ドブ漬けによりスズを被覆することで行なわ
れる。ドブ漬けスズ被覆は、後続の過程でのろう付け処
理を促進するフラッシュ被覆（flash coat）として用い
られる。できあがった被覆は数オングストローム程度の
非常に薄いものであり、銅とPDFの間のライアソン（lia
son）に適している。ステップ５の既成パネルに電気ス
ズメッキを施すその他の技術を利用することもできる。
PDF22をラミネートしパターン処理した後に、露出した
金属生地20のメッキが行なわれる。銅やその他の貴金属
をスズ上に化学メッキすることは困難であり、先ずスズ
除去槽に通して、露出している非常に薄いスズの被覆を
メッキ処理前に取り除いておくことが好ましい。次い
で、ステップ４と５に示すように、PDFに形成した開口
を介し露出している銅に化学メッキが施される。
下側金属層の設けられていない回路導体パターンを新た
に付け加えるには、第２図に示した“コンポジット"24
が“製作中の基板とは別に”用意される。非常に薄い銅
フォイルのクラッド層26（約1/2ミル厚の1/2オンス銅フ
ォイル）が、熱間圧延により未硬化のPDFシート28の一
方の側にラミネートされる。次いでフォイル面にフォト
パターン処理を加え、薄い導体パターントレース30が形
成される。フォイルが薄いため、非常に微細な配線をエ
ッチングすることができる。金属フォイル26は、従来の
技術、例えばUVフォトレジスト材料を被覆し、UV化学光
線で露出し、露光した部分を除去して下側のフォイルの
エッチングを行ない、そして露光されなかったフォトレ
ジスト材料を取り除くフォトエッチング加工が施され
る。金属フォイル26は感光性PDF28のシールドとして機
能し、PDFは導体パターンに沿って保護される。（すな
わち、未重合のまま残される。） 次いで、PDFが未硬化の状態にあるコンポジット24は、
第３図に示すように、フォイルパターンの側を下にして
積層基材の上側表面32に接着される。この接着を行なう
には、先ず、両面接着フィルムが既成の基材表面32に張
り付けられる。アクリルフィルム接着材として、剥ぎ取
り可能なキャリアに挾まれた１ミル、２ミルもしくは３
ミル厚のものが使用される。コンポジットを基材に接着
した後に、PDF28にはフォト処理が加えられ、第４図と
第５図が示すように、硬化した絶縁体パターン34が残さ
れる。第５図は、第１図に概略的に示してある製造過程
のステップ７に相当している。コンポジットの下側に銅
フォイルトレースが設けられている箇所には、上側を覆
っていたPDFは取り除かれ、バイアおよび導体を引き続
き形成する穴と溝が残される。フォイルトレースは接触
表面またはシード（seed）として働く。従って、フォイ
ル/PDFの接着は単に一時的なものであり、PDFが未硬化
の状態にあっても問題とはならない。さらに、基材表面
32上の金属部分をメッキ処理して新たな層を形成するた
め、これら金属部分はPDFの開口を通じて露出される。
同じ溶剤（例えば、１−１−１トリクロロエタン）を用
いて未重合のPDFとアクリルフィルムが取り除かれる。
次いで、底に銅の露出した空所開口には、第６図に示す
ように化学メッキが施される。
第５図と第６図に示したPDFのパターン処理と化学メッ
キ処理の仕方は、第１図のステップ４と５に類似してい
る。しかしながら、メッキ処理の開始時の状況、すなわ
ち第５図に示すような銅表面30の設けられている点が、
例えば第１図のステップ４と６に使われている既成の銅
表面とは異なっている。第５図の銅表面30は、下側のフ
ォイルクラッド層26（第２図）に形成された導体トレー
スパターンである。コンポジット上に設けられている非
常に薄いこうしたフォイル導体30は、下層に金属が設け
られていない部分に化学メッキを施す新たな表面を形成
している。硬化したPDF絶縁層22とアクリル接着フィル
ムがフォイル表面30の下側に位置している。コンポジッ
トのPDFはクラッド導体パターン以外の部分36について
はこれを取り除き、メッキを施して下側の層に連結でき
ることに注目する必要がある。こうしたコンポジットを
使用すれば、既存の金属または新たに設けた金属の何れ
の場合にも選択的にメッキ処理を施すことができる。既
成の基材の表面32に露出した導体の一部はそのままにさ
れ、すなわち新たに設けられる層に電気的には接続され
ない。従って、コンポジットと基材との間にアクリルフ
ィルム接着層を設ければ、２種類の問題点を解決するこ
とができる。すなわち、基材の表面32の硬化PDFを下に
してその上にコンポジットの底にあるトレースを接着で
き、またコンポジットの未硬化PDFに銅導体を露出させ
た状態で接着しておくことができる。
第１図のステップ１から５は、導体パターンをスズで被
覆する代わりに、同じアクリル接着フィルム技術を利用
することもできる。接着フィルム層はPDFに比べて温度
安定性に乏しく、接着フィルム層はできるだけ少なくす
るのがよい。従って、PDFを単独で用いる（すなわち、
コンポジットを使用しない）場合、下側の銅にはスズを
被覆することが好ましい。
第６図は、新たな層を付け加える以前の、第１図のステ
ップ８に相当している。第６図に示すように、開口にメ
ッキを施し肉盛りして積層構造の上部表面を同じレベル
にしてから、（第１図のステップ３から５と同じよう
な）PDFを単独でステップ６のようにして付着させた
り、あるいは第７図に示すような新たに用意されたコン
ポジットを第１図のステップ７のように付着させること
ができる。第７図は第２のコンポジット40を示してい
る。この第２のコンポジット40上には、第２図の方法と
同じようして別の導体パターン30′が形成される。コン
ポジット40はフォイル側を下に向けて接続され、PDFに
所望のフォト処理を加えて、第１図のステップ８に示す
ような構造が形成される。この構造は、先の第３図、第
４図および第５図に示す方法と同じ仕方で形成されてい
る。この方法により硬化したPDF42が残され、既成の金
属と新たに接着された金属の上部に開口が設けられる。
新たな金属はクラッドパターン30′により形成されてい
る。開口内では銅表面からメッキ層が肉盛りされ、第１
図のステップ９に示すように上側表面と同じレベルとな
り、図示のような積層構造ができあがる。この基板の表
面に取り付けられる電気要素は、上側導体表面に直接取
り付けることができる。ソルダーマスク（図示せず）を
導体の表面に張り付けて保護し、電気要素を取り付ける
必要のある箇所だけを露出させることもできる。
第１図のステップ３から５と７から９は、必要に応じこ
れら手順を入れ換えたり繰り返すことで、特殊な積層PW
Bを製作することもできる。
コンポジットは既成の積層基材に付着させるものとして
説明してきたが、エポキシ・ガラス繊維ボード等の絶縁
基材上に第１の回路層として接着することもできる。必
要に応じて、コンポジット層並びに絶縁層を積層するこ
とができる。
この方法の重要な特徴は、簡単な作業によって、積層構
造の上部に直接に導体金属パターン30と30′を自由に設
置できることにある。例えば、既成の積層基材の製作過
程に現像法を取り入れることもできる。また、多数の回
路を同時にかまたは事前に用意しておき、実際に要する
組立時間を短縮することもできる。
フォト処理絶縁材料とパターンを描かれる導電性フォイ
ルコンポジットを利用したこの方法は、従来技術の方法
に比べて次のような利点を備えている。（１）パターン
処理された銅フォイルは導体回路を形成し、新たにメッ
キまたはエッチングを施さなくても直接に積層基板に接
着することができる。（２）導電線を埋め込む必要がな
い。（３）コンポジットは縦方向の連結部分とブライン
ド・バイア（blind vias）を形成しており、多重絶縁層
にドリルで穴を開けこの穴をメッキで塞ぐようなことは
しなくてもよい。（４）積層過程は随意に行なうことが
でき、導体の配線密度、配線形態および形状を改善する
ことができる。こうして形成された導体経路は、連続す
る純粋な金属からできている。処理ステップの回数を減
らし、化学メッキタンク内に浸漬することで基材導体を
簡単に金属被覆することができ、従来の方法に比べて大
量の回路基板を低コストで一括処理することができる。
さらに、こうした化学メッキによれば、半付加法すなわ
ち電気メッキ技術が利用した方法とは異なり、深い小径
の（横縦比の大きい）バイアを備えた高密度基板を製作
することができる。
当業者であれば、前述した説明並びに添付図面を参考に
して、発明の原理並びに精神から逸脱することなく、こ
の積層回路基板を製作する方法を変更したり修正したり
することができる。例えば、第１図には片側積層PWBの
製作方法が示されていたが、第１図の方法を両面ボード
の製作にも利用することができ、またこの方法を多くの
用途に適用するのが好ましいことは疑いの余地がない。
第１図の製作方法においては、光学的処理が可能な絶縁
体を用いているが、光学的処理ができない絶縁体の層を
用いて、第２図に示すコンポジットを形成することもで
きる。この場合、レーザビームを直接用いて絶縁体に開
口が切削される。このレーザビームは、例えば既成のPW
B構造上にある下側金属表面により反射され、切削作用
は該表面の下側には及ばない。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 米国特許3352730（ＵＳ，Ａ) 西独国特許公開1937508（ＤＥ，Ａ) ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｅｃ ｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ，Ｖｏ ｌ．23，ＮＯ．10，Ｍａｒｅｈ 1981（Ｎ ｅｗ Ｙｏｒｋ，ＵＳ），Ｐａｇｅｓ 4751−4752

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】電気的相互接続を行うための電気回路基板
    を製作する方法において、 （ａ）パターン処理可能で化学メッキ可能な金属フォイ
    ルを一方の面に被覆したパターン処理可能な絶縁フィル
    ムのコンポジットを用意するステップ、 （ｂ）前記金属フォイルの部分を除去して、前記コンポ
    ジット上に導電パターンを形成するステップ、 （ｃ）この導電パターンを下にして、既成の基材に前記
    コンポジットを付着させるステップ、 （ｄ）前記絶縁フィルムの所定の部分を除去することに
    よって空所の設けられた開口を形成し、下側の前記導電
    パターンの少なくとも一部分を接触メッキ表面として露
    出させるステップ、及び （ｅ）前記空所の設けられた開口を化学メッキして金属
    で塞ぐステップ からなることを特徴とする電気回路基板製作方法。
  2. 【請求項２】請求項１記載の電気回路基板製作方法にお
    いて、該方法はさらに、ステップ（ａ）〜（ｅ）を反復
    実行してコンポジットをベースとした多重層を形成する
    ステップを含んでいることを特徴とする電気回路基板製
    作方法。
  3. 【請求項３】請求項１または２記載の電気回路基板製作
    方法において、前記絶縁フィルムは、光学的処理が可能
    なフィルムであり、該絶縁フィルムの所定の部分を除去
    するステップ（ｄ）は、該絶縁フィルムを光学的処理す
    ることによって実行されることを特徴とする電気回路基
    板製作方法。
  4. 【請求項４】請求項３記載の電気回路基板製作方法にお
    いて、前記絶縁フィルムは未硬化の恒久的ドライフィル
    ム（PDF）であることを特徴とする電気回路基板製作方
    法。
  5. 【請求項５】請求項４記載の電気回路基板製作方法にお
    いて、前記金属フォイルは銅であり、また前記PDFは、
    化学メッキを行う前記ステップ（ｅ）において使用され
    るメッキ槽を汚すことがないように、銅接着促進材を事
    実上含んでいないことを特徴とする電気回路基板製作方
    法。
  6. 【請求項６】請求項５記載の電気回路基板製作方法にお
    いて、前記コンポジットを付着する前記ステップ（ｃ）
    は、前記基材とコンポジットとの間に接着層を挟むステ
    ップを含んでいることを特徴とする電気回路基板製作方
    法。
  7. 【請求項７】請求項６記載の電気回路基板製作方法にお
    いて、前記接着層は、前記絶縁フィルムの部分に沿って
    除去されて前記空所のある開口を形成することが可能な
    材料で構成されていることを特徴とする電気回路基板製
    作方法。
  8. 【請求項８】請求項１記載の電気回路基板製作方法にお
    いて、前記金属フォイルを除去する前記ステップ（ｂ）
    は、フォトレジストを用いて前記導電パターンを形成す
    るステップを含んでいることを特徴とする電気回路基板
    製作方法。
  9. 【請求項９】請求項１記載の電気回路基板製作方法にお
    いて、該方法はさらに、金属導体が表面に露出している
    基材を用意するステップを含み、前記絶縁フィルムの所
    定の部分を除去する前記ステップ（ｄ）は、下側に位置
    するすべての金属フォイルのパターンと基材表面の金属
    導体上の少なくとも一部分の表面を露出させることによ
    って実行されることを特徴とする電気回路基板製作方
    法。
  10. 【請求項１０】請求項９記載の電気回路基板製作方法に
    おいて、前記ステップ（ｂ）は、接着材層により前記コ
    ンポジットを前記基材に接合するステップを含んでいる
    ことを特徴とする電気回路基板製作方法。
JP62500383A 1986-12-17 1986-12-17 積層回路基板の製造方法 Expired - Lifetime JPH0710029B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1986/002710 WO1988004877A1 (en) 1986-12-17 1986-12-17 Multilayer circuit board fabrication process

Publications (2)

Publication Number Publication Date
JPH02501175A JPH02501175A (ja) 1990-04-19
JPH0710029B2 true JPH0710029B2 (ja) 1995-02-01

Family

ID=22195757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62500383A Expired - Lifetime JPH0710029B2 (ja) 1986-12-17 1986-12-17 積層回路基板の製造方法

Country Status (9)

Country Link
EP (1) EP0337986B1 (ja)
JP (1) JPH0710029B2 (ja)
KR (1) KR950003244B1 (ja)
AT (1) ATE88050T1 (ja)
AU (1) AU622100B2 (ja)
DE (1) DE3688255T2 (ja)
DK (1) DK457688D0 (ja)
NO (1) NO883642L (ja)
WO (1) WO1988004877A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2028710A1 (en) * 1989-10-30 1991-05-01 Paul E. Grandmont Multilayer circuit board having microporous layers and method for making same
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
EP0602538B1 (fr) * 1992-12-15 1997-06-04 Asulab S.A. Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues
FR2699323B1 (fr) * 1992-12-15 1995-01-13 Asulab Sa Contacteur "reed" et procédé de fabrication de microstructures métalliques tridimensionnelles suspendues.
JP2775585B2 (ja) * 1994-03-25 1998-07-16 日本メクトロン株式会社 両面配線基板の製造法
JP3112059B2 (ja) 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
KR100368868B1 (ko) * 1999-05-17 2003-01-24 주식회사 화승알앤에이 테프론 시트 부착형 전해조 개스킷과 그 제조 방법
CN100392809C (zh) * 2004-12-21 2008-06-04 联华电子股份有限公司 晶片绝缘层内连线的制造方法与结构
WO2018181742A1 (ja) * 2017-03-31 2018-10-04 三菱瓦斯化学株式会社 プリント配線板の製造方法
US10349532B2 (en) * 2017-07-20 2019-07-09 International Business Machines Corporation Method for implementing stub-less printed circuit board vias

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
DE1937508C3 (de) * 1969-07-23 1974-01-10 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers
DE2716545A1 (de) * 1977-04-14 1978-10-19 Siemens Ag Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
JPS58502079A (ja) * 1981-12-11 1983-12-01 ウエスタ−ン　エレクトリツク　カムパニ−　インコ−ポレ−テツド 容量を増大する回路板の製造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＩＢＭＴｅｃｈｎｉｃａｌＤｉｅｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ，Ｖｏｌ．２３，ＮＯ．１０，Ｍａｒｅｈ１９８１（ＮｅｗＹｏｒｋ，ＵＳ），Ｐａｇｅｓ４７５１−４７５２

Also Published As

Publication number Publication date
EP0337986A1 (en) 1989-10-25
DE3688255D1 (de) 1993-05-13
ATE88050T1 (de) 1993-04-15
NO883642L (no) 1988-10-14
NO883642D0 (no) 1988-08-16
DK457688A (da) 1988-08-16
DK457688D0 (da) 1988-08-16
KR950003244B1 (ko) 1995-04-06
AU7486787A (en) 1988-07-15
DE3688255T2 (de) 1993-07-22
JPH02501175A (ja) 1990-04-19
EP0337986B1 (en) 1993-04-07
WO1988004877A1 (en) 1988-06-30
KR890701304A (ko) 1989-03-11
AU622100B2 (en) 1992-04-02

Similar Documents

Publication Publication Date Title
US4915983A (en) Multilayer circuit board fabrication process
JP2658661B2 (ja) 多層印刷配線板の製造方法
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
US20080115961A1 (en) Printed circuit board and manufacturing method thereof
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
CN1751547B (zh) 多层基板及其制造方法
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
JPH0710029B2 (ja) 積層回路基板の製造方法
JP2003124637A (ja) 多層配線板
CN101422091A (zh) 具有电缆部分的多层电路板及其制造方法
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
CN87100490A (zh) 多层印刷电路板制造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP3575783B2 (ja) プリント配線板およびその製造方法
JP2004146668A (ja) 多層プリント配線板及びその製造方法
US4847446A (en) Printed circuit boards and method for manufacturing printed circuit boards
JPS6233497A (ja) 多層回路板の製造方法
WO1990003100A1 (en) Printed circuit boards and method for manufacturing printed circuit boards
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR100342335B1 (ko) 수지 적층된 배선 시트, 이를 사용하는 배선 구조체 및이들의 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
CA1269759A (en) Multi-layer circuit board fabrication process
JPH03225894A (ja) プリント配線板の製造方法
CN116801502A (zh) 一种印制电路板及其制备方法
JPH05259642A (ja) 多層印刷配線基板およびその製造方法