JPH0710032B2 - 多層配線板の製造方法 - Google Patents

多層配線板の製造方法

Info

Publication number
JPH0710032B2
JPH0710032B2 JP2103260A JP10326090A JPH0710032B2 JP H0710032 B2 JPH0710032 B2 JP H0710032B2 JP 2103260 A JP2103260 A JP 2103260A JP 10326090 A JP10326090 A JP 10326090A JP H0710032 B2 JPH0710032 B2 JP H0710032B2
Authority
JP
Japan
Prior art keywords
hole
layer
film
dielectric
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2103260A
Other languages
English (en)
Other versions
JPH0312994A (ja
Inventor
トーマス・ハーマン・デイステフアノ
スコツト・ガスタブ・エーンバーグ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH0312994A publication Critical patent/JPH0312994A/ja
Publication of JPH0710032B2 publication Critical patent/JPH0710032B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多層配線板の製造方法に関するものである。
〔従来の技術］ 最近まで、メインフレームのコンピユータ印刷回路板を
組み立てる際に使用される好ましい配線構成は、焼結ア
ルミニウム酸化物基板内に埋められたモリブデンであっ
た。さらに最近では、そのような回路板はガラス・セラ
ミツク基板内に埋められた銅を含む。
半導体の実装の際、そのようなセラミツク基板の使用に
関係する固有の制限がある。10nsec以下のシテム実行サ
イクル時間を達成するためには、抵抗、インダクタンス
及びキャパシタンスが小さく、厳密に間隔をあけられた
多数の接続を実装構造に設ける必要がある。
しかしガラス・セラミツク配線基板のように絶縁層及び
導体層を順次に積み上げて多層化する方式では各レベル
の導体パターンを個別に試験したり修理したりすること
は困難であり、また焼結金属で配線を形成した場合は、
所期の電気的特性を有する高密度な配線を達成できな
い。
［発明が解決しようとする課題］ 従って本発明の目的は、所望の電気的特性を有する高密
度な配線を実現でき、かつ各配線層を個別に試験したり
修理することができるような、多層配線板の製造方法を
提供することである。
［課題を解決するための手段］ 本発明に従う多層配線板の製造方法は、様々な周知のメ
タライゼーション技術の１つによってポリイミドのよう
な誘電体膜上に、所要の配線パターンを形成することを
含む。配線パターンが形成された誘電体膜をピン・キヤ
リア基板に積層し接着する。次に誘電体膜に穴を形成
し、この穴に金属を付着する。付着された金属は層間接
続を与える。多層化する場合は、上記誘電体膜の積層、
穴の形成、穴のメタライゼーションの工程を繰り返す。
［実施例］ 特に第１図を参照すると、木発明の具体的な好ましい製
造方法の流れ図が示されている。
ステップ10において、ポリイミドのような有機誘電体膜
（第２図の14）上に、少なくとも１つの貫通穴を含む所
望の導体パターン（第２図の16）を置くことによって、
多層配線板の重ね合わせを構成する個々の層が形成され
る。導体パターンと反対側の有機膜の表面には、上面の
貫通穴と整合された貫通穴を持った一面をおおう金属の
接地面（第２図の17）の層が形成される。導体は、銅、
銅クロム又は他の電気的に導電性である材料で構わな
い。ポリイミド・フイルムが好ましいが、他の多層半導
体モジュールを組み立てる時に同様に有効であるフイル
ムでも、有機誘電体膜に代用してよい。メタライゼーシ
ョン、又は導体パターンの形成は、当業者には周知の様
々なメタライゼーション技術によって達成される。
配線板内へ欠陥のある層を組み入れないようにするため
に、オープン接続、シヨート回路及び信頼性に関して試
験を行ない、欠陥のある配線板は廃棄するか又は修理す
る。
ステップ12において、第２図に示すように、ポリイミド
接着剤のような適正な接着剤18によって、補助配線ピン
・キヤリア基板20の上に、第１の有機誘電体膜の層14、
導体のパターン16、及び結合された導電性金属接地面層
17からなるステツプ10で形成した複合膜11の層が積層さ
れる。ピン・キヤリア基板20は回路板（図示せず）に接
続するための接続ピンを有する配線基板であり、接続ピ
ンに接続された導電部即ち導電性バイア接続部22を有す
る。第１の複数膜の層の場合は、この層の底面がピン・
キヤリア基板20のヒ表面に接着結合される。第６図と関
連して記述されるように、追加の膜の層が重ねられ、前
に積層された膜の層に接着結合される。
複合膜11は、前に積層された層又はキャリア基板20上に
重ねられて接着結合される。この場合、複合膜11は複合
膜11に含まれる貫通穴24（第３図）が前の層上の貫通穴
又はキャリア基板内の導電性バイア22接続部と整合する
ように積層される。
ステツプ26において、接着層18と共に複合膜の層11がそ
の下の複合膜層又はピン・キヤリア基板に配置された後
に、最後に重ねられた層の表面から、すぐ前に重ねられ
た層又は最初に付けられる層の場合にはピン・キャリア
基板に通じるバイア接続部を形成するために、接続穴が
形成される。接続穴は、マスク28を通してエツチング、
レーザー融除又はドリル穴あけ等の周知の技術を行なう
ことにより形成される。マスク28は、フオトレジスト又
は剛体や金属のマスクでよい。層11上の整合した貫通穴
24は、エツチングを特定の部分に局限する。第４図はポ
リイミド膜の層14及び接着剤18を貫く接続穴30をつくる
ためのエツチングパターンを形成する金属マスク28を描
いている。
それぞれの層11内に接続穴30が形成された後、第５図に
示すように、ステップ32において、蒸着、スパツタリン
グ又はメツキのようなこの技術分野では周知の方法によ
って穴に金属34が付着され、導体パターン16と基板の導
電性バイア接続部22とを相互接続する。金属は銅、金又
はPbSn又は同様のはんだ合金の１つでよい。
上述のように膜の層が整合しているから、付着金属は膜
の一番上の層上の導体と、前に重ね合わせた膜の層上の
導体、又は最初の層の場合にはピン・キヤリア基板との
間に、その入れられた金属は接続を与えることになる。
ステツプ36において、ステツプ10、12、26及び32を繰り
返し、それぞれの層を重ね合わせ、多層配線板を形成す
る。
第６図は、２つの膜の層構造を示している。その中で示
されているように、ポリィミド膜の層14′の上表面の導
体16′が基板のバイア接続部22と接続されるように、層
は垂直に整合される。それぞれの層に穴を形成し、それ
ぞれの層をすぐ前の層と電気的に接続することにより、
あらかじめ決められた貫通穴の位置において２つ叉はそ
れ以上の層をいつしよに接続することができる。
多層配線板を製造する別の方法は、特定の複合膜のバイ
ア接続すべきそれぞれの位置に予め形成した金属化穴を
含む複合膜を接着結合するものである。それぞれの層
は、前に重ねられた層の上に整合され重ねられる。
すべての層が組み立てられた後、最終的なユニットは、
層上の導体と補助的なピン・キャリア基板内のビンとの
間の連続性の試験がなされる。
［発明の効果］ 本発明は、所望の電気的特性を有する高密度な配線を実
現でき、かつ各配線層を個別に試験したり修理すること
ができるような、多層配線板の製造方法を提供できた。
【図面の簡単な説明】
第１図は本発明の製造方法の流れ図である。 第２図は配線された一層のポリイミド・フイルムを持つ
ピン・キヤリア基板の一部の断面図である。 第３図は第２図の構造の平面図である。 第４図は穴あけした時の構造を示す断面図である。 第５図は相互接続のための金属を付着した時の構造を示
す断面図である。 第６図は二層の積層配線板の断面図である。［主要部分
の符号の説明］ 11……複合膜、 14、14′……有機誘電体膜の層、 16、16′……導体パターン、 17、17′……結合された導電性金属接地面の層、18、1
8′……接着剤、 20……ピン・キヤリア基板、 22……基板の導電性バイア接続部、 24……貫通穴、 28……金属マスク、 30……接続穴、 34……金属。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】（ａ）誘電体膜の１側の面に少なくとも１
    つの貫通穴を含む導体パターンを形成し、該誘電体の他
    側の面に上記貫通穴と整合する貫通穴を有する導電性接
    地面を形成して成る複合膜を用意し、 （ｂ）導電部を有する基板上に、上記貫通穴を上記導電
    部と整合させて接着剤層を介して上記複合膜を積層接着
    し、 （ｃ）上記複合膜の上記誘電体膜及び接着剤層を貫いて
    上記貫通穴の位置に穴を形成し、 （ｄ）上記（ｃ）で形成された穴に金属を付着して上記
    導体パターン及び導電部を相互接続し、 （ｅ）誘電体膜の１側の面に少なくとも１つの貫通穴を
    含む導体パターンを形成し、該誘電体の他側の面に上記
    貫通穴と整列する貫通穴を有する導電性接地面を形成し
    て成る次の複合膜を用意し、 （ｆ）積層された複合膜上に、上記貫通穴を整合させて
    接着剤層を介して上記次の複合膜を積層接着し、 （ｇ）上記次の複合膜の上記誘電体膜及び接着剤層を貫
    いて上記貫通穴の位置に穴を形成し、 （ｈ）上記（ｇ）で形成された穴に金属を付着して上記
    導体パターン及び導電部を相互接続し、 （ｉ）所定数の複合膜が積層されるまで、上記（ｅ）な
    いし（ｈ）の工程を繰り返すことを含む多層配線板の製
    造方法。
JP2103260A 1989-06-02 1990-04-20 多層配線板の製造方法 Expired - Lifetime JPH0710032B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/360,492 US4933045A (en) 1989-06-02 1989-06-02 Thin film multilayer laminate interconnection board assembly method
US360492 1989-06-02

Publications (2)

Publication Number Publication Date
JPH0312994A JPH0312994A (ja) 1991-01-21
JPH0710032B2 true JPH0710032B2 (ja) 1995-02-01

Family

ID=23418194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2103260A Expired - Lifetime JPH0710032B2 (ja) 1989-06-02 1990-04-20 多層配線板の製造方法

Country Status (4)

Country Link
US (1) US4933045A (ja)
EP (1) EP0400332B1 (ja)
JP (1) JPH0710032B2 (ja)
DE (1) DE69024704T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063280A (en) * 1989-07-24 1991-11-05 Canon Kabushiki Kaisha Method and apparatus for forming holes into printed circuit board
JPH06105836B2 (ja) * 1990-10-05 1994-12-21 富士通株式会社 薄膜多層基板の製造方法
US5707749A (en) * 1990-11-30 1998-01-13 Hitachi, Ltd. Method for producing thin film multilayer wiring board
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5313015A (en) * 1991-12-31 1994-05-17 Schlegel Corporation Ground plane shield
JPH05275568A (ja) * 1992-01-22 1993-10-22 Hitachi Ltd 多層配線回路板及びその製法
US5360948A (en) * 1992-08-14 1994-11-01 Ncr Corporation Via programming for multichip modules
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
FI982568A7 (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
EP2086299A1 (en) 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3351816A (en) * 1965-02-04 1967-11-07 Bunker Ramo Planar coaxial circuitry
US3436819A (en) * 1965-09-22 1969-04-08 Litton Systems Inc Multilayer laminate
US3751292A (en) * 1971-08-20 1973-08-07 Motorola Inc Multilayer metallization system
US4345955A (en) * 1980-10-28 1982-08-24 E. I. Du Pont De Nemours And Company Process for manufacturing multilayer ceramic chip carrier modules
JPS5797970U (ja) * 1980-12-08 1982-06-16
US4789423A (en) * 1982-03-04 1988-12-06 E. I. Du Pont De Nemours And Company Method for manufacturing multi-layer printed circuit boards
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4439270A (en) * 1983-08-08 1984-03-27 International Business Machines Corporation Process for the controlled etching of tapered vias in borosilicate glass dielectrics
US4541893A (en) * 1984-05-15 1985-09-17 Advanced Micro Devices, Inc. Process for fabricating pedestal interconnections between conductive layers in an integrated circuit
JPS62128596A (ja) * 1985-11-30 1987-06-10 古河電気工業株式会社 リジッド型多層プリント回路基板の製造方法
DE3639402A1 (de) * 1986-11-18 1988-05-19 Siemens Ag Verfahren zur herstellung einer mehrschichtigen leiterplatte sowie danach hergestellte leiterplatte

Also Published As

Publication number Publication date
EP0400332B1 (en) 1996-01-10
JPH0312994A (ja) 1991-01-21
US4933045A (en) 1990-06-12
DE69024704T2 (de) 1996-07-04
DE69024704D1 (de) 1996-02-22
EP0400332A3 (en) 1992-03-11
EP0400332A2 (en) 1990-12-05

Similar Documents

Publication Publication Date Title
US4970106A (en) Thin film multilayer laminate interconnection board
JPH0710032B2 (ja) 多層配線板の製造方法
US5224265A (en) Fabrication of discrete thin film wiring structures
US5386627A (en) Method of fabricating a multi-layer integrated circuit chip interposer
US6861284B2 (en) Semiconductor device and production method thereof
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
US5686702A (en) Polyimide multilayer wiring substrate
EP0130417B1 (en) A method of fabricating an electrical interconnection structure for an integrated circuit module
US5401913A (en) Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5329695A (en) Method of manufacturing a multilayer circuit board
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
CA1037615A (en) Functional package for complex electronic systems and method of fabrication
US5637834A (en) Multilayer circuit substrate and method for forming same
JP2003174265A (ja) 多層配線回路基板
US5366794A (en) Tape carrier for semiconductor apparatus
KR100720049B1 (ko) 다층 배선판 및 그 제조 방법
US6681483B2 (en) Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
EP0318485B1 (en) Apparatus and method for high density interconnection substrates using stacked modules
JP2712936B2 (ja) ポリイミド多層配線基板およびその製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
US20040063040A1 (en) Joining member for Z-interconnect in electronic devices without conductive paste
US20020166697A1 (en) Circuit board construction