JPH0710087B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH0710087B2 JPH0710087B2 JP62287505A JP28750587A JPH0710087B2 JP H0710087 B2 JPH0710087 B2 JP H0710087B2 JP 62287505 A JP62287505 A JP 62287505A JP 28750587 A JP28750587 A JP 28750587A JP H0710087 B2 JPH0710087 B2 JP H0710087B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- light
- image sensor
- receiving elements
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばファクシミリ用送信原稿と同一サイ
ズに、単一または複数個のセンサを配列し原稿上の画情
報を読み取るイメージセンサに関するものである。
ズに、単一または複数個のセンサを配列し原稿上の画情
報を読み取るイメージセンサに関するものである。
近年、ファクシミリ、光学文字読取り装置（以下OCRと
いう）などの光電変換装置の技術的進歩は著しく、その
中で、ファクシミリ、OCRなどの装置の小型化を目ざ
し、原稿密着型のイメージセンサが開発され実用化され
ている。
いう）などの光電変換装置の技術的進歩は著しく、その
中で、ファクシミリ、OCRなどの装置の小型化を目ざ
し、原稿密着型のイメージセンサが開発され実用化され
ている。
第７図は三菱電機株式会社編「密着イメージセンサ」
（昭和62年６月発行）に紹介された従来のイメージセン
サを示す断面図であり、第８図はブロック図であり、図
において１は発光素子となる発光素子アレイ、２は基板
8a上に配列された受光素子、３は受光素子２上に位置
し、１対１の正立等倍結像を行なうロッドレンズアレ
イ、４は発光素子アレイ１およびロッドレンズアレイ３
の上方に位置する光透過板、５は光透過板４上を移動す
る原稿で、5aは原稿５の読取り位置となる。又、６は原
稿５を送るプラテンローラ、７は基板8aに実装された信
号処理回路で、第８図に示すように、シフトレジスタお
よびアナログスイッチ7aとその出力を増幅するアンプ7b
とにより構成されている。第７図の８はフレームで、上
記発光素子アレイ１、受光素子２、ロッドレンズアレイ
３、信号処理回路７などを内包している。
（昭和62年６月発行）に紹介された従来のイメージセン
サを示す断面図であり、第８図はブロック図であり、図
において１は発光素子となる発光素子アレイ、２は基板
8a上に配列された受光素子、３は受光素子２上に位置
し、１対１の正立等倍結像を行なうロッドレンズアレ
イ、４は発光素子アレイ１およびロッドレンズアレイ３
の上方に位置する光透過板、５は光透過板４上を移動す
る原稿で、5aは原稿５の読取り位置となる。又、６は原
稿５を送るプラテンローラ、７は基板8aに実装された信
号処理回路で、第８図に示すように、シフトレジスタお
よびアナログスイッチ7aとその出力を増幅するアンプ7b
とにより構成されている。第７図の８はフレームで、上
記発光素子アレイ１、受光素子２、ロッドレンズアレイ
３、信号処理回路７などを内包している。
次に動作について説明する。第９図はその動作を説明す
るためのタイミング図である。プラテンローラ６により
搬送される原稿５は光透過板４上を移動する。このと
き、発光素子アレイ１の発光により原稿５の読取り位置
5aに反射光が生じ、その像はロッドレンズアレイ３によ
って正立等倍の像となり、受光素子２に受光されてその
出力を信号処理回路７に送り、そこで電気信号に変換さ
れ、アンプ7bで増幅される。そして、原稿５の搬送を連
続して行うことにより、原稿５の読み取りが行なわれ
る。
るためのタイミング図である。プラテンローラ６により
搬送される原稿５は光透過板４上を移動する。このと
き、発光素子アレイ１の発光により原稿５の読取り位置
5aに反射光が生じ、その像はロッドレンズアレイ３によ
って正立等倍の像となり、受光素子２に受光されてその
出力を信号処理回路７に送り、そこで電気信号に変換さ
れ、アンプ7bで増幅される。そして、原稿５の搬送を連
続して行うことにより、原稿５の読み取りが行なわれ
る。
上記信号処理回路７としては、個々の受光素子２と接続
されたアナログスイッチの順次駆動にて受光素子２の受
光した電荷を電流又は電圧に変換して出力させればよ
く、受光素子２と同ピット数のシフトレジスタをこの順
次駆動手段に用いれば容易な回路構成となる。
されたアナログスイッチの順次駆動にて受光素子２の受
光した電荷を電流又は電圧に変換して出力させればよ
く、受光素子２と同ピット数のシフトレジスタをこの順
次駆動手段に用いれば容易な回路構成となる。
第８図のブロック図、第９図のタイミング図にて“CLOC
K"と示すのは、このシフトレジスタの動作転送信号を示
しており、“SI"は受光素子２の１ビット目に接続され
たアナログスイッチをシフトレジスタの先頭ビットの出
力にて“ON"させることを示しており、受光素子２に接
続されたアナログスイッチをシフトレジスタの先頭ビッ
トからクロック信号に同期して順次転送してアナログス
イッチをそれぞれ“ON"して行くことにより、１ライン
の原稿読取り信号“SIG"が出力される。
K"と示すのは、このシフトレジスタの動作転送信号を示
しており、“SI"は受光素子２の１ビット目に接続され
たアナログスイッチをシフトレジスタの先頭ビットの出
力にて“ON"させることを示しており、受光素子２に接
続されたアナログスイッチをシフトレジスタの先頭ビッ
トからクロック信号に同期して順次転送してアナログス
イッチをそれぞれ“ON"して行くことにより、１ライン
の原稿読取り信号“SIG"が出力される。
なお、図中“VLED"“GLED"は発光素子アレイ１への電源
入力であり、“VDD"“VSS"などは信号処理回路７の電源
入力、“GND"はグランド電位である。
入力であり、“VDD"“VSS"などは信号処理回路７の電源
入力、“GND"はグランド電位である。
従来のイメージセンサは以上のように構成されているの
で、カラー画像読取り装置に用いようとすると、発光素
子アレイ１側の光源切換方式又は受光素子２上の光フィ
ルタ切換方式のいずれかの方式となり、数回の切換えに
よるカラー画像読取り出力信号が１ライン分ずつ出るま
で原稿５を搬送せず、固定しておくことが必要であり、
読取り速度が低下してしまう。
で、カラー画像読取り装置に用いようとすると、発光素
子アレイ１側の光源切換方式又は受光素子２上の光フィ
ルタ切換方式のいずれかの方式となり、数回の切換えに
よるカラー画像読取り出力信号が１ライン分ずつ出るま
で原稿５を搬送せず、固定しておくことが必要であり、
読取り速度が低下してしまう。
又、光フィルタ切換方式は機構的に難しく、受光素子２
を分割し、光フィルタを各色（３〜４色）配置するよう
な構成がとられたりして、カラー画像読取り装置が高価
になってしまうなどの問題点があった。
を分割し、光フィルタを各色（３〜４色）配置するよう
な構成がとられたりして、カラー画像読取り装置が高価
になってしまうなどの問題点があった。
さらに、単色読取りの高解像度化を行うには、受光素子
２の配置ピッチを高密度にしかつそれに接続されるアナ
ログスイッチ、シフトレジスタなどの信号処理回路７も
増加することになり、出力信号のS/N比劣化を招いた
り、それらの結果としてイメージセンサが高価格になる
などの問題点があった。
２の配置ピッチを高密度にしかつそれに接続されるアナ
ログスイッチ、シフトレジスタなどの信号処理回路７も
増加することになり、出力信号のS/N比劣化を招いた
り、それらの結果としてイメージセンサが高価格になる
などの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、読取り速度を低下させることなく、光フィル
タ切換方式を用いなくて済むカラー画像読取装置用に適
用でき、かつ高解像度化が可能で、しかも安価にできる
イメージセンサを得ることを目的とする。
たもので、読取り速度を低下させることなく、光フィル
タ切換方式を用いなくて済むカラー画像読取装置用に適
用でき、かつ高解像度化が可能で、しかも安価にできる
イメージセンサを得ることを目的とする。
この発明に係るイメージセンサは、ｎ個の受光素子をｌ
個の各アナログスイッチに接続し、１クロック転送内に
ｌ個のアナログスイッチの駆動とこの受光素子の共通電
極の切換えを同期させてｎ個の受光素子の受光出力を得
るとともに光源切換えを行うようにしたものである。
個の各アナログスイッチに接続し、１クロック転送内に
ｌ個のアナログスイッチの駆動とこの受光素子の共通電
極の切換えを同期させてｎ個の受光素子の受光出力を得
るとともに光源切換えを行うようにしたものである。
この発明における受光素子は画像読取り１ビットをｎ個
にて構成し、画像読取りビットをｌビットとし、ｌ個の
アナログスイッチを順次駆動して受光出力を得て、ｎ個
の受光素子の受光出力を１クロック転送内に行ない、そ
のｎ個の受光出力切換えと受光素子の共通電極の切換え
制御により光源の切換えを同期させて行い、カラー画像
読取り出力信号を得る。
にて構成し、画像読取りビットをｌビットとし、ｌ個の
アナログスイッチを順次駆動して受光出力を得て、ｎ個
の受光素子の受光出力を１クロック転送内に行ない、そ
のｎ個の受光出力切換えと受光素子の共通電極の切換え
制御により光源の切換えを同期させて行い、カラー画像
読取り出力信号を得る。
以下、この発明の一実施例を図について説明する。第１
図において、１は発光素子アレイ、２は受光素子で、第
７図と同様にフレーム内の基板上に配設され、画像読取
り１ビットをｎ個の受光素子で構成し、画像読取りビッ
トをｍビットとしており、この第１図の実施例では画像
読取り１ビットを４個の受光素子（ａ、ｂ、ｃ、ｄで示
す）で構成している場合を示している。３は第７図で示
したのと同様のロッドレンズアレイで、フレーム内にお
いて、上記受光素子２畳に位置し、１対１の正立等倍結
像を行うものである。
図において、１は発光素子アレイ、２は受光素子で、第
７図と同様にフレーム内の基板上に配設され、画像読取
り１ビットをｎ個の受光素子で構成し、画像読取りビッ
トをｍビットとしており、この第１図の実施例では画像
読取り１ビットを４個の受光素子（ａ、ｂ、ｃ、ｄで示
す）で構成している場合を示している。３は第７図で示
したのと同様のロッドレンズアレイで、フレーム内にお
いて、上記受光素子２畳に位置し、１対１の正立等倍結
像を行うものである。
７は処理回路でｍビットシフトレジスタおよびｍ個のア
ナログスイッチ7aとアンプ7bとで構成されている。
ナログスイッチ7aとアンプ7bとで構成されている。
なお、図示されていないが光透過板、プラテンローラ、
原稿、読取り位置などは第７図と同様である。
原稿、読取り位置などは第７図と同様である。
９は共通電極制御回路で、４個の受光素子ａ、ｂ、ｃ、
ｄの共通電極C1〜C4の制御を行うようにしている。この
共通電極C1〜C4はｍビット（第１図では４ビット）のそ
れぞれの受光素子２にそれぞれ接続されている。
ｄの共通電極C1〜C4の制御を行うようにしている。この
共通電極C1〜C4はｍビット（第１図では４ビット）のそ
れぞれの受光素子２にそれぞれ接続されている。
カラー画像読取り装置では、Ｃ（青色）、Ｙ（黄色）、
Ｍ（赤色）、Ｗ（白色）の４色光源の切換えにてカラー
画像読み取り出力信号が得られる。第１図、第２図（第
１図の動作を示すタイミングチャート）に示すものは上
述したようにｍビットの画像読取りにて、ｍビットのシ
フトレジスタ、およびｍ個のアナログスイッチ7aの構成
にて、ｍ個の各アナログスイッチ7aに４個の受光素子２
を接続した構成とし、共通電極C1、C2、C3、C4にそれぞ
れ４個の受光素子２が接続され、共通電極制御回路９で
制御されることを示している。
Ｍ（赤色）、Ｗ（白色）の４色光源の切換えにてカラー
画像読み取り出力信号が得られる。第１図、第２図（第
１図の動作を示すタイミングチャート）に示すものは上
述したようにｍビットの画像読取りにて、ｍビットのシ
フトレジスタ、およびｍ個のアナログスイッチ7aの構成
にて、ｍ個の各アナログスイッチ7aに４個の受光素子２
を接続した構成とし、共通電極C1、C2、C3、C4にそれぞ
れ４個の受光素子２が接続され、共通電極制御回路９で
制御されることを示している。
D1、D2、D3、D4はＣ（青色）、Ｙ（黄色）、Ｍ（赤
色）、Ｗ（白色）の４色の発光素子に対応した異色発光
素子であり、４色の光源となるものである。
色）、Ｗ（白色）の４色の発光素子に対応した異色発光
素子であり、４色の光源となるものである。
なお、“SI"、“CLOCK"“SIG"“VDD"“VSS"“GLED"など
の動作は従来と同様である。
の動作は従来と同様である。
次に動作について説明する。第１図において１ビットの
画像読取りビットは４個の受光素子２にて構成されてお
り、このビットはシフトレジスタの１クロック転送（第
２図（ｉ））にて第２図（ｊ）に示すように次ビットの
アナログスイッチの動作がなされる。この１クロック転
送時間内に４色の異色発光素子D1、D2、D3、D4を第２図
（ａ）〜第２図（ｄ）に示すように順次切り換える（す
なわち、４色の発光色の異なる光源切換えとなる）とと
もに、ビット内の４個の受光素子２を共通電極C1、C2、
C3、C4にて第２図（ｅ）〜第２図（ｈ）に示すように同
期して制御することにより、１クロック転送時間内にカ
ラー画像読取り出力信号となる第２図（ｋ）に示すよう
に、Ｃ（青色）、Ｙ（黄色）、Ｍ（赤色）、Ｗ（白色）
が順次出力されることになる。
画像読取りビットは４個の受光素子２にて構成されてお
り、このビットはシフトレジスタの１クロック転送（第
２図（ｉ））にて第２図（ｊ）に示すように次ビットの
アナログスイッチの動作がなされる。この１クロック転
送時間内に４色の異色発光素子D1、D2、D3、D4を第２図
（ａ）〜第２図（ｄ）に示すように順次切り換える（す
なわち、４色の発光色の異なる光源切換えとなる）とと
もに、ビット内の４個の受光素子２を共通電極C1、C2、
C3、C4にて第２図（ｅ）〜第２図（ｈ）に示すように同
期して制御することにより、１クロック転送時間内にカ
ラー画像読取り出力信号となる第２図（ｋ）に示すよう
に、Ｃ（青色）、Ｙ（黄色）、Ｍ（赤色）、Ｗ（白色）
が順次出力されることになる。
共通電極C1、C2、C3、C4の切換制御は、例えばデマルチ
プレクサ回路からなる共通電極制御回路９のSEL1、SEL2
端子への信号入力にて切換制御される。
プレクサ回路からなる共通電極制御回路９のSEL1、SEL2
端子への信号入力にて切換制御される。
なお、上記実施例では、カラー画像読取り装置用のイメ
ージセンサについて示したが、第３図のブロック図、第
４図のタイミング図（読み取り出力信号を大きくする場
合のタイミング図）に示すように、第４図（ｃ）の１ク
ロック転送時間内に第４図（ｄ）に示すように受光素子
２の１ビット目に接続され、アナログスイッチをシフト
レジスタの先頭ビットの出力をオンさせて、光源を単色
とし、共通電極C1、C2（第４図（ａ））とC3、C4（第４
図（ｂ））をペアにして同期して制御して解像度を下げ
ることにより、第４図（ｅ）に示すように読取り出力信
号を大きくしたりできる。
ージセンサについて示したが、第３図のブロック図、第
４図のタイミング図（読み取り出力信号を大きくする場
合のタイミング図）に示すように、第４図（ｃ）の１ク
ロック転送時間内に第４図（ｄ）に示すように受光素子
２の１ビット目に接続され、アナログスイッチをシフト
レジスタの先頭ビットの出力をオンさせて、光源を単色
とし、共通電極C1、C2（第４図（ａ））とC3、C4（第４
図（ｂ））をペアにして同期して制御して解像度を下げ
ることにより、第４図（ｅ）に示すように読取り出力信
号を大きくしたりできる。
又、第５図は高速化の場合のタイミング図であり、第５
図（ｃ）に示す１クロック転送時間内に第５図（ｄ）に
示すように受光素子２の１ビット目に接続され、アナロ
グスイッチをシフトレジスタの先頭ビットの出力をオン
させて、第５図（ａ）に示すように共通電極C1とC2、第
５図（ｂ）に示すように共通電極C3とC4をペアにして第
５図（ｅ）に示すように読取り出力信号を高速化でき
る。
図（ｃ）に示す１クロック転送時間内に第５図（ｄ）に
示すように受光素子２の１ビット目に接続され、アナロ
グスイッチをシフトレジスタの先頭ビットの出力をオン
させて、第５図（ａ）に示すように共通電極C1とC2、第
５図（ｂ）に示すように共通電極C3とC4をペアにして第
５図（ｅ）に示すように読取り出力信号を高速化でき
る。
さらに、上記実施例では、４個の受光素子２が第６図
（ｃ）に示す主走査方向に配列されたものについて示し
たが、副走査方向に配置しても、主走査、副走査方向２
個ずつ配置してもよく、上記実施例と同様の効果を奏す
る。
（ｃ）に示す主走査方向に配列されたものについて示し
たが、副走査方向に配置しても、主走査、副走査方向２
個ずつ配置してもよく、上記実施例と同様の効果を奏す
る。
これらの受光素子２の配置の様子を第６図（ａ）〜第６
図（ｃ）に示す。第６図（ａ）〜第６図（ｃ）のａ、
ｂ、ｃ、ｄは４個の受光素子を示す。
図（ｃ）に示す。第６図（ａ）〜第６図（ｃ）のａ、
ｂ、ｃ、ｄは４個の受光素子を示す。
さらに、上記実施例では一つの画像読取りビットを４個
の受光素子２を配置するものについて示したが、ｎ個と
すれば単色時の解像度はｎ倍になり、しかもシフトレジ
スタ、アナログスイッチはｍビット分で済み、高解像度
化に伴う回路数（シフトレジスタ、アナログスイッチ）
の増加がなく、信号処理回路７を容易に構成できる。
の受光素子２を配置するものについて示したが、ｎ個と
すれば単色時の解像度はｎ倍になり、しかもシフトレジ
スタ、アナログスイッチはｍビット分で済み、高解像度
化に伴う回路数（シフトレジスタ、アナログスイッチ）
の増加がなく、信号処理回路７を容易に構成できる。
又、共通電極制御回路９をデマルチプレクサ回路にて構
成するものについて述べたが、受光素子２を初期化状態
とするため、第１図、第３図のごとく、RESET端子を設
けてもよく、上記実施例と同様の効果を表し、デマルチ
プレクサ回路に限定するものではなく、他の回路構成で
あってもよい。
成するものについて述べたが、受光素子２を初期化状態
とするため、第１図、第３図のごとく、RESET端子を設
けてもよく、上記実施例と同様の効果を表し、デマルチ
プレクサ回路に限定するものではなく、他の回路構成で
あってもよい。
さらに、以上のような構成からなる受光素子とアナログ
スイッチと順次駆動手段とを複数個備えたチップを複数
個配列し、共通電極制御回路９などに接続することで容
易に長尺化が可能となる。
スイッチと順次駆動手段とを複数個備えたチップを複数
個配列し、共通電極制御回路９などに接続することで容
易に長尺化が可能となる。
これらの受光素子として、フォトトランジスタを用いる
ことにより受光素子ごとの受光による信号の増幅が容易
となり信号増幅回路での大増幅によるS/N比の悪化を防
止できる。
ことにより受光素子ごとの受光による信号の増幅が容易
となり信号増幅回路での大増幅によるS/N比の悪化を防
止できる。
以上のように、この発明によれば、ｍ個のアナログスイ
ッチにｎ個の受光素子を接続すると共に、ｎ個の上記受
光素子の共通電極への信号の切換はｎ種類の発光色を有
する受光素子と同期するように駆動制御して受光出力を
得るように構成したので、光フィルタ変換方式を用いな
くても済むカラー画像読取り装置用のイメージセンサが
得られ、高解像度の受光素子をより少ない信号処理回路
にて制御でき、取り扱いやすく、その結果低価格のイメ
ージセンサが得られる効果がある。
ッチにｎ個の受光素子を接続すると共に、ｎ個の上記受
光素子の共通電極への信号の切換はｎ種類の発光色を有
する受光素子と同期するように駆動制御して受光出力を
得るように構成したので、光フィルタ変換方式を用いな
くても済むカラー画像読取り装置用のイメージセンサが
得られ、高解像度の受光素子をより少ない信号処理回路
にて制御でき、取り扱いやすく、その結果低価格のイメ
ージセンサが得られる効果がある。
第１図はこの発明の一実施例によるカラー画像読取り装
置用のイメージセンサを示すブロック図、第２図は第１
図のイメージセンサの動作を説明するためのタイミング
図、第３図はこの発明の他の実施例によるイメージセン
サのブロック図、第４図および第５図はそれぞれ第３図
のイメージセンサの動作を説明するためのタイミング
図、第６図（ａ）ないし第６図（ｃ）はそれぞれこの発
明のイメージセンサにおける受光素子の配置を示す説明
図、第７図は従来のイメージセンサを示す断面図、第８
図は従来のイメージセンサのブロック図、第９図は従来
のイメージセンサの動作を説明するためのタイミング図
である。 ２は受光素子、7aはｍビットシフトレジスタおよびアナ
ログスイッチ、D1〜D4は異色発光素子、C1〜C4は受光素
子の共通電極。 なお、図中、同一符号は同一、又は相当部分を示す。
置用のイメージセンサを示すブロック図、第２図は第１
図のイメージセンサの動作を説明するためのタイミング
図、第３図はこの発明の他の実施例によるイメージセン
サのブロック図、第４図および第５図はそれぞれ第３図
のイメージセンサの動作を説明するためのタイミング
図、第６図（ａ）ないし第６図（ｃ）はそれぞれこの発
明のイメージセンサにおける受光素子の配置を示す説明
図、第７図は従来のイメージセンサを示す断面図、第８
図は従来のイメージセンサのブロック図、第９図は従来
のイメージセンサの動作を説明するためのタイミング図
である。 ２は受光素子、7aはｍビットシフトレジスタおよびアナ
ログスイッチ、D1〜D4は異色発光素子、C1〜C4は受光素
子の共通電極。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (6)
- 【請求項１】ｎ種類（ｎは２以上の整数）の異なる発光
色を１組としてｌ組（ｌは２以上の整数）設けられ、且
つ画像読み取り幅方向に配置され、各組の同色の発光色
を同時に発送させると共に他の同色の発光色へと順次切
換えｎ種類の全ての発光色を１クロック転送時間内に発
光させる発光素子と、ｎ個を１組としてｍ組（ｍは２以
上の整数）設けられ、上記発光素子から原稿に照射され
た反射光を受光する受光素子と、上記同色の発光に対応
した各組の受光素子毎にそれぞれ共通に接続され、上記
発光素子の発光に同期して受光素子を切換えるｎ個の共
通電極と、上記ｍ組各組の受光素子毎に接続されたアナ
ログスイッチを有し、それらの受光素子からの受光出力
を１クロック転送時間毎に切換えることにより上記原稿
のカラー画像読み取り出力信号を得る処理回路とを備え
たイメージセンサ。 - 【請求項２】上記ｎ個の受光素子は主走査方向に配列さ
れ一列の受光素子列であることを特徴とする特許請求の
範囲第１項記載のイメージセンサ。 - 【請求項３】上記ｎ個の受光素子は副走査方向に配列さ
れ複数列の受光素子列であることを特徴とする特許請求
の範囲第１項記載のイメージセンサ。 - 【請求項４】上記アナログスイッチの順次駆動はシフト
レジスタにより行うことを特徴とする特許請求の範囲第
１項ないし第３項のいずれか１項記載のイメージセン
サ。 - 【請求項５】上記受光素子と上記アナログスイッチとこ
れらを順次駆動する手段とを複数個備えたチップを複数
個配列して受光素子を駆動することを特徴とする特許請
求の範囲第１項ないし第４項のいずれか１項記載のイメ
ージセンサ。 - 【請求項６】受光素子がフォトトランジスタにて構成さ
れることを特徴とする特許請求の範囲第１項ないし第５
項のいずれか１項記載のイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287505A JPH0710087B2 (ja) | 1987-11-16 | 1987-11-16 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287505A JPH0710087B2 (ja) | 1987-11-16 | 1987-11-16 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129655A JPH01129655A (ja) | 1989-05-22 |
| JPH0710087B2 true JPH0710087B2 (ja) | 1995-02-01 |
Family
ID=17718208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287505A Expired - Fee Related JPH0710087B2 (ja) | 1987-11-16 | 1987-11-16 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710087B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59212071A (ja) * | 1983-05-18 | 1984-11-30 | Canon Inc | 光源の点灯装置 |
-
1987
- 1987-11-16 JP JP62287505A patent/JPH0710087B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01129655A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3990437B2 (ja) | カラーイメージセンサユニット及び前記センサユニットを用いた画像読み取り装置及びその制御方法 | |
| JP3072936B2 (ja) | カラーセンサーアレイ | |
| US6473538B2 (en) | Image sensor | |
| JP4041695B2 (ja) | 空間分解能が異なる複数のリニアフォトセンサアレイを備える影像装置 | |
| US5305122A (en) | Image reading and processing apparatus suitable for use as a color hand-held scanner | |
| US5784178A (en) | High performance contact image sensor | |
| US7317562B2 (en) | Image reading apparatus with plural sensor IC chips | |
| US7167284B2 (en) | Image sensor head provided with separate CCD sensor chip and driver chip | |
| US4812900A (en) | Original reading apparatus with light source switching without a switching circuit | |
| JP2985959B1 (ja) | カラ―撮像装置およびそれを用いた画像読み取り装置 | |
| USRE43511E1 (en) | Device and method for digitizing a serialized scanner output signal | |
| JP3483455B2 (ja) | イメージセンサ及び画像読取装置 | |
| US7471327B2 (en) | Image sensor array with variable resolution and high-speed output | |
| JP4354862B2 (ja) | 光センサ装置及び伝達回路装置 | |
| JPH04239174A (ja) | イメージセンサ | |
| JPH0710087B2 (ja) | イメージセンサ | |
| US20030183746A1 (en) | High speed single-linear three-color CIS image sensing array | |
| US6967683B2 (en) | Imaging apparatus with multiple local clocks for readout from a large number of photosensors | |
| US7164509B2 (en) | Image reader having image sensor ICS divided into plural blocks having simultaneously read-out image signals | |
| JPH11261760A (ja) | 画像読み取り装置 | |
| JPS61294962A (ja) | 一次元カラ−センサ− | |
| CN2294544Y (zh) | 彩色接触图像传感器组件 | |
| KR100269747B1 (ko) | 축소형 칼라 이미지스캐너 | |
| JP2025064180A (ja) | 画像読取装置 | |
| JPH10136151A (ja) | ４ラインイメージセンサ及び画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |