JPH07101817B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07101817B2 JPH07101817B2 JP62050364A JP5036487A JPH07101817B2 JP H07101817 B2 JPH07101817 B2 JP H07101817B2 JP 62050364 A JP62050364 A JP 62050364A JP 5036487 A JP5036487 A JP 5036487A JP H07101817 B2 JPH07101817 B2 JP H07101817B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor device
- emitter
- increases
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は共鳴トンネリング障壁を電子の注入源とし、ベ
ース・エミッタ間電圧に対するコレクタ電流が増加、減
少および再増加する特性を有する共鳴トンネリングトラ
ンジスタと、抵抗器とを具備する半導体装置であって、
上記トランジスタのベース・エミッタ間に該トランジス
タのコレクタ電流が増加、減少および再増加する範囲で
振れる入力信号を供給することによって、RTT素子およ
び抵抗器の２つの素子で高速動作を行える３逓倍回路の
実現を可能とする。
ース・エミッタ間電圧に対するコレクタ電流が増加、減
少および再増加する特性を有する共鳴トンネリングトラ
ンジスタと、抵抗器とを具備する半導体装置であって、
上記トランジスタのベース・エミッタ間に該トランジス
タのコレクタ電流が増加、減少および再増加する範囲で
振れる入力信号を供給することによって、RTT素子およ
び抵抗器の２つの素子で高速動作を行える３逓倍回路の
実現を可能とする。
本発明は半導体装置に関し、特に、共鳴トンネリング障
壁を電子の注入源とし、ベース・エミッタ間電圧に対す
るコレクタ電流が増加、減少および再増加する特性を有
する共鳴トンネリングトランジスタ（Resonant−Tunnel
ing Transistor:RTT）を用いた半導体装置に関する。
壁を電子の注入源とし、ベース・エミッタ間電圧に対す
るコレクタ電流が増加、減少および再増加する特性を有
する共鳴トンネリングトランジスタ（Resonant−Tunnel
ing Transistor:RTT）を用いた半導体装置に関する。
近年、高速動作が可能な素子としてRBTやRHET等の共鳴
トンネリング障壁を電子の注入源とする共鳴トンネリン
グトランジスタ（RTT）が研究開発されている。このよ
うなRTT素子は、ベース・エミッタ間電圧に対するコレ
クタ電流が増加、減少（負性微分特性）および再増加す
る特性を有している。
トンネリング障壁を電子の注入源とする共鳴トンネリン
グトランジスタ（RTT）が研究開発されている。このよ
うなRTT素子は、ベース・エミッタ間電圧に対するコレ
クタ電流が増加、減少（負性微分特性）および再増加す
る特性を有している。
従来、このようなRTT素子を使用した２逓倍回路が提案
されている。すなわち、RTT素子の零からピークまでの
増加領域およびピークからバレーまでの減少領域に注目
して、零からバレーまでの範囲で振れる信号を入力信号
として供給し、その入力信号を２逓倍して出力するもの
が提案されている。
されている。すなわち、RTT素子の零からピークまでの
増加領域およびピークからバレーまでの減少領域に注目
して、零からバレーまでの範囲で振れる信号を入力信号
として供給し、その入力信号を２逓倍して出力するもの
が提案されている。
上述したように、従来の半導体装置は、例えば、逓倍回
路においては、RTT素子の零からピークまでの増加領域
およびピークからバレーまでの減少領域の特性を利用し
た２逓倍の回路が提案されているに過ぎない。
路においては、RTT素子の零からピークまでの増加領域
およびピークからバレーまでの減少領域の特性を利用し
た２逓倍の回路が提案されているに過ぎない。
一方、従来から、多数の３逓倍回路が提案されている
が、１つのRTT素子および１つの抵抗器で構成された高
速動作が可能な３逓倍回路は実用化されていない。
が、１つのRTT素子および１つの抵抗器で構成された高
速動作が可能な３逓倍回路は実用化されていない。
本発明は、RTT素子の零からピークまでの増加領域およ
びピークからバレーまでの減少領域だけでなく、バレー
から先の再増加領域をも利用せんとするものである。そ
して、本発明は、共鳴トンネリングトランジスタのベー
ス・エミッタ間に該トランジスタのコレクタ電流が増
加、減少および再増加する範囲で振れる入力信号を供給
することによって、RTT素子と抵抗器の２つの素子で高
速動作が可能な３逓倍回路を実現することを目的とす
る。
びピークからバレーまでの減少領域だけでなく、バレー
から先の再増加領域をも利用せんとするものである。そ
して、本発明は、共鳴トンネリングトランジスタのベー
ス・エミッタ間に該トランジスタのコレクタ電流が増
加、減少および再増加する範囲で振れる入力信号を供給
することによって、RTT素子と抵抗器の２つの素子で高
速動作が可能な３逓倍回路を実現することを目的とす
る。
第１図は本発明に係る半導体装置の原理を示すブロック
回路図である。
回路図である。
本発明によれば、共鳴トンネリング障壁を電子の注入源
とし、ベース・エミッタ間電圧に対するコレクタ電流が
増加、減少および再増加する特性を有する共鳴トンネリ
ングトランジスタ１と、抵抗器２とを具備する半導体装
置であって、前記トランジスタ１のコレクタには前記抵
抗器２を介して電源電圧を印加し、且つ、該コレクタか
ら出力信号４を取り出し、前記トランジスタ１のエミッ
タを接地し、そして、前記トランジスタ１のベース・エ
ミッタ間に該トランジスタ１のコレクタ電流が増加、減
少および再増加する範囲で振れる入力信号３を供給し、
前記出力信号４を前記入力信号３の３逓倍とすることを
特徴とする半導体装置が提供される。
とし、ベース・エミッタ間電圧に対するコレクタ電流が
増加、減少および再増加する特性を有する共鳴トンネリ
ングトランジスタ１と、抵抗器２とを具備する半導体装
置であって、前記トランジスタ１のコレクタには前記抵
抗器２を介して電源電圧を印加し、且つ、該コレクタか
ら出力信号４を取り出し、前記トランジスタ１のエミッ
タを接地し、そして、前記トランジスタ１のベース・エ
ミッタ間に該トランジスタ１のコレクタ電流が増加、減
少および再増加する範囲で振れる入力信号３を供給し、
前記出力信号４を前記入力信号３の３逓倍とすることを
特徴とする半導体装置が提供される。
上述した構成を有する本発明の半導体装置によれば、共
鳴トンネリング障壁を電子の注入源とし、ベース・エミ
ッタ間電圧に対するコレクタ電流が増加、減少および再
増加する特性を有する共鳴トンネリングトランジスタ１
と、抵抗器２とを具備し、トランジスタ１のコレクタに
は抵抗器２を介して電源電圧が印加され、且つ、該コレ
クタから出力信号４が取り出される。トランジスタ１の
エミッタは接地され、そして、トランジスタ１のベース
・エミッタ間に該トランジスタ１のコレクタ電流が増
加、減少および再増加する範囲で振れる入力信号３が供
給され、出力信号４は入力信号３の３逓倍となる。これ
により、RTT素子と抵抗器の２つの素子で高速動作が可
能な３逓倍回路が実現されることになる。
鳴トンネリング障壁を電子の注入源とし、ベース・エミ
ッタ間電圧に対するコレクタ電流が増加、減少および再
増加する特性を有する共鳴トンネリングトランジスタ１
と、抵抗器２とを具備し、トランジスタ１のコレクタに
は抵抗器２を介して電源電圧が印加され、且つ、該コレ
クタから出力信号４が取り出される。トランジスタ１の
エミッタは接地され、そして、トランジスタ１のベース
・エミッタ間に該トランジスタ１のコレクタ電流が増
加、減少および再増加する範囲で振れる入力信号３が供
給され、出力信号４は入力信号３の３逓倍となる。これ
により、RTT素子と抵抗器の２つの素子で高速動作が可
能な３逓倍回路が実現されることになる。
以下、図面を参照して本発明に係る半導体装置の一実施
例を説明する。
例を説明する。
第２図は本発明の半導体装置に使用する共鳴トンネリン
グトランジスタの特性を示す図である。
グトランジスタの特性を示す図である。
第２図に示されるように、共鳴トンネリングトランジス
タ（RTT）は、高速動作が可能なRTTやRHET等の共鳴トン
ネリング障壁を電子の注入源とする素子であり、横軸に
とったベース・エミッタ間電圧の増大に伴って、縦軸の
コレクタ電流が増加、減少および再増加するような特性
を有している。すなわち、コレクタ電流は、ベース・エ
ミッタ間電圧の増大に伴って、零からピーク21まで増加
し、ピーク21からバレー22まで減少し、そして、バレー
22の先は再び増加する特性を有している。
タ（RTT）は、高速動作が可能なRTTやRHET等の共鳴トン
ネリング障壁を電子の注入源とする素子であり、横軸に
とったベース・エミッタ間電圧の増大に伴って、縦軸の
コレクタ電流が増加、減少および再増加するような特性
を有している。すなわち、コレクタ電流は、ベース・エ
ミッタ間電圧の増大に伴って、零からピーク21まで増加
し、ピーク21からバレー22まで減少し、そして、バレー
22の先は再び増加する特性を有している。
第３図は本発明の半導体装置の一実施例を示す回路図で
ある。
ある。
第３図に示されるように、本発明の半導体装置の一実施
例は、１つのRTT素子１および１つの抵抗器２で構成さ
れている。すなわち、本発明の半導体装置に使用するRT
T素子は、その素子自体が高速動作を可能とし、しか
も、本発明の半導体装置は１つのRTT素子１および１つ
の抵抗器２の２つの素子で構成することができるため、
高速動作に対する制約条件が殆ど存在しない。このRTT
素子１は、上述したように、共鳴トンネリング障壁を電
子の注入源としてベース・エミッタ間電圧に対するコレ
クタ電流が増加、減少および再増加する特性を有してい
て、RTT素子１のコレクタには抵抗器２を介して電源電
圧VCCが印加され、このコレクタからは出力信号４が取
り出されるようになされている。また、RTT素子１のエ
ミッタは接地され、RTT素子１のベース・エミッタ間に
は該RTT素子１のコレクタ電流が増加、減少および再増
加する範囲で振れる入力信号３が供給されている。これ
により、RTT素子１のコレクタからは、入力信号３が３
逓倍された出力信号４が取り出されることになる。
例は、１つのRTT素子１および１つの抵抗器２で構成さ
れている。すなわち、本発明の半導体装置に使用するRT
T素子は、その素子自体が高速動作を可能とし、しか
も、本発明の半導体装置は１つのRTT素子１および１つ
の抵抗器２の２つの素子で構成することができるため、
高速動作に対する制約条件が殆ど存在しない。このRTT
素子１は、上述したように、共鳴トンネリング障壁を電
子の注入源としてベース・エミッタ間電圧に対するコレ
クタ電流が増加、減少および再増加する特性を有してい
て、RTT素子１のコレクタには抵抗器２を介して電源電
圧VCCが印加され、このコレクタからは出力信号４が取
り出されるようになされている。また、RTT素子１のエ
ミッタは接地され、RTT素子１のベース・エミッタ間に
は該RTT素子１のコレクタ電流が増加、減少および再増
加する範囲で振れる入力信号３が供給されている。これ
により、RTT素子１のコレクタからは、入力信号３が３
逓倍された出力信号４が取り出されることになる。
第４図は本発明の半導体装置の動作原理を示す図であ
る。
る。
第４図に示されるように、第３図の回路の入力信号３と
して、RTT素子１のコレクタ電流が増加、減少および再
増加する範囲で振れる信号を供給すると、１周期の入力
信号によって３周期分の出力信号４が得られることにな
る。すなわち、RTT素子１のコレクタ電流はベース・エ
ミッタ間電圧の増大に伴って、零からピーク21まで増加
し、ピーク21からバレー22まで減少し、そして、バレー
22の先は再び増加するので、第３図に示す回路の出力信
号４は、入力信号３が３逓倍された信号となる。
して、RTT素子１のコレクタ電流が増加、減少および再
増加する範囲で振れる信号を供給すると、１周期の入力
信号によって３周期分の出力信号４が得られることにな
る。すなわち、RTT素子１のコレクタ電流はベース・エ
ミッタ間電圧の増大に伴って、零からピーク21まで増加
し、ピーク21からバレー22まで減少し、そして、バレー
22の先は再び増加するので、第３図に示す回路の出力信
号４は、入力信号３が３逓倍された信号となる。
第５図は本発明の半導体装置に使用する具体的な素子の
一例を示す断面図である。
一例を示す断面図である。
第５図は、RHETの構造断面図であり、図中、51はSiのド
ープ量１×1018cm-3のn+−GaAsのコレクタ層、52は厚さ
3000Åのｉ−Al0.16Ga0.84Asから成るコレクタ障壁、53
は厚さ500Å、Siのドープ量１×1018cm-3のn+−GaAsの
ベース層、54は共鳴トンネル障壁、55は厚さ2000Å、Si
のドープ量１×1018cm-3のn+−GaAsのエミッタ層、56は
AuGe/Auによるコレクタ電極、57はAuGe/Auによるベース
電極、58はWSi/InGaAsによるエミッタ電極である。共鳴
トンネル障壁54は、厚さ36.8Åのｉ−GaAsをエミッタ側
が厚さ50.9Åのｉ−Al0.53Ga0.47Asから成る障壁と、ベ
ース側厚さ31.1Åのｉ−GaAsをエミッタ側が厚さ50.9Å
のｉ−Al0.30Ga0.70Asから成る障壁とによって挟んだ構
造となされている。
ープ量１×1018cm-3のn+−GaAsのコレクタ層、52は厚さ
3000Åのｉ−Al0.16Ga0.84Asから成るコレクタ障壁、53
は厚さ500Å、Siのドープ量１×1018cm-3のn+−GaAsの
ベース層、54は共鳴トンネル障壁、55は厚さ2000Å、Si
のドープ量１×1018cm-3のn+−GaAsのエミッタ層、56は
AuGe/Auによるコレクタ電極、57はAuGe/Auによるベース
電極、58はWSi/InGaAsによるエミッタ電極である。共鳴
トンネル障壁54は、厚さ36.8Åのｉ−GaAsをエミッタ側
が厚さ50.9Åのｉ−Al0.53Ga0.47Asから成る障壁と、ベ
ース側厚さ31.1Åのｉ−GaAsをエミッタ側が厚さ50.9Å
のｉ−Al0.30Ga0.70Asから成る障壁とによって挟んだ構
造となされている。
第６図は第５図に示す素子の特性を概略的に示す図であ
り、第５図のRHETを液体窒素温度77Kで測定したエミッ
タ接地でのコレクタ電圧が3Vの時の、ベース・エミッタ
間電圧に対するコレクタ電流を示したものである。この
具体例では、先に第２図で述べたような負性微分特性、
および、その後のコレクタ電流の再増加が見られる。
り、第５図のRHETを液体窒素温度77Kで測定したエミッ
タ接地でのコレクタ電圧が3Vの時の、ベース・エミッタ
間電圧に対するコレクタ電流を示したものである。この
具体例では、先に第２図で述べたような負性微分特性、
および、その後のコレクタ電流の再増加が見られる。
第７図は第５図の素子を使用した本発明の半導体装置に
おける具体的動作を示す図である。
おける具体的動作を示す図である。
この第７図から明らかなように、第５図のRHET素子を使
用した本発明の半導体装置は、該RHET素子のコレクタ電
流が増加、減少および再増加する範囲で振れる入力信号
を供給することによって、その入力信号が３逓倍された
出力信号を得ることができる。ここで、得られた３逓倍
信号が入力信号の正弦曲線とは異なり、相当乱れている
のが、この出力信号波形の乱れは使用するRHET素子のベ
ース・エミッタ間電圧に対するコレクタ電流の特性およ
びベース・エミッタ間電圧を増加させた場合と減少させ
た場合とによるヒステリシス特性等のためである。しか
し、実際の使用において、整った信号を必要とする場合
には適切な波形整形器等を用いて出力信号の波形を整形
してやればよい。
用した本発明の半導体装置は、該RHET素子のコレクタ電
流が増加、減少および再増加する範囲で振れる入力信号
を供給することによって、その入力信号が３逓倍された
出力信号を得ることができる。ここで、得られた３逓倍
信号が入力信号の正弦曲線とは異なり、相当乱れている
のが、この出力信号波形の乱れは使用するRHET素子のベ
ース・エミッタ間電圧に対するコレクタ電流の特性およ
びベース・エミッタ間電圧を増加させた場合と減少させ
た場合とによるヒステリシス特性等のためである。しか
し、実際の使用において、整った信号を必要とする場合
には適切な波形整形器等を用いて出力信号の波形を整形
してやればよい。
以上の実施例において、半導体装置に使用するRTT素子
は、RHET素子に限定されるものではなく、例えば、RBT
素子等の共鳴トンネリング障壁を電子の注入源とし、ベ
ース・エミッタ間電圧に対するコレクタ電流が増加、減
少および再増加する特性を有する素子を使用することが
できるのはもちろんである。
は、RHET素子に限定されるものではなく、例えば、RBT
素子等の共鳴トンネリング障壁を電子の注入源とし、ベ
ース・エミッタ間電圧に対するコレクタ電流が増加、減
少および再増加する特性を有する素子を使用することが
できるのはもちろんである。
以上、詳述したように、本発明に係る半導体装置は、共
鳴トンネリングトランジスタのベース・エミッタ間に該
トランジスタのコレクタ電流が増加、減少および再増加
する範囲で振れる入力信号を供給することによって、RT
T素子と抵抗器の２つの素子で高速動作を行える３逓倍
回路を実現することができる。
鳴トンネリングトランジスタのベース・エミッタ間に該
トランジスタのコレクタ電流が増加、減少および再増加
する範囲で振れる入力信号を供給することによって、RT
T素子と抵抗器の２つの素子で高速動作を行える３逓倍
回路を実現することができる。
第１図は本発明に係る半導体装置の原理を示すブロック
回路図、 第２図は本発明の半導体装置に使用する共鳴トンネリン
グトランジスタの特性を示す図、 第３図は本発明の半導体装置の一実施例を示す回路図、 第４図は本発明の半導体装置の動作原理を示す図、 第５図は本発明の半導体装置に使用する具体的な素子の
一例を示す断面図、 第６図は第５図に示す素子の特性を概略的に示す図、 第７図は第５図の素子を使用した本発明の半導体装置に
おける具体的動作を示す図である。 （符号の説明） １…共鳴トンネリングトランジスタ、２…抵抗器、３…
入力信号、４…出力信号。
回路図、 第２図は本発明の半導体装置に使用する共鳴トンネリン
グトランジスタの特性を示す図、 第３図は本発明の半導体装置の一実施例を示す回路図、 第４図は本発明の半導体装置の動作原理を示す図、 第５図は本発明の半導体装置に使用する具体的な素子の
一例を示す断面図、 第６図は第５図に示す素子の特性を概略的に示す図、 第７図は第５図の素子を使用した本発明の半導体装置に
おける具体的動作を示す図である。 （符号の説明） １…共鳴トンネリングトランジスタ、２…抵抗器、３…
入力信号、４…出力信号。
Claims (1)
- 【請求項１】共鳴トンネリング障壁を電子の注入源と
し、ベース・エミッタ間電圧に対するコレクタ電流が増
加、減少および再増加する特性を有する共鳴トンネリン
グトランジスタ（１）と、抵抗器（２）とを具備する半
導体装置であって、 前記トランジスタ（１）のコレクタには前記抵抗器
（２）を介して電源電圧を印加し、且つ、該コレクタか
ら出力信号（４）を取り出し、 前記トランジスタ（１）のエミッタを接地し、そして、 前記トランジスタ（１）のベース・エミッタ間に該トラ
ンジスタ（１）のコレクタ電流が増加、減少および再増
加する範囲で振れる入力信号（３）を供給し、 前記出力信号（４）を前記入力信号（３）の３逓倍とす
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62050364A JPH07101817B2 (ja) | 1987-03-06 | 1987-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62050364A JPH07101817B2 (ja) | 1987-03-06 | 1987-03-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63217819A JPS63217819A (ja) | 1988-09-09 |
| JPH07101817B2 true JPH07101817B2 (ja) | 1995-11-01 |
Family
ID=12856837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62050364A Expired - Fee Related JPH07101817B2 (ja) | 1987-03-06 | 1987-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101817B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50129163A (ja) * | 1974-03-30 | 1975-10-13 | ||
| JPS60219766A (ja) * | 1984-04-17 | 1985-11-02 | Fujitsu Ltd | 半導体装置 |
-
1987
- 1987-03-06 JP JP62050364A patent/JPH07101817B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63217819A (ja) | 1988-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4868418A (en) | Comparator circuit using resonant-tunneling transistor | |
| KR930002817B1 (ko) | 공진 터넬링 구조를 포함하는 디바이스 | |
| GB1448914A (en) | Power supplies | |
| US2864062A (en) | Negative resistance using transistors | |
| US6239638B1 (en) | SR flip flop | |
| JPH07101817B2 (ja) | 半導体装置 | |
| JPS61121358A (ja) | 高速半導体装置 | |
| JP2914978B2 (ja) | 半導体回路 | |
| JP3338355B2 (ja) | 半導体回路 | |
| GB814185A (en) | Transistor circuits | |
| JPS6047469A (ja) | 半導体装置 | |
| JP3288612B2 (ja) | 半導体回路 | |
| JP2630438B2 (ja) | 量子効果半導体装置 | |
| GB703685A (en) | Electric circuits utilizing semiconductor amplifiers | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| GRUNG | Investigation of the lock-layer transistor structure[Ph. D. Thesis] | |
| JPS5827697B2 (ja) | トランジスタカイロ | |
| WO1996007197A3 (en) | A variable capacitance semiconductor diode | |
| JPS5896766A (ja) | 半導体装置 | |
| SU581563A1 (ru) | Генератор синусоидальных колебаний | |
| JP2598653B2 (ja) | 周波数−電圧変換回路 | |
| JPS6449260A (en) | Negative-resistance semiconductor device | |
| JPH04233276A (ja) | 化合物半導体装置 | |
| JPS6179266A (ja) | 半導体装置 | |
| JPH0560270B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |