JPH07104715A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 液晶表示パネルの高コントラスト、高速応答
を実現するとともに、不要輻射の少ない画像表示装置を
実現する。 【構成】 液晶表示装置４０は、液晶表示パネル１１、
表示用信号電極駆動回路１２、走査電極駆動回路１３、
ＬＣ電圧発生回路１４、同期処理回路１５、アナログ映
像信号をグレイコード形式に従ってディジタルデータに
変換するグレイコードＡ／Ｄ変換器４１、ＲＡＭ１７
（ＲＡＭ１）、ＲＡＭ１８（ＲＡＭ２）、マルチプレク
サ１９、グレイコードからバイナリコードに変換するル
ックアップテーブル及び階調信号の変換を行なうために
前回のフレームと今回のフレームの値をテーブル化した
ルックアップテーブル（ＬＵＴ）を格納するコード／デ
ータ変換用ＲＯＭ４２、フリップフロップ（ＦＦ）２１
及びコントローラ４３を備え、グレイコードＡ／Ｄ変換
器４１とコード／データ変換用ＲＯＭ４２の間のデータ
をグレイコードで転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型の液晶表
示パネルを用いて階調表示を行なう画像表示装置に関
し、詳細には、液晶表示パネルの階調変化の応答速度を
不要輻射を抑えつつ向上し得る画像表示装置に関する。

【０００２】

【従来の技術】液晶テレビ画面の表示では、高解像度、
高階調性、高速応答、高コントラストなどの高性能で高
品質の表示機能が要求される。表示方式としてはＴＮ
（Twisted Nematic）形、ＳＴＮ（Supertwisted Nemati
c）形などが用いられ、駆動方式にはＴＦＴ（Thin Film
Transistor）を用いたアクティブマトリクス駆動と単
純マトリクス駆動が採用されている。画像表示装置には
上記単純マトリクス方式とＴＦＴ方式があり、画質も応
答速度もＴＦＴの方が優れているといわれている。すな
わち、単純マトリクスは、 i)累積応答性の影響で応答時間が遅い、 ii)高デューティのためマージンが小さくなりコントラ
ストが低い、という欠点がある。

【０００３】特に、液晶の応答性は遅く、ＳＴＮを採用
するとコントラストは向上するものの更に応答性が悪く
なる。

【０００４】また、このような従来の画像表示装置にあ
っては、制御ビット数により画質が決定されるため、高
画質の表示を得ようとすれば回路規模や配線数が増大し
てしまうという問題点があった。例えば、パルス幅変調
（ＰＷＭ：pulse width modulation）により液晶に階調
表示させる液晶駆動回路においてビット数を減らすこと
ができれば配線数や回路規模を削減することができ、装
置コスト低減が可能となるが、ビット数を落とさずに画
質を向上させるのは困難であった。

【０００５】さらに、液晶表示パネルは一般に累積応答
効果によって作動するため、応答速度が遅いという性質
がある。

【０００６】そのため、画像データを記憶するメモリを
設けて、新旧のフレーム間のデータを比較して、そのデ
ータに対応した表示データをＲＯＭを用いたデータ変換
回路によって作り、液晶表示パネルを適当にオーバード
ライブさせるスピードアップ回路を用いた画像表示装置
が提案されている。

【０００７】図８は、上記スピードアップ回路を用いた
従来の高画質画像表示装置の構成図である。

【０００８】図８において、画像表示装置１０は、液晶
表示パネル１１、表示用信号電極駆動回路１２、走査電
極駆動回路１３、ＬＣ電圧発生回路１４、同期処理回路
１５、バイナリコードＡ／Ｄ変換器１６、ＲＡＭ１７
（ＲＡＭ１）、ＲＡＭ１８（ＲＡＭ２）、マルチプレク
サ１９、データ変換用ＲＯＭ２０、フリップフロップ
（ＦＦ）２１及びコントローラ２２から構成されてい
る。

【０００９】液晶表示パネル１１は、複数のコモン電極
と複数のセグメント電極とが液晶層を挟んで対向配置さ
れ、マトリクス状に配列されており、そのセグメント電
極を駆動する表示用信号電極駆動回路１２とコモン電極
を駆動する走査電極駆動回路１３とを備えている。

【００１０】同期処理回路１５は、１フィールド毎に映
像信号の極性を反転して駆動するために複合ビデオ信号
から奇数フィールドと偶数フィールドを判別し、フィー
ルド判別信号を出力する回路である。

【００１１】バイナリコードＡ／Ｄ変換器１６は、アナ
ログ映像信号をバイナリコード形式に従って２ｂｉｔに
ディジタル化された画像データに変換する。

【００１２】ＲＡＭ１７（ＲＡＭ１）及びＲＡＭ１８
（ＲＡＭ２）は、Ａ／Ｄ変換器１６で所定のビット、こ
こでは２ｂｉｔにディジタル化された画像データを一時
的に記憶するフレームメモリである。

【００１３】ここで、画像表示装置では１画面全部を走
査する期間を１フレームといい、映像信号の１フィール
ドで１画面を表示するからそのサイクル（フレーム周波
数）は１／６０Ｓである。上記画像表示装置は、液晶表
示パネル１１を１／６０Ｓの間に２回走査することによ
って１画面を２回表示し、１２０Ｈｚとしている。これ
を実現するために、この例では２つのフレームメモリ
（ＲＡＭ１７，ＲＡＭ１８）を設け、一旦メモリに入れ
たデータを所定のタイミングで２回読出すようにしてフ
レーム周波数を上げるようにしている。

【００１４】アナログマルチプレクサ１９は、ＲＡＭ１
７（ＲＡＭ１）に記憶された画像データ又はＲＡＭ１８
（ＲＡＭ２）に記憶された画像データを、コントローラ
２２制御信号を基にそのままスルーで通す若しくは切り
換えて出力する切換え回路である。

【００１５】データ変換用ＲＯＭ２０は、階調信号の変
換を行なうために前回のフレームと今回のフレームの値
をテーブル化したＲＯＭテーブルを格納する。

【００１６】すなわち、データ変換用ＲＯＭ２０に前回
のフレームと今回のフレームの値をテーブル化したＲＯ
Ｍテーブルを設け、このＲＯＭテーブルを参照して階調
信号の変換を行ないスピードアップを図るようにする。
例えば、前回フレームが「０」、今回フレームが「０」
のときはテーブルデータ「０」、前回フレームが
「２」、今回フレームが「１０」のときはテーブルデー
タ「１５」とする。このように、映像信号の表示データ
（階調信号）をそのまま液晶表示パネル１１の表示用信
号電極駆動回路１２に与えるのではなくＲＯＭテーブル
を用いて変形して与えるようにするものである。これに
より応答速度を上げることができる。

【００１７】フリップフロップ（ＦＦ）２１は、ＲＯＭ
テーブルからルックアップされることによってデータ変
換された表示データを、コントローラ２２からの制御信
号を基に所定のタイミングで表示用信号電極駆動回路１
２に出力する。

【００１８】コントローラ２２は、同期処理回路１５か
ら入力されたフィールド判別信号等を基に各部に制御信
号を出力して各部及び装置全体を制御する。

【００１９】図９は上記バイナリコードＡ／Ｄ変換器１
６を２ｂｉｔのフラッシュ型（並型）Ａ／Ｄ変換器で構
成した場合の回路構成である。

【００２０】図９において、バイナリコードＡ／Ｄ変換
器１６は、高電位リファレンス電圧Ｈと低電位リファレ
ンス電圧Ｌの間に直列接続され、各ノードに所定の基準
電圧を現す基準抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、アナロ
グ入力信号と基準抵抗Ｒ１〜Ｒ４からの基準電圧とを比
較するコンパレータ３１〜３３と、コンパレータ３２の
反転出力＊Ｘ２（ここで、＊Ｘは、Ｘの反転出力を示
し、図中では上バーで表わされている、以下同様。）と
コンパレータ３３の出力Ｘ１とのＮＡＮＤ論理をとるＮ
ＡＮＤゲート３５と、コンパレータ３１の反転出力＊Ｘ
３とＮＡＮＤゲート３５出力のＮＡＮＤ論理をとるＮＡ
ＮＤゲート３６と、コンパレータ３２の出力Ｘ２をクロ
ックＣＫに応じてラッチしてバイナリコードｂ１として
出力するラッチ回路３７と、ＮＡＮＤゲート３６出力を
クロックＣＫに応じてラッチしてバイナリコードｂ０と
して出力するラッチ回路３８から構成されている。入力
信号は各コンパレータ３１〜３３にパラレルに入力さ
れ、各コンパレータ３１〜３３では入力信号と各コンパ
レータ３１〜３３における基準電圧レベルとが比較され
る。

【００２１】この回路におけるバイナリコードｂ１，ｂ
０は式（１）で示され、変換されるデータの様子は図１
０で示される。

【００２２】 ｂ１：＝Ｘ２ ｂ０：＝Ｘ３＋＊Ｘ２×１ …（１） このように、図８に示す画像表示装置１０では、コント
ラストを向上させる目的でフレーム周波数を上げること
が可能であり２つのフレームメモリ（ＲＡＭ１７，ＲＡ
Ｍ１８）よりデータをｍ倍の速度で読み出し、フレーム
周波数をｍ倍に上げることも行なうことができる。

【００２３】

【発明が解決しようとする課題】しかし、このような従
来のスピードアップ回路を用いた画像表示装置では、シ
ステムを組んだときにデータバスが基板上に何本も走
り、基板上に配線されるデータバスはパネルの高精細化
に伴い周波数が高くなる傾向があり、そこから電磁波が
放射されることによりＥＭＩ（electromagnetic interf
erence：電波雑音干渉）対策が困難になってきていると
いう問題点があった。

【００２４】そこで本発明は、液晶表示パネルの高コン
トラスト、高速応答を実現するとともに、不要輻射の少
ない画像表示装置を提供することを目的とする。

【００２５】

【課題を解決するための手段】請求項１記載の発明は、
上記目的達成のため、映像信号をディジタル信号に変換
するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段によりディ
ジタル信号に変換された表示データに基づいて表示を行
なう表示手段とを備えた画像表示装置であって、前記Ａ
／Ｄ変換手段と前記表示手段の間のデータをグレイコー
ドで転送するように構成する。

【００２６】請求項２記載の発明は、映像信号をディジ
タル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換
手段によりディジタル信号に変換された表示データをフ
レーム単位で記憶するメモリと、前記メモリから遅れて
読み出される前回フレームの表示データと今回フレーム
の表示データに応じた表示データを出力するテーブル
と、前記テーブルから読み出した表示データに基づいて
表示を行なう表示手段とを備えた画像表示装置であっ
て、前記Ａ／Ｄ変換手段と前記テーブルの間のデータを
グレイコードで転送するように構成する。

【００２７】請求項３記載の発明は、映像信号をディジ
タル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換
手段によりディジタル信号に変換された前回フレームの
表示データを記憶する第１のメモリと、今回フレームの
表示データを記憶する第２のメモリと、前記第１のメモ
リから読み出した前回フレームの表示データと前記第２
のメモリから読み出した今回フレームの表示データを入
力し、該入力データに応じた表示データを出力するテー
ブルと、前記テーブルから読み出した表示データに基づ
いて表示を行なう表示手段とを備えた画像表示装置であ
って、前記Ａ／Ｄ変換手段と前記テーブルの間のデータ
をグレイコードで転送するように構成する。

【００２８】前記Ａ／Ｄ変換手段は、例えば請求項４に
記載されているように、アナログ映像信号をグレイコー
ド形式に従ってディジタル表示データに変換するグレイ
コードＡ／Ｄ変換器であってもよい。

【００２９】前記テーブルは、例えば請求項５に記載さ
れているように、グレイコードからバイナリコードに変
換するルックアップテーブルにより構成されていてもよ
い。

【００３０】前記テーブルは、例えば請求項６に記載さ
れているように、前回フレームと今回フレームに応じて
読出されたとき入力信号に対し応答速度が速くなるよう
な値の階調データにより構成されていてもよい。

【００３１】前記テーブルは、例えば請求項７に記載さ
れているように、グレイコードからバイナリコードに変
換するルックアップテーブルであって、該ルックアップ
テーブルが前回フレームと今回フレームの値に応じた階
調データを出力するようにしたてもよい。

【００３２】

【作用】請求項１の発明では、グレイコードＡ／Ｄ変換
手段によって、アナログ映像信号がグレイコード形式に
従ってディジタル画像データに変換され、Ａ／Ｄ変換手
段と表示手段の間のデータがグレイコードで転送され、
グレイコードにより転送された表示データに基づいて表
示が行われる。

【００３３】したがって、データバスがグレイコード形
式とされ、グレイコードを使用しているので連続する遷
移では常に１ｂｉｔしか変化しないため周波数成分が低
減することとなって、不要輻射の少ない画像表示装置が
実現できる。

【００３４】請求項２、３、４、５、６、７及び８の発
明では、グレイコードに変換された表示データがフレー
ム単位でメモリに記憶され、メモリから読み出された前
回フレームの表示データと今回フレームの表示データに
応じてテーブルからバイナリコードの表示データが読み
出され、テーブルから読み出した表示データに基づいて
表示が行なわれる。

【００３５】したがって、Ａ／Ｄ変換手段とテーブルの
間がグレイコードで転送されることとなって、液晶表示
パネルの高コントラスト、高速応答を実現するととも
に、不要輻射の少ない画像表示装置が実現できる。

【００３６】

【実施例】以下、図１〜図７を参照して実施例を説明す
る。

【００３７】図１〜図７は画像表示装置の一実施例を示
す図であり、スピードアップ回路を用いた高画質液晶表
示装置に適用した例である。本実施例の説明にあたり、
前記図８〜図１０に示す従来例と同一構成部分には同一
符号を付して重複部分の説明を省略する。

【００３８】図１は、スピードアップ回路を用いた高画
質液晶表示装置の構成図である。

【００３９】図１において、液晶表示装置４０は、液晶
表示パネル１１、表示用信号電極駆動回路１２、走査電
極駆動回路１３、ＬＣ電圧発生回路１４、同期処理回路
１５、グレイコード（Gray code）Ａ／Ｄ変換器４１、
ＲＡＭ１７（ＲＡＭ１）、ＲＡＭ１８（ＲＡＭ２）、マ
ルチプレクサ１９、コード／データ変換用ＲＯＭ４２、
フリップフロップ（ＦＦ）２１及びコントローラ４３か
ら構成されている。

【００４０】液晶表示パネル１１は、複数のコモン電極
と複数のセグメント電極とが液晶層を挟んで対向配置さ
れ、マトリクス状に配列されており、そのセグメント電
極を駆動する表示用信号電極駆動回路１２とコモン電極
を駆動する走査電極駆動回路１３とを備えている。

【００４１】同期処理回路１５は、１フィールド毎に映
像信号の極性を反転して駆動するために複合ビデオ信号
から奇数フィールドと偶数フィールドを判別し、フィー
ルド判別信号を出力する回路である。

【００４２】グレイコードＡ／Ｄ変換器４１は、アナロ
グ映像信号をグレイコード形式に従って２ｂｉｔにディ
ジタル化された画像データに変換する。

【００４３】グレイコード（Gray code）は、数を表現
するための２進記法の１つであって、連続する２つの数
の数表示が１つの数字位置でだけ異なるものである。例
えば、１０進の０から１５の数を、２進のバイナリコー
ド及びグレイコードで表示すれば図５に示すようにな
る。すなわち、グレイコードでは、００００，０００
１，００１１，００１０，０１１０，０１１１，０１０
１，０１００，１１００，１１０１，１１１１，１１１
０，１０１０，１０１１，１００１，１０００で１０進
の０から１５の数を表示する。グレイコードを使用すれ
ば１を加算または減算すると、そのうち１ビットが変化
するのみである。したがって、バイナリコードの場合、
例えば７←→８の遷移で４ｂｉｔ同時に変化するが、グ
レイコードの場合には連続する遷移では常に１ｂｉｔし
か変化しない。

【００４４】ＲＡＭ１７（ＲＡＭ１）及びＲＡＭ１８
（ＲＡＭ２）は、グレイコードＡ／Ｄ変換器４１で所定
のビット、本実施例では４ｂｉｔのグレイコードでディ
ジタル化された画像データを一時的に記憶するフレーム
メモリである。本実施例では、２つのフレームメモリ
（ＲＡＭ１７，ＲＡＭ１８）を設け、一旦メモリに入れ
たデータを所定のタイミングで２回読出すようにしてフ
レーム周波数を上げるようにしている。

【００４５】アナログマルチプレクサ１９は、ＲＡＭ１
７（ＲＡＭ１）に記憶された画像データ又はＲＡＭ１８
（ＲＡＭ２）に記憶された画像データを、コントローラ
２２制御信号を基にそのままスルーで通す若しくは切り
換えて出力する切換え回路である。

【００４６】コード／データ変換用ＲＯＭ４２は、グレ
イコードからバイナリコードに変換するルックアップテ
ーブル及び階調信号の変換を行なうために前回のフレー
ムと今回のフレームの値をテーブル化したルックアップ
テーブル（ＬＵＴ）を格納する。

【００４７】すなわち、図４に示すようにコード／デー
タ変換用ＲＯＭ４２は、前回のフレームと今回のフレー
ムの値をテーブル化したスピードアップ用のルックアッ
プテーブル（ＬＵＴ）を備え、このルックアップテーブ
ル（ＬＵＴ）を参照して階調信号の変換を行ないスピー
ドアップを図るようにするスピードアップ用のデータ変
換機能に、グレイコードからバイナリーコードへ変換す
る機能も兼ね備えている点が従来のものと異なる。

【００４８】フリップフロップ（ＦＦ）２１は、コード
／データ変換用ＲＯＭ４２のルックアップテーブル（Ｌ
ＵＴ）からテーブルルックアップによりコード／データ
変換された表示データを、コントローラ４３からの制御
信号を基に所定のタイミングで表示用信号電極駆動回路
１２に出力する。

【００４９】コントローラ４３は、同期処理回路１５か
ら入力されたフィールド判別信号等を基に各部に制御信
号を出力して各部及び装置全体を制御する。

【００５０】このように、本実施例の画像表示装置４０
は、Ａ／Ｄ変換器としてバイナリー形式ではなくグレイ
コード形式のグレイコードＡ／Ｄ変換器４１を用い、デ
ータ変換回路であるコード／データ変換用ＲＯＭ４２の
アドレス入力までのデータバスをグレイコード形式とし
た点が図８の従来例とハード面で異なる。

【００５１】そして、データ変換回路としてのコード／
データ変換用ＲＯＭ４２の中のスピードアップ用のルッ
クアップテーブル（ＬＵＴ）は、グレイコードからバイ
ナリーコードへ変換する機能も兼ね備えている点がソフ
ト面で異なる。

【００５２】図２は上記グレイコードＡ／Ｄ変換器４１
を２ｂｉｔのフラッシュ型Ａ／Ｄ変換器で構成した場合
の回路構成であり、前記図９に対応している。

【００５３】図２において、グレイコードＡ／Ｄ変換器
４１は、高電位リファレンス電圧Ｈと低電位リファレン
ス電圧Ｌの間に直列接続され、各ノードに所定の基準電
圧を現す基準抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、アナログ
入力信号と基準抵抗Ｒ１〜Ｒ４からの基準電圧とを比較
するコンパレータ３１〜３３と、コンパレータ３１の反
転出力＊Ｘ３とコンパレータ３３の出力Ｘ１とのＡＮＤ
論理をとるＡＮＤゲート５０と、コンパレータ３２の出
力Ｘ２をクロックＣＫに応じてラッチしてグレイコード
ｇ１として出力するラッチ回路３７と、ＡＮＤゲート５
０出力をクロックＣＫに応じてラッチしてグレイコード
ｇ０として出力するラッチ回路３８から構成されてい
る。入力信号は各コンパレータ３１〜３３にパラレルに
入力され、各コンパレータ３１〜３３では入力信号と各
コンパレータ３１〜３３における基準電圧レベルとが比
較される。

【００５４】この回路におけるグレイコードｇ１，ｇ０
は式（２）で示され、変換されるデータの様子は図３で
示される。

【００５５】ｇ１：＝Ｘ２ ｇ０：＝＊Ｘ３×１ …（２） このように、図１に示す画像表示装置４０では、コント
ラストを向上させる目的でフレーム周波数を上げること
が可能であり２つのフレームメモリ（ＲＡＭ１７，ＲＡ
Ｍ１８）よりデータをｍ倍の速度で読み出し、フレーム
周波数をｍ倍に上げることも行なうことができる。

【００５６】次に、本実施例の動作を説明する。

【００５７】図１に示すように複合ビデオ信号は同期処
理回路１４に入力され、同期処理回路１５は、複合ビデ
オ信号から奇数フィールドと偶数フィールドを判別し、
コントローラ４３にフィールド判別信号を出力する。

【００５８】グレイコードＡ／Ｄ変換器４１では、同期
処理回路１４を通して入力されたアナログ映像信号をグ
レイコード形式に従って２ｂｉｔにディジタル化された
画像データに変換しＲＡＭ１７（ＲＡＭ１）及びＲＡＭ
１８（ＲＡＭ２）に出力する。グレイコードＡ／Ｄ変換
器４１で４ｂｉｔのグレイコードでディジタル化された
画像データはＲＡＭ１７（ＲＡＭ１）及びＲＡＭ１８
（ＲＡＭ２）に一時的に記憶され、フレームメモリ（Ｒ
ＡＭ１７，ＲＡＭ１８）に記憶されたデータはコントロ
ーラ４３からの制御信号に従って所定のタイミングで２
回読み出され、コントローラ２２制御信号を受けたアナ
ログマルチプレクサ１９によって切換え出力されてコー
ド／データ変換用ＲＯＭ４２のアドレス入力となる。こ
れによりフレーム周波数を上げるようにしている。

【００５９】この場合、グレイコードＡ／Ｄ変換器４１
からコード／データ変換用ＲＯＭ４２のアドレス入力ま
でのデータバスはグレイコード形式でデータ転送される
ことになる。

【００６０】グレイコード形式でアドレス入力されたコ
ードによってコード／データ変換用ＲＯＭ４２の中のス
ピードアップ用のルックアップテーブル（ＬＵＴ）か
ら、前回のフレームと今回のフレームの値に基づくテー
ブルルックアップが行われ、グレイコードからバイナリ
ーコードへ変換されるとともに階調信号の変換が行なわ
れる。

【００６１】コード／データ変換用ＲＯＭ４２のルック
アップテーブル（ＬＵＴ）によりテーブルルックアップ
されたコード／データ変換された表示データは、フリッ
プフロップ（ＦＦ）２１でラッチされ、所定のタイミン
グで表示用信号電極駆動回路１２に出力される。

【００６２】本実施例では、上記グレイコードＡ／Ｄ変
換器４１によって、アナログ映像信号をグレイコード形
式に従ってディジタル画像データに変換し、コード／デ
ータ変換用ＲＯＭ４２のアドレス入力までのデータバス
をグレイコード形式としている。グレイコードを使用し
ているので連続する遷移では常に１ｂｉｔしか変化しな
い。例えば、図２に示す２bitのグレイコードＡ／Ｄ変
換器４１及びバイナリコードＡ／Ｄ変換器１６の変換さ
れるデータの様子を模式的に各々図３及び図１０に示す
ように、図３に示すｇ０，ｇ１に含まれる最高周波数成
分は図１０に示すｂ０，ｂ１の場合に比べて半分の値に
なる。上記図２及び図９は２bitの場合の例であるが、
もっと多いビット数のときはさらなる周波数成分低減が
実現する。図６は３ｂｉｔのバイナリコードとグレイコ
ードのデータ例、図７は４ｂｉｔのバイナリコードとグ
レイコードのエンコード例である。この図から明らかな
ようにグレイコードを用いると連続する遷移では常に１
ｂｉｔしか変化しないので周波数成分低減する。

【００６３】このように、本実施例の画像表示装置４０
では、前記図８に示す従来の画像表示装置１０のデータ
バス(ア)〜(キ)のうち、バイナリコードＡ／Ｄ変換器１６
からデータ変換用ＲＯＭ２０に至るデータバス(ア)〜(オ)
が、図１に示すように画像表示装置４０のデータバス
(ア)〜(オ)のようにグレイコードのバスとなり、グレイコ
ードにすることによる周波数成分低減効果によって基板
上のデータバスからの不要輻射が大幅に減少する。

【００６４】また、信号電極駆動回路１２を構成するセ
グメントドライバは通常バイナリコードを受け付けるの
で、グレイコードのＡ／Ｄ変換器（グレイコードＡ／Ｄ
変換器４１）を用いた場合、セグメントドライバに至る
までの何れかでグレイコードからバイナリーコードへの
変換回路を設ける必要があるが、本実施例の高画質画像
表示装置４０では図４に示すようにスピードアップ用の
ＲＯＭ（コード／データ変換用ＲＯＭ４２）がこれを兼
用しているので、コード変換とデータ変換を同時にＲＯ
Ｍ上のルックアップテーブル（ＬＵＴ）の内容を変更す
るだけでよくコード変換回路を新たに設ける必要がな
い。

【００６５】以上説明したように、本実施例の液晶表示
装置４０は、液晶表示パネル１１、表示用信号電極駆動
回路１２、走査電極駆動回路１３、ＬＣ電圧発生回路１
４、同期処理回路１５、アナログ映像信号をグレイコー
ド形式に従ってディジタルデータに変換するグレイコー
ドＡ／Ｄ変換器４１、ＲＡＭ１７（ＲＡＭ１）、ＲＡＭ
１８（ＲＡＭ２）、マルチプレクサ１９、グレイコード
からバイナリコードに変換するルックアップテーブル及
び階調信号の変換を行なうために前回のフレームと今回
のフレームの値をテーブル化したルックアップテーブル
（ＬＵＴ）を格納するコード／データ変換用ＲＯＭ４
２、フリップフロップ（ＦＦ）２１及びコントローラ４
３を備え、グレイコードＡ／Ｄ変換器４１とコード／デ
ータ変換用ＲＯＭ４２の間のデータをグレイコードで転
送するようにしているので、液晶表示パネルの高コント
ラスト、高速応答が実現でき、不要輻射の少ない画像表
示装置が実現できる。

【００６６】すなわち、画像データをＡ／Ｄ変換する際
にグレイコードを用い、ＲＯＭを用いたデータ変換回路
でスピードアップデータを作り出す際にグレイコードか
らバイナリーコードへのコード変換も同時に行なってし
まい、バイナリーコードを受けつける信号電極駆動回路
１２へはスピードアップデータをバイナリーコードで出
力するようにしているので、高コントラスト、高速応答
の高画質パネル表示回路において、Ａ／Ｄ変換器４１と
スピードアップ用のＲＯＭ４２間のデータをグレイコー
ドで転送させることにより、基板上の不要輻射が減り、
ＥＭＩ対策が容易になるという利点がある。

【００６７】また、ポケットＴＶ等ではコスト・回路規
模の観点からコントローラ内にフラッシュ型Ａ／Ｄコン
バータを内蔵させる構成にすることが多いが、フラッシ
ュ型Ａ／Ｄコンバータの場合、あるコンパレータ以上の
出力はすべて０、それ以下のコンパレータの出力は１と
なるような特徴を持っているので、それらの出力をエン
コードする際にはバイナリーコードよりグレイコードの
方が効率がよく、ゲート数が少なくなり、回路規模、ス
ピードの点でも有利である。

【００６８】なお、本実施例では、画像表示装置として
スピードアップ回路を用いた液晶表示装置を用いている
が、これに限らず、例えば転送データにグレイコードを
もちいるものであればどのような装置に適用してもよい
ことは勿論である。

【００６９】また、本実施例では、Ａ／Ｄ変換器に、フ
ラッシュ型を用いているが、これに限らないことは言う
までもない。

【００７０】さらに、液晶表示装置を構成する回路やマ
トリクス、ゲート数、その種類などは前述した実施例に
限られないことは言うまでもない。

【００７１】

【発明の効果】請求項１の発明によれば、Ａ／Ｄ変換手
段と表示手段の間のデータをグレイコードで転送するよ
うにしているので、周波数成分が低減することにより、
不要輻射の少ない画像表示装置が実現できる。

【００７２】請求項２、３、４、５、６、７及び８の発
明によれば、Ａ／Ｄ変換手段とテーブルの間のデータを
グレイコードで転送するようにしているので、Ａ／Ｄ変
換手段とテーブルの間がグレイコードで転送されること
となって、液晶表示パネルの高コントラスト、高速応答
を実現するとともに、不要輻射の少ない画像表示装置が
実現できる。

【図面の簡単な説明】

【図１】本発明に係る画像表示装置の一実施例の構成図
である。

【図２】同実施例の画像表示装置のグレイコードＡ／Ｄ
変換器の回路図である。

【図３】同実施例の画像表示装置のグレイコードＡ／Ｄ
変換器の変換されるデータのタイミングチャートであ
る。

【図４】同実施例の画像表示装置の変換用ＲＯＭの構成
を説明するための図である。

【図５】同実施例の画像表示装置の１０進の０から１５
の数を、２進のバイナリコード及びグレイコードで表わ
した図である。

【図６】同実施例の画像表示装置の３ｂｉｔのバイナリ
コードとグレイコードのデータ例を示す図である。

【図７】同実施例の画像表示装置の４ｂｉｔのバイナリ
コードとグレイコードのデータ例を示す図である。

【図８】従来の画像表示装置の構成図である。

【図９】従来の画像表示装置のバイナリコードＡ／Ｄ変
換器の回路図である。

【図１０】従来の画像表示装置のバイナリコードＡ／Ｄ
変換器の変換されるデータのタイミングチャートであ
る。

【符号の説明】

１１ 液晶表示パネル １２ 表示用信号電極駆動回路 １３ 走査電極駆動回路 １４ ＬＣＤドライバ回路 １５ 同期処理回路 １７ ＲＡＭ（ＲＡＭ１） １８ ＲＡＭ（ＲＡＭ２） １９ マルチプレクサ ２１ フリップフロップ（ＦＦ） ２２ ソースドライバ ２３ ゲートドライバ ４０ 液晶表示装置 ４１ グレイコードＡ／Ｄ変換器 ４２ コード／データ変換用ＲＯＭ ４３ コントローラ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 映像信号をディジタル信号に変換するＡ
   ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段によりディジタル信号に変換された
   表示データに基づいて表示を行なう表示手段とを備えた
   画像表示装置であって、 前記Ａ／Ｄ変換手段と前記表示手段の間のデータをグレ
   イコードで転送することを特徴とする画像表示装置。
2. 【請求項２】 映像信号をディジタル信号に変換するＡ
   ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段によりディジタル信号に変換された
   表示データをフレーム単位で記憶するメモリと、 前記メモリから遅れて読み出される前回フレームの表示
   データと今回フレームの表示データに応じた表示データ
   を出力するテーブルと、 前記テーブルから読み出した表示データに基づいて表示
   を行なう表示手段とを備えた画像表示装置であって、 前記Ａ／Ｄ変換手段と前記テーブルの間のデータをグレ
   イコードで転送することを特徴とする画像表示装置。
3. 【請求項３】 映像信号をディジタル信号に変換するＡ
   ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段によりディジタル信号に変換された
   前回フレームの表示データを記憶する第１のメモリと、
   今回フレームの表示データを記憶する第２のメモリと、 前記第１のメモリから読み出した前回フレームの表示デ
   ータと前記第２のメモリから読み出した今回フレームの
   表示データを入力し、該入力データに応じた表示データ
   を出力するテーブルと、 前記テーブルから読み出した表示データに基づいて表示
   を行なう表示手段とを備えた画像表示装置であって、 前記Ａ／Ｄ変換手段と前記テーブルの間のデータをグレ
   イコードで転送することを特徴とする画像表示装置。
4. 【請求項４】 前記Ａ／Ｄ変換手段は、アナログ映像信
   号をグレイコード形式に従ってディジタル表示データに
   変換するグレイコードＡ／Ｄ変換器であることを特徴と
   する請求項１、請求項２又は請求項３の何れかに記載の
   画像表示装置。
5. 【請求項５】 前記テーブルは、グレイコードからバイ
   ナリコードに変換するルックアップテーブルにより構成
   されていることを特徴とする請求項２又は請求項３の何
   れかに記載の画像表示装置。
6. 【請求項６】 前記テーブルは、前回フレームと今回フ
   レームに応じて読出されたとき入力信号に対し応答速度
   が速くなるような値の階調データにより構成されている
   ことを特徴とする請求項２又は請求項３の何れかに記載
   の画像表示装置。
7. 【請求項７】 前記テーブルは、グレイコードからバイ
   ナリコードに変換するルックアップテーブルであって、
   該ルックアップテーブルが前回フレームと今回フレーム
   の値に応じた階調データを出力するようにしたことを特
   徴とする請求項２又は請求項３の何れかに記載の画像表
   示装置。