JPH07105118B2 - スレッショルドトラッキング方式 - Google Patents
スレッショルドトラッキング方式Info
- Publication number
- JPH07105118B2 JPH07105118B2 JP64001131A JP113189A JPH07105118B2 JP H07105118 B2 JPH07105118 B2 JP H07105118B2 JP 64001131 A JP64001131 A JP 64001131A JP 113189 A JP113189 A JP 113189A JP H07105118 B2 JPH07105118 B2 JP H07105118B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- partial response
- amplitude
- response signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000004044 response Effects 0.000 claims description 62
- 230000004913 activation Effects 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/065—Binary decisions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/063—Setting decision thresholds using feedback techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般的に、クラスIV部分応答信号のような信
号をデコードするための方式に関し、より詳細には、部
分応答信号をデコードする時に２進１及び０間を区別す
るために使用されるスレツシヨルドレベルが信号ドロツ
プアウトのような影響を補償するように自動的に調節さ
れるようになつた方式に関する。
号をデコードするための方式に関し、より詳細には、部
分応答信号をデコードする時に２進１及び０間を区別す
るために使用されるスレツシヨルドレベルが信号ドロツ
プアウトのような影響を補償するように自動的に調節さ
れるようになつた方式に関する。
（従来技術の説明） 磁気媒体上に情報を記録する技術分野において、データ
パツク密度を最大にしかつノイズの存在下で再生信号応
答を改善する種々の技術が開発されている。特に、「ク
ラスIV部分応答コーデイング」と呼ばれる技術は磁気テ
ープの記録からデジタル情報を抽出する能力を向上する
上で有用である。部分応答信号フオーマツトで情報をエ
ンコードする方法はIEEE予稿集（通信）、COM-23巻第９
合、1975年９月、Kabal等著「部分応答信号化」に開示
されている。
パツク密度を最大にしかつノイズの存在下で再生信号応
答を改善する種々の技術が開発されている。特に、「ク
ラスIV部分応答コーデイング」と呼ばれる技術は磁気テ
ープの記録からデジタル情報を抽出する能力を向上する
上で有用である。部分応答信号フオーマツトで情報をエ
ンコードする方法はIEEE予稿集（通信）、COM-23巻第９
合、1975年９月、Kabal等著「部分応答信号化」に開示
されている。
磁気テープに記録されているデジタルデータを再生する
上で、クラスIV部分応答コーデイングの１つの長所は、
オフテープ信号（テープからの再生信号）のSN比が大き
く改善されることである。更に、クラスIV部分応答コー
デイングによつてエンコードされた信号にはテープ再生
時にDC成分が生じない。即ち、エンコードされたオフテ
ープ信号はゼロボルトに自動的に中心決めされる。磁気
記録系に部分応答コーデイングを使用することは、IBM
研究開発誌、1970年７月号、小林等著「磁気記録系への
部分応答チヤンネルコーデイングの適用」に記載されて
いる。
上で、クラスIV部分応答コーデイングの１つの長所は、
オフテープ信号（テープからの再生信号）のSN比が大き
く改善されることである。更に、クラスIV部分応答コー
デイングによつてエンコードされた信号にはテープ再生
時にDC成分が生じない。即ち、エンコードされたオフテ
ープ信号はゼロボルトに自動的に中心決めされる。磁気
記録系に部分応答コーデイングを使用することは、IBM
研究開発誌、1970年７月号、小林等著「磁気記録系への
部分応答チヤンネルコーデイングの適用」に記載されて
いる。
しかしならが、デジタル信号情報の部分応答コーデイン
グは幾つかの欠点を有している。１つの欠点は、エンコ
ードされた部分応答信号が２レベルではなく３レベルの
ものであるということである。一般的に、この問題はオ
フテープ部分応答信号を全波整流することで解決され
る。より重大な問題は、オフテープ部分応答信号の振巾
変化がデコード精度に悪影響してしまうことである。実
際上、オフテープ信号の振巾変化は、通常ドロツプアウ
トの結果、頻繁に生じる。通常、ドロツプアウトは高デ
ータパツク密度の磁気記録テープでは普通のことであ
る。
グは幾つかの欠点を有している。１つの欠点は、エンコ
ードされた部分応答信号が２レベルではなく３レベルの
ものであるということである。一般的に、この問題はオ
フテープ部分応答信号を全波整流することで解決され
る。より重大な問題は、オフテープ部分応答信号の振巾
変化がデコード精度に悪影響してしまうことである。実
際上、オフテープ信号の振巾変化は、通常ドロツプアウ
トの結果、頻繁に生じる。通常、ドロツプアウトは高デ
ータパツク密度の磁気記録テープでは普通のことであ
る。
クラスIV部分応答信号をデコードするために、スレツシ
ヨルドレベルを決定する一定値の電圧を備えた比較器が
普通に使用される。これらスレツシヨルドレベルは、通
常、中央レベル（０ボルト）と部分応答信号のための通
常の外エンベロープの絶対値との間の中間の一定値であ
る。これら外エンベロープレベルは部分応答信号の「三
眼」パターンに関連して定められる（この三眼パターン
とは上述のKabal等の著作に記載されている）。しかし
ながら、一定値のデコード用のスレツシヨルドでは、あ
る数のデータビツトの間に部分応答信号のピーク対ピー
ク振巾を減少させるドロツプアウトのため、論理１がド
ロツプアウトの間にたとえノイズがなくとも論理０とし
て誤つてデコードされてしまう。ノイズが存在すれば、
信号の減少の程度が小さくともデコード誤差が生じる。
ヨルドレベルを決定する一定値の電圧を備えた比較器が
普通に使用される。これらスレツシヨルドレベルは、通
常、中央レベル（０ボルト）と部分応答信号のための通
常の外エンベロープの絶対値との間の中間の一定値であ
る。これら外エンベロープレベルは部分応答信号の「三
眼」パターンに関連して定められる（この三眼パターン
とは上述のKabal等の著作に記載されている）。しかし
ながら、一定値のデコード用のスレツシヨルドでは、あ
る数のデータビツトの間に部分応答信号のピーク対ピー
ク振巾を減少させるドロツプアウトのため、論理１がド
ロツプアウトの間にたとえノイズがなくとも論理０とし
て誤つてデコードされてしまう。ノイズが存在すれば、
信号の減少の程度が小さくともデコード誤差が生じる。
米国特許第4,399,474号は、クラスIV部分応答信号をデ
コードする上で使用されるスレツシヨルド電圧が部分応
答信号の振巾の変化に従つて自動的に調節することを示
唆する。この自動調節の目的は、ノイズがない時に部分
応答信号のレベルの尺度変化に比例してスレツシヨルド
電圧を変化させることである。特に、上記特許は第１及
び第３のサンプル／ホールド（S/H）回路を含んだ方式
を開示する。第１のS/H回路は最も新しくサンプリング
された部分応答信号の振巾を表わすためにそれぞれのサ
ンプリング期間で更新される出力を与える。第２のS/H
回路は、サンプリングされる部分応答信号の振巾がすぐ
前にサンプリングされた部分応答信号の振巾の予め定め
られた一部分に等しいかあるいはそれを越える時にのみ
第１のS/H回路の出力を再生する出力を与える。この特
許によれば、スレツシヨルド電圧は第２のS/H回路から
の出力信号の関数として調節される。即ち、スレツシヨ
ルド電圧は部分応答信号の振巾尺度の変化を追従する。
コードする上で使用されるスレツシヨルド電圧が部分応
答信号の振巾の変化に従つて自動的に調節することを示
唆する。この自動調節の目的は、ノイズがない時に部分
応答信号のレベルの尺度変化に比例してスレツシヨルド
電圧を変化させることである。特に、上記特許は第１及
び第３のサンプル／ホールド（S/H）回路を含んだ方式
を開示する。第１のS/H回路は最も新しくサンプリング
された部分応答信号の振巾を表わすためにそれぞれのサ
ンプリング期間で更新される出力を与える。第２のS/H
回路は、サンプリングされる部分応答信号の振巾がすぐ
前にサンプリングされた部分応答信号の振巾の予め定め
られた一部分に等しいかあるいはそれを越える時にのみ
第１のS/H回路の出力を再生する出力を与える。この特
許によれば、スレツシヨルド電圧は第２のS/H回路から
の出力信号の関数として調節される。即ち、スレツシヨ
ルド電圧は部分応答信号の振巾尺度の変化を追従する。
米国特許第4,399,474号による方式は「浅い」ドロツプ
アウト（部分応答信号が数dB程度しか落ち込まないよう
なドロツプアウト）によるデコード誤差を減少する上で
は有効であるが、その方式は構成が複雑である上高価格
なものとなつてしまう。構成上の問題として、部分的に
は、それが100MHzといつた高いサンプリング速度で部分
応答信号をデコードしなければならないという理由で生
じ、このため、S/H回路のため急速な動作サイクルを必
要とする。このような高速S/H回路の設計は現在の技術
で可能であるとしても、その製造には困難性が伴う。
アウト（部分応答信号が数dB程度しか落ち込まないよう
なドロツプアウト）によるデコード誤差を減少する上で
は有効であるが、その方式は構成が複雑である上高価格
なものとなつてしまう。構成上の問題として、部分的に
は、それが100MHzといつた高いサンプリング速度で部分
応答信号をデコードしなければならないという理由で生
じ、このため、S/H回路のため急速な動作サイクルを必
要とする。このような高速S/H回路の設計は現在の技術
で可能であるとしても、その製造には困難性が伴う。
（発明が達成すべき問題点） 本発明は、クラスIV部分応答信号のような信号をデコー
ドするための簡単な構成の方式を達成することを意図す
る。
ドするための簡単な構成の方式を達成することを意図す
る。
（この問題点を達成する具体的手段） これを達成するために、本発明によれば、振巾レベルが
正のスレツシヨルドを越えると第１の２進状態を表わし
かつ信号レベルがそのスレツシヨルドレベル以下である
ならば第２の２進状態を表わす特定のクロツク時間での
振巾を有する部分応答信号をデコードするための方式に
おいて、部分応答信号の全波整流を行なうための整流手
段と、第１のフイードバツク電圧信号の振巾と上記全波
整流された信号の振巾とを比較する第１の比較器手段
と、上記第１のフイードバツク信号の予め定められた部
分の第２のフイードバツク信号と全波整流された信号の
振巾とを比較する第２の比較器手段と、上記全波整流さ
れた部分応答信号の振巾が上記第２のフイードバツク信
号の振巾を越えることを上記第２の比較器手段によつて
与えられる比較が指示する時にのみ活性化信号を与える
ための活性化手段と、電荷蓄積手段と、上記活性化信号
の存在時にのみ動作し、整流された部分応答信号の振巾
が第１のフイードバツク信号を越える時には上記電荷蓄
積手段の電荷を増大させかつ整流された部分応答信号の
振巾が上記第１のフイードバツク信号より小である時に
上記電荷蓄積手段の電荷を減少させる電荷ポンプ手段
と、を具備してなる上記方式が与えられる。
正のスレツシヨルドを越えると第１の２進状態を表わし
かつ信号レベルがそのスレツシヨルドレベル以下である
ならば第２の２進状態を表わす特定のクロツク時間での
振巾を有する部分応答信号をデコードするための方式に
おいて、部分応答信号の全波整流を行なうための整流手
段と、第１のフイードバツク電圧信号の振巾と上記全波
整流された信号の振巾とを比較する第１の比較器手段
と、上記第１のフイードバツク信号の予め定められた部
分の第２のフイードバツク信号と全波整流された信号の
振巾とを比較する第２の比較器手段と、上記全波整流さ
れた部分応答信号の振巾が上記第２のフイードバツク信
号の振巾を越えることを上記第２の比較器手段によつて
与えられる比較が指示する時にのみ活性化信号を与える
ための活性化手段と、電荷蓄積手段と、上記活性化信号
の存在時にのみ動作し、整流された部分応答信号の振巾
が第１のフイードバツク信号を越える時には上記電荷蓄
積手段の電荷を増大させかつ整流された部分応答信号の
振巾が上記第１のフイードバツク信号より小である時に
上記電荷蓄積手段の電荷を減少させる電荷ポンプ手段
と、を具備してなる上記方式が与えられる。
（発明の作用効果） 上記構成によれば、部分応答正信号をデコードする時に
デコード誤差が最小になるようにスレツシヨルドレベル
を自動的に調節することが、従来技術のものに比し極め
て簡単な構成で可能となり、更に、本発明によれば、部
分応答信号をデコードする時にドロツプアウトと信号変
調の影響を自動的に補償することが可能となる。
デコード誤差が最小になるようにスレツシヨルドレベル
を自動的に調節することが、従来技術のものに比し極め
て簡単な構成で可能となり、更に、本発明によれば、部
分応答信号をデコードする時にドロツプアウトと信号変
調の影響を自動的に補償することが可能となる。
（実施例の説明） 第１図は公知の磁気記録ヘツドによつて磁気記録媒体か
ら得られるような部分応答信号をデコードするための従
来技術の方式を示す。この従来技術の方式は部分応答信
号とスレツシヨルド基準信号とを受ける比較器１及び２
を使用する。詳細には、正の一定値のスレツシヨルドレ
ベルが比較器１に与えられ、負の一定値のスレツシヨル
ドレベルが比較器２に与えられる。比較器１及び２は位
相調節回路４によりクロツクパルスによつてゲーテイン
グされる。第１図の方式の動作において、一方の比較器
が動作せしめられると、部分応答信号はクロツキングの
時間で正のスレツシヨルドレベルよりも大になるかある
いは負のスレツシヨルドレベルよりも小となる。部分応
答信号がクロツキングの時間で正のスレツシヨルド基準
値よりも大ではなくかつ負のスレツシヨルド基準値より
も小ではない時には、いずれの比較器も動作せしめられ
ない。
ら得られるような部分応答信号をデコードするための従
来技術の方式を示す。この従来技術の方式は部分応答信
号とスレツシヨルド基準信号とを受ける比較器１及び２
を使用する。詳細には、正の一定値のスレツシヨルドレ
ベルが比較器１に与えられ、負の一定値のスレツシヨル
ドレベルが比較器２に与えられる。比較器１及び２は位
相調節回路４によりクロツクパルスによつてゲーテイン
グされる。第１図の方式の動作において、一方の比較器
が動作せしめられると、部分応答信号はクロツキングの
時間で正のスレツシヨルドレベルよりも大になるかある
いは負のスレツシヨルドレベルよりも小となる。部分応
答信号がクロツキングの時間で正のスレツシヨルド基準
値よりも大ではなくかつ負のスレツシヨルド基準値より
も小ではない時には、いずれの比較器も動作せしめられ
ない。
更に、第１の方式において、ORゲート６はいずれかの比
較器１又は２が信号を出力している時に２進出力を与え
る。即ち、ORゲート６の出力は、部分応答信号が正のス
レツシヨルドレベルよりも大であるかあるいは負のスレ
ツシヨルドレベルよりも小である時には２進１である。
部分応答信号の他の全てに対しては、ORゲート６の出力
は２進０となる。この結果、ORゲート６の出力は２進フ
オーマツトでデコードされる部分応答信号を構成する。
較器１又は２が信号を出力している時に２進出力を与え
る。即ち、ORゲート６の出力は、部分応答信号が正のス
レツシヨルドレベルよりも大であるかあるいは負のスレ
ツシヨルドレベルよりも小である時には２進１である。
部分応答信号の他の全てに対しては、ORゲート６の出力
は２進０となる。この結果、ORゲート６の出力は２進フ
オーマツトでデコードされる部分応答信号を構成する。
第２図は応答信号をデコードするための改良した方式を
示す。この方式において、整流器13はオフテープ部分応
答信号の全波整流を与える。整流器13の動作は米国特許
第4,399,474号において眼パターン図に関連して記載さ
れている。オフテープ部分応答信号を全波整流すること
により、信号振巾の全てはそれらの絶対値に変換され
る。
示す。この方式において、整流器13はオフテープ部分応
答信号の全波整流を与える。整流器13の動作は米国特許
第4,399,474号において眼パターン図に関連して記載さ
れている。オフテープ部分応答信号を全波整流すること
により、信号振巾の全てはそれらの絶対値に変換され
る。
同様に第２図に示されているように、整流された部分応
答信号は第１の比較器15及び第２の比較器17に与えられ
る。比較器15及び17によつて受けられる他の信号はライ
ン19のフイードバツク信号である。比較器17の反転入力
において、直列抵抗21及び23はフイードバツク信号の分
圧器を与える。通常、２つの抵抗は同一の値であるた
め、比較器17はフイードバツク信号の1/2の電圧を受け
る。比較器15及び17はアナログ入力を受け、それら入力
間の比較に応じて２進出力信号を与える。より詳細に
は、比較器15は、その非反転入力での部分応答信号の振
巾がその反転入力でのフイードバツク信号の振巾を越え
るならば論理１の出力を与え、もしそうでなければ、比
較器は論理０の出力を与える。同様に、比較器17は、そ
の非反転入力の部分応答信号の振巾がその反転入力での
分圧されたフイードバツク信号の振巾を越えるならば、
論理１の出力を与え、もしそうでならば、比較器17は論
理０の出力を与える。
答信号は第１の比較器15及び第２の比較器17に与えられ
る。比較器15及び17によつて受けられる他の信号はライ
ン19のフイードバツク信号である。比較器17の反転入力
において、直列抵抗21及び23はフイードバツク信号の分
圧器を与える。通常、２つの抵抗は同一の値であるた
め、比較器17はフイードバツク信号の1/2の電圧を受け
る。比較器15及び17はアナログ入力を受け、それら入力
間の比較に応じて２進出力信号を与える。より詳細に
は、比較器15は、その非反転入力での部分応答信号の振
巾がその反転入力でのフイードバツク信号の振巾を越え
るならば論理１の出力を与え、もしそうでなければ、比
較器は論理０の出力を与える。同様に、比較器17は、そ
の非反転入力の部分応答信号の振巾がその反転入力での
分圧されたフイードバツク信号の振巾を越えるならば、
論理１の出力を与え、もしそうでならば、比較器17は論
理０の出力を与える。
更に、第２図に示されているように、比較器15からの出
力信号はＤ形フリツプフロツプ31のデータ入力（Ｄ）に
与えられる。フリツプフロツプ31はクロツクパルスの正
に進行する転移がある時にはその出力にデータを転送す
るようにゲーテイングされる。同様に、比較器17からの
出力信号はクロツクパルスによつて同様ゲーテイングさ
れるＤ形フリツプフロツプ33のデータ入力に与えられ
る。
力信号はＤ形フリツプフロツプ31のデータ入力（Ｄ）に
与えられる。フリツプフロツプ31はクロツクパルスの正
に進行する転移がある時にはその出力にデータを転送す
るようにゲーテイングされる。同様に、比較器17からの
出力信号はクロツクパルスによつて同様ゲーテイングさ
れるＤ形フリツプフロツプ33のデータ入力に与えられ
る。
更に第２図に示されているように、フリツプフロツプ31
の出力（Ｑ）は電荷ポンプ37に接続されている。この電
荷ポンプ37はフリツプフロツプ33の出力（Ｑ）によつて
選択的に活性化されたり、あるいは非活性化されるよう
に接続されている。
の出力（Ｑ）は電荷ポンプ37に接続されている。この電
荷ポンプ37はフリツプフロツプ33の出力（Ｑ）によつて
選択的に活性化されたり、あるいは非活性化されるよう
に接続されている。
また、第２図に示されているように、電荷ポンプ37の出
力（iout）は接地された一端を有するコンデンサ39の他
端38に接続されている。コンデンサ39は実際上一般的に
線形な素子で、その両端の電圧は蓄積された電荷に正比
例する。実際上、コンデンサ39は数百ピコフアラツドの
容量値を有する。ライン19は回路点38から伸び、比較器
15及び17に対する電圧フイードバツクを与える。好まし
くは、ゲイン１のバツフア41がライン19に設けられ、抵
抗21,23によるコンデンサ39の放電が防止される。ゲイ
ン１のバツフア41の出力での電圧はコンデンサ39間の電
圧に等しく、これは以下においてスレツシヨルドトラッ
キング電圧VTと呼ばれる。
力（iout）は接地された一端を有するコンデンサ39の他
端38に接続されている。コンデンサ39は実際上一般的に
線形な素子で、その両端の電圧は蓄積された電荷に正比
例する。実際上、コンデンサ39は数百ピコフアラツドの
容量値を有する。ライン19は回路点38から伸び、比較器
15及び17に対する電圧フイードバツクを与える。好まし
くは、ゲイン１のバツフア41がライン19に設けられ、抵
抗21,23によるコンデンサ39の放電が防止される。ゲイ
ン１のバツフア41の出力での電圧はコンデンサ39間の電
圧に等しく、これは以下においてスレツシヨルドトラッ
キング電圧VTと呼ばれる。
第3a-3e図は第２図の方式の動作を示すタイミング図で
ある。第3a図は一般的に矩形であるクロツクパルスの周
期的なパルス列を示す。矢印はこれらパルスの立ち上り
エツジを示し、これらエツジはデータ転送装置をゲーテ
イングする。典型的に、クロツクパルスの周期は高密度
磁気テープ記録を含む応用にあつては約17ナノ秒であ
る。サンプリング時間t0,ti…tnはクロツクパルスの立
上りエツジと一致する。これらクロツクパルスを発生す
るの回路は米国特許第4,399,474号に示されている。ク
ロツクパルスの立ち上りエツジはクラスIV部分応答信号
のための三眼パターンの焦点即ち交差時間と一致する。
ある。第3a図は一般的に矩形であるクロツクパルスの周
期的なパルス列を示す。矢印はこれらパルスの立ち上り
エツジを示し、これらエツジはデータ転送装置をゲーテ
イングする。典型的に、クロツクパルスの周期は高密度
磁気テープ記録を含む応用にあつては約17ナノ秒であ
る。サンプリング時間t0,ti…tnはクロツクパルスの立
上りエツジと一致する。これらクロツクパルスを発生す
るの回路は米国特許第4,399,474号に示されている。ク
ロツクパルスの立ち上りエツジはクラスIV部分応答信号
のための三眼パターンの焦点即ち交差時間と一致する。
第3b図において、太細は磁気テープに記録されているデ
ジタル的にエンコードされた情報の再生時に生じるよう
なオフテープ部分応答信号VIを示す。オフテープ信号VI
は全波整流されているため、負の電圧値は持たない。
ジタル的にエンコードされた情報の再生時に生じるよう
なオフテープ部分応答信号VIを示す。オフテープ信号VI
は全波整流されているため、負の電圧値は持たない。
第3b図の細線はトラツキング電圧VTを時間の関数として
示す。トラツキング電圧の初期値（時間t0でのVTの振
巾）は任意のものである。第２図の方式の動作の理解の
目的のため、トラツキング電圧の振巾の変化は重要であ
り、その初期値ではない。
示す。トラツキング電圧の初期値（時間t0でのVTの振
巾）は任意のものである。第２図の方式の動作の理解の
目的のため、トラツキング電圧の振巾の変化は重要であ
り、その初期値ではない。
第3b図の点線はトラツキング電圧VTと平行に描かれ、そ
の振巾の1/2の大きさを有する。第２図に関連して、こ
の点線は第２の比較器17への入力での「決定」電圧VDを
示す。
の振巾の1/2の大きさを有する。第２図に関連して、こ
の点線は第２の比較器17への入力での「決定」電圧VDを
示す。
第3c図はフリツプフロツプ33からの出力信号を示す。こ
れら出力信号は、一般的に、サンプリング時間で開始し
かつ終了する矩形波パルスである。より詳細には、フリ
ツプフロツプ33からの出力信号はサンプリングされたオ
フテーオプ部分応答信号VIがトラツキング電圧VTの1/2
よりも小さな振巾を有している時には０の振巾であり、
このフリツプフロツプからの出力信号はサンプリングさ
れたオフテープ信号VIがトラツキング電圧VTの1/2より
も大である振巾を有する時には正の振巾（２進レベル
１）である。例えば、フリツプフロツプ33の出力の振巾
はサンプリング時間t1からt3でかつサンプリング時間t5
からt6で論理０となる。同様に、フリツプフロツプ33か
らの出力の振巾はサンプリング時間t0からt1でかつサン
プリング時間t3からt5で論理１となる。フリツプフロツ
プ33からの出力信号は、実際は、デコードがVDに関連し
てなされた場合にデコードされた部分応答信号である。
れら出力信号は、一般的に、サンプリング時間で開始し
かつ終了する矩形波パルスである。より詳細には、フリ
ツプフロツプ33からの出力信号はサンプリングされたオ
フテーオプ部分応答信号VIがトラツキング電圧VTの1/2
よりも小さな振巾を有している時には０の振巾であり、
このフリツプフロツプからの出力信号はサンプリングさ
れたオフテープ信号VIがトラツキング電圧VTの1/2より
も大である振巾を有する時には正の振巾（２進レベル
１）である。例えば、フリツプフロツプ33の出力の振巾
はサンプリング時間t1からt3でかつサンプリング時間t5
からt6で論理０となる。同様に、フリツプフロツプ33か
らの出力の振巾はサンプリング時間t0からt1でかつサン
プリング時間t3からt5で論理１となる。フリツプフロツ
プ33からの出力信号は、実際は、デコードがVDに関連し
てなされた場合にデコードされた部分応答信号である。
第3d図はフリツプフロツプ31からの出力信号を示す。こ
れら出力信号は、一般的に、サンプリング時間で開始し
かつ終了する矩形波パルスである。フリツプフロツプ31
からの出力信号は、サンプリングされたオフテープ部分
応答信号VIがトラツキング電圧VTよりも小さな値を有す
る時には０の振巾であり、サンプリングされたオフテー
プ信号がトラツキング電圧VTよりも大きな振巾を有する
時には正の振巾である。例えば、フリツプフロツプ31の
出力の振巾はサンプリング時間t1からt3でかつサンプリ
ング時間t5からt8で論理０となり、サンプリング時間t0
からt1でかつサンプリング時間t9からt10で論理１とな
る。
れら出力信号は、一般的に、サンプリング時間で開始し
かつ終了する矩形波パルスである。フリツプフロツプ31
からの出力信号は、サンプリングされたオフテープ部分
応答信号VIがトラツキング電圧VTよりも小さな値を有す
る時には０の振巾であり、サンプリングされたオフテー
プ信号がトラツキング電圧VTよりも大きな振巾を有する
時には正の振巾である。例えば、フリツプフロツプ31の
出力の振巾はサンプリング時間t1からt3でかつサンプリ
ング時間t5からt8で論理０となり、サンプリング時間t0
からt1でかつサンプリング時間t9からt10で論理１とな
る。
第3e図はサンプリング時間での電荷ポンプ37からの出力
電流を示す。上述したように、電荷ポンプからの出力電
流は電荷ポンプがフリツプフロツプ33からの正の出力に
よつて活性化される時のみ与えられる。従つて、タイミ
ング図に関連して、電荷ポンプ37はオフテープ信号VIの
振巾がトラツキング電圧VTの振巾の半分を越える時のみ
出力を与える。このような時間の間に、電荷ポンプ37の
出力電流は正又は負のいずれかである。正の電流はオフ
テープ信号VIの振巾がトラツキング電圧VTを越える時の
みで与えられ、負の電流はオフテープ信号VIの振巾がト
ラツキング電圧VTよりも小である時のみ与えられる。実
際には、これら正及び負の電流は数ミリアンペアの値を
有する。
電流を示す。上述したように、電荷ポンプからの出力電
流は電荷ポンプがフリツプフロツプ33からの正の出力に
よつて活性化される時のみ与えられる。従つて、タイミ
ング図に関連して、電荷ポンプ37はオフテープ信号VIの
振巾がトラツキング電圧VTの振巾の半分を越える時のみ
出力を与える。このような時間の間に、電荷ポンプ37の
出力電流は正又は負のいずれかである。正の電流はオフ
テープ信号VIの振巾がトラツキング電圧VTを越える時の
みで与えられ、負の電流はオフテープ信号VIの振巾がト
ラツキング電圧VTよりも小である時のみ与えられる。実
際には、これら正及び負の電流は数ミリアンペアの値を
有する。
これらタイミング図から明らかなように、電荷ポンプ37
からの出力電流はトラツキング電圧VTに変化を生じさせ
る。第２図のコンデンサ39に流れる電流がそのコンデン
サ間の電圧を変化させ、従つてトラツキング電圧VTを変
化させるためである。電荷ポンプ37からの正の電流が例
えばサンプリング時間t0とt1との間やサンプリング時間
t3とt5との間に存在する時には、トラツキング電圧VTは
増大する。逆に、電荷ポンプ37からの負の電流がサンプ
リング時間t6及びt9間に存在する場合には、トラツキン
グ電荷VTは減少する。例えばサンプリング時間t1及びt3
間に電圧ポンプからの正あるいは負の電流が存在しなけ
れば、トラツキング電圧VTは一定に留まる。第４図は電
荷ポンプ37の一実施例を示す。この実施例において、電
荷ポンプは一定の電圧源Vccに接続した電流源51及び53
を含んでいる。電荷ポンプ37はまたANDゲート55及び57
を含み、これらはフリツプフロツプ33からの活性化信号
とフリツプフロツプ37からの出力信号とを受ける。より
詳細には、フリツプフロツプ37からの出力はANDゲート5
7への入力で反転される。AND55及び57の出力はそれぞれ
トランジスタスイツチ61及び63を制御する。好ましく
は、第４図の回路は動作速度の関係でエミツタ結合論理
で部分的に構成されている。
からの出力電流はトラツキング電圧VTに変化を生じさせ
る。第２図のコンデンサ39に流れる電流がそのコンデン
サ間の電圧を変化させ、従つてトラツキング電圧VTを変
化させるためである。電荷ポンプ37からの正の電流が例
えばサンプリング時間t0とt1との間やサンプリング時間
t3とt5との間に存在する時には、トラツキング電圧VTは
増大する。逆に、電荷ポンプ37からの負の電流がサンプ
リング時間t6及びt9間に存在する場合には、トラツキン
グ電荷VTは減少する。例えばサンプリング時間t1及びt3
間に電圧ポンプからの正あるいは負の電流が存在しなけ
れば、トラツキング電圧VTは一定に留まる。第４図は電
荷ポンプ37の一実施例を示す。この実施例において、電
荷ポンプは一定の電圧源Vccに接続した電流源51及び53
を含んでいる。電荷ポンプ37はまたANDゲート55及び57
を含み、これらはフリツプフロツプ33からの活性化信号
とフリツプフロツプ37からの出力信号とを受ける。より
詳細には、フリツプフロツプ37からの出力はANDゲート5
7への入力で反転される。AND55及び57の出力はそれぞれ
トランジスタスイツチ61及び63を制御する。好ましく
は、第４図の回路は動作速度の関係でエミツタ結合論理
で部分的に構成されている。
第４図の回路の動作にあつて、ANDゲート55及び57はフ
リツプフロツプ33からの信号を活性化するため２進１の
存在時にのみ出力を与えることができる。活性化信号の
存在時に動作するANDゲートの１つはフリツプフロツプ3
1がその場合に２進１あるいは２進０の出力を与えるか
どうかに依存する。ANDゲート57への入力での信号反転
のため、ANDゲート55あるいは57の一方のみがフリツプ
フロツプ33からの活性化信号の期間の間２進１の出力を
生じさせるように動作することができる。ANDゲート55
が動作すると、スイツチ61が閉じ電流源61をコンデンサ
39に接続してそのコンデンサの電荷を増大する。ANDゲ
ート57が動作すると、スイツチ63が閉じ、電流源63をコ
ンデンサ39に接続し、それによりコンデンサの電荷を減
少する。
リツプフロツプ33からの信号を活性化するため２進１の
存在時にのみ出力を与えることができる。活性化信号の
存在時に動作するANDゲートの１つはフリツプフロツプ3
1がその場合に２進１あるいは２進０の出力を与えるか
どうかに依存する。ANDゲート57への入力での信号反転
のため、ANDゲート55あるいは57の一方のみがフリツプ
フロツプ33からの活性化信号の期間の間２進１の出力を
生じさせるように動作することができる。ANDゲート55
が動作すると、スイツチ61が閉じ電流源61をコンデンサ
39に接続してそのコンデンサの電荷を増大する。ANDゲ
ート57が動作すると、スイツチ63が閉じ、電流源63をコ
ンデンサ39に接続し、それによりコンデンサの電荷を減
少する。
以上で本発明の好適実施例が図示されかつ記載された
が、その種々の変更が当業者にとつて明らかである。例
えば、比較器15及びフリツプフロツプ31は１つの装置に
集積でき、同様に比較器17及びフリツプフロツプ33も１
つの装置に集積できる。他の変更例にあつて、電荷ポン
プ37は活性化制御を備えた積分器で構成されうる。ま
た、本発明は磁気記録からの再生信号をデコードする上
で誤差を減少するために使用されうるが、当業者にとつ
て明らかなように、本発明は他の形式の部分応答信号デ
コード方式に関連して磁気記録以外の装置にも応用可能
である。
が、その種々の変更が当業者にとつて明らかである。例
えば、比較器15及びフリツプフロツプ31は１つの装置に
集積でき、同様に比較器17及びフリツプフロツプ33も１
つの装置に集積できる。他の変更例にあつて、電荷ポン
プ37は活性化制御を備えた積分器で構成されうる。ま
た、本発明は磁気記録からの再生信号をデコードする上
で誤差を減少するために使用されうるが、当業者にとつ
て明らかなように、本発明は他の形式の部分応答信号デ
コード方式に関連して磁気記録以外の装置にも応用可能
である。
第１図はクラスIV部分応答信号をデコードするための従
来技術による方式のブロツク図を示す。 第２図は本発明によるスレツシヨルドトラツキング方式
を含んだ部分応答信号をデコードする方式のブロツク図
を示す。 第3a-3e図は第２図の方式の動作を示すタイミング図で
ある。 第４図は第２図の電荷ポンプからなる回路の概略図であ
る。 図で、13は全波整流器、15,17は比較器、19はリード、3
1,33はＤ形フリツプフロツプ、37は電荷ポンプ、39はコ
ンデンサを示す。
来技術による方式のブロツク図を示す。 第２図は本発明によるスレツシヨルドトラツキング方式
を含んだ部分応答信号をデコードする方式のブロツク図
を示す。 第3a-3e図は第２図の方式の動作を示すタイミング図で
ある。 第４図は第２図の電荷ポンプからなる回路の概略図であ
る。 図で、13は全波整流器、15,17は比較器、19はリード、3
1,33はＤ形フリツプフロツプ、37は電荷ポンプ、39はコ
ンデンサを示す。
Claims (1)
- 【請求項１】振巾レベルが正のスレツシヨルドを越える
と第１の２進状態を表わしかつ信号レベルがそのスレツ
シヨルドレベル以下であるならば第２の２進状態を表わ
す特定のクロツク時間での振巾を有する部分応答信号を
デコードするための方式において、 部分応答信号の全波整流を行なうための整流手段と、 第１のフイードバツク電圧信号の振巾と上記全波整流さ
れた信号の振巾とを比較する第１の比較器手段と、 上記第１のフイードバツク信号の予め定められた部分の
第２のフイードバツク信号と全波整流された信号の振巾
とを比較する第２の比較器手段と、 上記全波整流された部分応答信号の振巾が上記第２のフ
イードバツク信号の振巾を越えることを上記第２の比較
器手段によつて与えられる比較が指示する時にのみ活性
化信号を与えるための活性化手段と、 電荷蓄積手段と、 上記活性化信号の存在時にのみ動作し、整流された部分
応答信号の振巾が第１のフイードバツク信号を越える時
には上記電荷蓄積手段の電荷を増大させかつ整流された
部分応答信号の振巾が上記第１のフイードバツク信号よ
り小である時に上記電荷蓄積手段の電荷を減少させる電
荷ポンプ手段と、 を具備してなる上記方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US143,911 | 1988-01-12 | ||
| US07/143,911 US4837642A (en) | 1988-01-12 | 1988-01-12 | Threshold tracking system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01217768A JPH01217768A (ja) | 1989-08-31 |
| JPH07105118B2 true JPH07105118B2 (ja) | 1995-11-13 |
Family
ID=22506227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP64001131A Expired - Lifetime JPH07105118B2 (ja) | 1988-01-12 | 1989-01-06 | スレッショルドトラッキング方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4837642A (ja) |
| EP (1) | EP0324532B1 (ja) |
| JP (1) | JPH07105118B2 (ja) |
| DE (1) | DE68916043T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970609A (en) * | 1988-10-17 | 1990-11-13 | International Business Machines Corporation | Clocking method and apparatus for use with partial response coded binary data |
| GB8921435D0 (en) * | 1989-09-22 | 1989-11-08 | Bank Of England | Sensor system for document sorting machines |
| DE4020875A1 (de) * | 1990-06-29 | 1992-01-02 | Digital Equipment Int | Verfahren und schaltungsanordnung zum umwandeln von analogen lesesignalen in digitale signale |
| DE4104645A1 (de) * | 1991-02-15 | 1992-08-20 | Thomson Brandt Gmbh | Schaltung zum erzeugen eines binaersignals aus einem ternaeren signal |
| US5327298A (en) * | 1992-09-10 | 1994-07-05 | International Business Machines Corporation | Noise minimization for magnetic data storage drives using oversampling techniques |
| US5442492A (en) * | 1993-06-29 | 1995-08-15 | International Business Machines Corporation | Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection |
| US5530601A (en) * | 1993-09-30 | 1996-06-25 | International Business Machines Corporation | Tracking threshold circuit for peak detection |
| US5949597A (en) * | 1996-04-24 | 1999-09-07 | Tandberg Data Storage A/S | Method and apparatus for data pulse qualification wherein the amplitude of a preceding pulse of opposite polarity is tracked |
| KR100194937B1 (ko) * | 1996-08-30 | 1999-06-15 | 윤종용 | 디지탈 변조방식의 변조시스템의 디지탈 신호 적응판정 에러회로 및 방법 |
| CN116647430A (zh) * | 2023-06-12 | 2023-08-25 | 芯动微电子科技(珠海)有限公司 | 失调电压校准方法、比较装置及判决反馈均衡电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3214700A (en) * | 1961-03-17 | 1965-10-26 | Trw Inc | Variable threshold signal detection system |
| US3478255A (en) * | 1966-09-06 | 1969-11-11 | Ibm | Pulse amplitude detection circuit |
| US3534273A (en) * | 1967-12-18 | 1970-10-13 | Bell Telephone Labor Inc | Automatic threshold level selection and eye tracking in digital transmission systems |
| US3660821A (en) * | 1970-06-17 | 1972-05-02 | Burroughs Corp | Disc file agc circuit |
| US4399474A (en) * | 1981-08-10 | 1983-08-16 | Ampex Corporation | Automatic threshold tracking system |
| US4475210A (en) * | 1982-02-26 | 1984-10-02 | International Telephone And Telegraph Corporation | Data eye monitor |
| GB2120030B (en) * | 1982-03-04 | 1986-11-12 | Sansui Electric Co | Digital signal demodulator circuit |
| US4635142A (en) * | 1983-11-22 | 1987-01-06 | Storage Technology Corporation | Amplitude sensor with adaptive threshold generation |
| US4590600A (en) * | 1984-10-25 | 1986-05-20 | Gte Communication Systems Corporation | Dynamic digital equalizer |
-
1988
- 1988-01-12 US US07/143,911 patent/US4837642A/en not_active Expired - Lifetime
-
1989
- 1989-01-03 EP EP89300003A patent/EP0324532B1/en not_active Expired - Lifetime
- 1989-01-03 DE DE68916043T patent/DE68916043T2/de not_active Expired - Fee Related
- 1989-01-06 JP JP64001131A patent/JPH07105118B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4837642A (en) | 1989-06-06 |
| EP0324532B1 (en) | 1994-06-15 |
| DE68916043T2 (de) | 1994-11-17 |
| DE68916043D1 (de) | 1994-07-21 |
| JPH01217768A (ja) | 1989-08-31 |
| EP0324532A2 (en) | 1989-07-19 |
| EP0324532A3 (en) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0455749B1 (en) | Read channel detector for use in digital magnetic recording systems | |
| US4399474A (en) | Automatic threshold tracking system | |
| US5438460A (en) | Asynchronous gain adjustment for PRML disk drive systems | |
| JPH0132591B2 (ja) | ||
| JPH06162680A (ja) | クロック再生装置及びｒｌｌチャネルクロック再生方法 | |
| US4449061A (en) | Wave-shaping circuit for digital signal | |
| US4346411A (en) | Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device | |
| US5107379A (en) | Read channel detector with improved signaling speed | |
| JPH07105118B2 (ja) | スレッショルドトラッキング方式 | |
| EP0319218B1 (en) | Data reproducing apparatus | |
| CA1177164A (en) | Apparatus for reproducing a pcm information signal from a record disc | |
| US4672483A (en) | Information recording and reading apparatus having recording error checking circuit | |
| US4564870A (en) | Signal detector of magnetic disk apparatus | |
| US4528601A (en) | Digital signal reproducing apparatus | |
| US4008488A (en) | Magnetic recording data decoding system | |
| US3631424A (en) | Binary data detecting apparatus responsive to the change in sign of the slope of a waveform | |
| US4561027A (en) | Rotating D.C. coupled record amplifier for digital magnetic recording | |
| JPH0376522B2 (ja) | ||
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JP2540881B2 (ja) | 磁気記録装置 | |
| KR0183662B1 (ko) | 디지탈 기록재생장치에 있어서 재생신호검출회로 | |
| US4870513A (en) | Method and arrangement for the recording and playback of data | |
| JPS5977610A (ja) | デイジタル信号の磁気再生装置 | |
| KR930011378B1 (ko) | 3진데이타의 기록재생방법 | |
| KR100272349B1 (ko) | 신호 채널의 샘플값 처리회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |