JPH07105145A - 調停方法及び調停回路 - Google Patents

調停方法及び調停回路

Info

Publication number
JPH07105145A
JPH07105145A JP5246684A JP24668493A JPH07105145A JP H07105145 A JPH07105145 A JP H07105145A JP 5246684 A JP5246684 A JP 5246684A JP 24668493 A JP24668493 A JP 24668493A JP H07105145 A JPH07105145 A JP H07105145A
Authority
JP
Japan
Prior art keywords
clock signal
circuit
phase
signal
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5246684A
Other languages
English (en)
Inventor
Tadaaki Ishikawa
忠明 石川
Masatsugu Kametani
雅嗣 亀谷
Masato Takase
真人 高瀬
Hiroyuki Hanei
博幸 羽根井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5246684A priority Critical patent/JPH07105145A/ja
Publication of JPH07105145A publication Critical patent/JPH07105145A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 いつでも優先処理装置からのアクセスを可能
とし、回路を異なる周波数、位相関係の処理装置と接続
する。 【構成】 調停回路1A内に優先処理装置からの動作ク
ロック信号2とシステムクロック信号3の位相差を判定
する回路10を設け、自動的に位相調整回路11(その
1)でシステムクロック信号の調整を行ない、内部クロ
ック作成回路5において、動作クロック信号の位相を反
映し、システムクロック信号3に同期した内部クロック
信号15を作成し、該信号の同期により、被アクセス回
路13とアクセス制御回路9を調停する。またセレクト
信号12の切り換えにより位相調整回路11の動作を変
更し、異なる動作周波数、位相の優先処理装置との接続
も可能とする。 【効果】 いつでも優先処理装置からのアクセスを可能
とし、回路を異なる周波数、位相関係の処理装置と接続
することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CPUと非同期のDS
Pやその他の非同期外部処理装置とのインターフェース
が要求されるコンピュータあるいはFA用コントローラ
等の回路において、回路設計における各処理装置のアク
セス制御信号のタイミング調整を簡素化することによ
り、CPU、DSP、あるいは、その他の処理装置の仕
様変更や、回路再設計を容易にする調停回路に関する。
【0002】
【従来の技術】従来、調停回路は、特開昭63−478
66号公報に示されるように、1つの基準周波数を基
に、アクセスタイミングが重ならないように予め調整し
たクロック信号を各処理装置に送るものと、特開平3−
158517号公報のバス制御装置に示されるように、
アクセスタイミングの調整は各CPU毎のバス制御装置
どうしが行なうものが多かった。
【0003】
【発明が解決しようとする課題】前記特開昭63−47
866号公報の予め調整したクロック信号を各処理装置
に送り付ける方法の場合、全処理装置は基本的に同期し
た信号で動作することになる。従って、各処理装置間の
アクセス信号を調停するのは容易であるが、各処理装置
間が異なる周波数、位相の場合には調停することは難し
い。現行の調停回路を用いたままで、強いて各処理装置
を初めの仕様と異なる処理装置にする場合、調停回路外
で各処理装置の動作周波数及び位相を調整するなんらか
の手段が必要となる。
【0004】特開平3−158517号公報のバス制御
装置を用いる場合は、前記特開昭63−47866号公
報と逆に各ローカルバス、システムバス等、各バス毎に
バス制御装置が同期化を行なう必要が有るため、処理装
置のアクセス動作を停止する必要が生じる。例えば、モ
ータのサーボ回路で速度ループ制御に使われているDS
Pのように、上位CPUの他の装置へのアクセスに関係
なく、DSPが前記他の装置へアクセスする必要がある
場合などには不都合である。
【0005】本発明は、処理装置間の同期化時の動作停
止をさせることなく、少なくとも1つの処理装置につい
てはアクセス可能とし、また、動作クロック信号とシス
テムクロック信号の位相差を自動的に調整し、動作周波
数、位相等が異なる処理装置を回路変更なしで、接続可
能とすることである。
【0006】
【課題を解決するための手段】上記課題は、異なるクロ
ック発生回路により、異なる周波数及び位相のクロック
信号を受ける複数の処理装置が、各々並列して共有資源
へアクセスを行なう際に、前記複数の処理装置を調停回
路に接続し、前記共有資源へのアクセスを調停する方法
において、該調停方法は、前記調停回路に接続された処
理装置のうちの一つに入力されるクロック信号に同期し
ているシステムクロック信号と、前記処理装置から出力
され共有資源にアクセスするアクセス要求信号に同期し
前記クロック信号から生成される動作クロック信号とを
受けて、該生成されるときの動作クロック信号のレベル
がローレベルか、あるいはハイレベルかにより、前記シ
ステムクロック信号と同期した内部クロック信号を生成
し、一方、前記接続された処理装置のうちの一つ以外の
装置からのアクセス要求信号を、前記処理装置のうちの
一つの装置からのアクセス要求信号が出力されているか
いないかを確認し調停した後、前記内部クロック信号に
同期させ、前記処理装置のうちの一つ以外の装置のアク
セスを行わせることで、達成される。
【0007】さらに、上記課題は、異なるクロック発生
回路により、異なる周波数及び位相のクロック信号を受
ける複数の処理装置が、各々並列して共有資源へアクセ
スするのを、調停する調停回路において、該調停回路
は、該調停回路に接続された処理装置のうちの一つに入
力されるクロック信号に同期しているシステムクロック
信号と前記処理装置から出力され共有資源へのアクセス
要求信号に同期し前記クロック信号から生成される動作
クロック信号との位相差を判定する位相判定回路と、該
位相判定回路からの出力信号の入力により前記システム
クロック信号の位相を反転するかしないかを調整する位
相調整回路と、該位相調整回路からの調整済のシステム
クロック信号と前記動作クロック信号が入力され前記生
成されるときの動作クロック信号のレベルがローレベル
か、あるいはハイレベルかにより、前記システムクロッ
ク信号と同期した内部クロック信号を生成する内部クロ
ック作成回路と、前記接続された処理装置のうちの一つ
の装置からのアクセス要求信号と前記処理装置のうちの
一つ以外の装置からのアクセス要求信号と内部クロック
信号とが入力され、前記処理装置のうちの一つの装置が
アクセスしているときは待機信号を前記処理装置以外の
装置に出力し、アクセスしていないときは調停された前
記処理装置以外の装置のアクセス要求信号を被アクセス
回路に出力するアクセス制御回路とを含んで構成し、ま
た、前記調停回路に、前記動作クロック信号が前記位相
判定回路及び前記内部クロック作成回路に入力される前
に、前記動作クロック信号の位相を反転するかしないか
を調整する位相調整回路を追設し、また、前記調停回路
に、動作周波数と位相が異なる処理装置を前記処理装置
に接続可能とするために、前記それぞれの位相調整回路
に、位相調整機能を作動させるセレクト信号を入力する
端子を設けることで達成される。
【0008】
【作用】前記調停回路に接続された複数の処理装置のう
ちの一つの装置(以下、優先処理装置という)に入力さ
れるクロック信号に同期したシステムクロック信号と前
記優先処理装置から出力され共有資源にアクセスするア
クセス要求信号に同期した動作クロック信号とを調停回
路に入力させ、該調停回路内の内部クロック作成回路で
生成される内部クロック信号を、前記生成されるときの
動作クロック信号のレベルがローレベルか、あるいはハ
イレベルかにより、前記システムクロック信号に同期化
させた信号とすることにより、優先処理装置からのアク
セス要求信号は、いつでも被アクセス回路にアクセスで
き、一方、前記優先処理装置以外の装置(以下、非優先
処理装置という)からのアクセス要求信号は、前記内部
クロック信号に同期させられることにより、前記優先処
理装置からのアクセス要求信号と重複しないタイミング
においてアクセスをさせるように、アクセス制御回路で
調停される。これにより、前記優先処理装置には同期化
のための動作停止を生じさせることなくアクセスさせ、
前記非優先処理装置からのアクセスの待ち時間も少なく
できる。
【0009】また、位相判定回路と位相調整回路によ
り、前記システムクロック信号と優先処理装置からの動
作クロック信号とは自動的に調停されるので、リセット
等の手段を用いて信号の位相合わせをする必要はなくな
る。
【0010】さらに、予め前記調停回路に内蔵されてい
る前記位相判定回路からの信号をもとに前記システムク
ロック信号の位相を反転するかしないかの調整機能を自
動的に行なう位相調整回路と、前記動作クロック信号の
位相を反転するかしないかの調整機能を行なう位相調整
回路により、仕様の変更で他の内部動作周波数、位相を
持つ処理装置を代わりに接続した場合でも、外部からの
セレクト信号の入力の切り換えにより調停回路として動
作させることができる。
【0011】
【実施例】本発明の第1の実施例を図1に示す。調停回
路1は、該調停回路1に接続された図示しない複数の処
理装置のうちの一つの装置(以下、優先処理装置とい
う)からの動作クロック信号2と優先処理装置への入力
クロック信号に同期したシステムクロック信号3が入力
され前記動作クロック信号2と前記システムクロック信
号3の位相差を判定する位相判定回路10と、該位相判
定回路10で判定され出力された信号4と前記システム
クロック信号3が入力され該システムクロック信号3を
反転するかしないかで予め定まった位相差に合わせる位
相調整回路(その1)11と、該位相調整回路(その
1)11で位相を調整されたシステムクロック信号30
と前記動作クロック信号2が入力され内部クロック信号
15を作成し、該内部クロック信号15を被アクセス回
路13と前記各々の処理装置からのアクセス要求信号を
調停するアクセス制御回路9に出力する内部クロック作
成回路5と、前記内部クロック信号15と優先処理装置
からのアクセス要求信号6と優先処理装置以外の装置
(以下、非優先処理装置という)からのアクセス要求信
号7が入力され前記被アクセス回路13に調停された非
優先処理装置のアクセス要求信号14と前記非優先処理
装置に待機信号であるWait/Ready−N 信号8を出力す
るアクセス制御回路9とを含んで構成されている。
【0012】上記構成の調停回路1内での調停動作を以
下に説明する。ここで優先処理装置への入力クロック信
号がシステムクロック信号3の2倍の周波数で、動作ク
ロック信号2が優先処理装置への入力クロック信号の1
/4倍の周波数で、さらに、動作クロック信号2の立上
りは入力クロック信号の立上りよりほぼ定まった時間遅
れを持つものとした場合の調停回路の動作の一例のタイ
ミングチャートを図3及び図4に示す。
【0013】この場合、動作クロック信号2とシステム
クロック信号3の位相関係は前記図3及び図4の二通り
の位相関係が考えられる。そこで位相判定回路10によ
り前記位相関係がどちらの位相であるかを判定し、結果
を位相調整回路(その1)11に送る。位相調整回路
(その1)11では、システムクロック信号3を反転す
るかしないかで、動作クロック信号2に対して予め定ま
った位相差に合わせ、これを動作クロック信号2と共
に、内部クロック作成回路5に入力し、内部クロック信
号15を作成する。これにより、図3、図4のどちらの
位相関係の場合でも、内部クロック信号15は動作クロ
ック信号2に対して定まった位相差でシステムクロック
信号3に同期した信号と成る。
【0014】通常、調停回路1に接続される処理装置
は、その動作クロック信号2のどの位相においてアクセ
スを行うかが定まっている。従って優先処理装置、及び
非優先処理装置からアクセスされる被アクセス回路13
を、この優先処理装置からの動作クロック信号2が生成
されるときの信号のレベルが0であるローレベル(以
下、Lレベルという)か、あるいは1であるハイレベル
(以下、Hレベルという)かにより、システムクロック
信号3に同期化した内部クロック信号15に同期して動
作させることにより、優先処理装置からは自由にいつで
もアクセスできることになる。
【0015】ここで、接続された優先処理装置のアクセ
ス要求信号6のタイミングが、前記図3、4に示される
ように動作クロック2の立ち下がりから1/4波長遅れ
て始まり次の動作クロック2の立ち下がりまでの間、す
なわち、優先処理装置がリード及びライトする時間(以
下、Trwという)17の間にあるとする。該Trw1
7の期間中、内部クロック信号15のレベルがLレベル
の期間、すなわちチェック時間(以下、Tckという)
16に優先処理装置のアクセス要求信号6は出力されて
いるので、被アクセス回路13は自身が選択されている
かどうかの判断をし、選択されていた場合、入出力の準
備をする。
【0016】一方、前記アクセス制御回路9は、Tck
16中に優先処理装置からのアクセス要求先が非優先処
理装置からのアクセス要求先と重なるかどうかの判定を
し、重なった場合は非優先処理装置のアクセスを待たせ
るWait/Ready−N 信号8を出し、非優先処理装置から
のアクセスは、優先処理装置からのアクセスが掛かり得
ない内部クロック信号15の位相まで、Wait/Ready−N
信号8により待たせた後すぐに前記内部クロック15
に同期化させて行われる。これにより、優先処理装置と
非優先処理装置間の被アクセス回路13へのアクセスの
調停が行われ、かつ非優先処理装置に対して必要以上に
無駄な待ち時間を生じさせないでアクセスを行わせるこ
とができる。
【0017】本発明の第2の実施例である内部動作周波
数及び位相が異なる別の処理装置を接続するための調整
機能を備えた調停回路1Aを図2に示す。本実施例の調
停回路1Aには、前記第1の実施例の調停回路1の構成
に、前記システムクロック信号3を入力した前記位相調
整回路(その1)11に追加入力され優先処理装置の動
作周波数及び位相の調整機能に合わせるためのセレクト
信号12A及び12Bと、前記動作クロック信号2のラ
インの途中に配置され前記動作クロック信号2とセレク
ト信号12Cが入力され位相調整済み動作クロック信号
31を出力する位相調整回路(その2)11Aとが追加
されている。
【0018】上記構成により、接続される優先処理装置
の動作周波数及び位相に合わせてセレクト信号を設定す
ることにより、該セレクト信号が調停回路1Aの調整機
能を作動させ、調停回路1A及び被アクセス回路13の
仕様を変更することなく、異なる動作周波数及び位相を
持つ優先処理装置を接続することを可能としたものであ
る。
【0019】上記第2の実施例の調停回路1Aの内部ク
ロック作成部の一例を図5に示す。この例において、前
記図3及び図4に示す周波数、位相関係のクロック信号
の場合の動作を説明する。この場合のセレクト信号12
A、12B、12Cの設定は全てLレベルとする。動作
クロック信号2は、NOT32により反転されたものと
そのままのものがマルチプレクサ33の入力端子A、B
にそれぞれ入力される。ここでセレクト信号12Cは、
Lレベルであるのでマルチプレクサ33のZ出力はA入
力の反転されたものと成り、セレクト信号12Cに従っ
て位相調整済みの動作クロック信号31として、もとの
ままの動作クロック信号2が出力される。
【0020】また、位相調整済みの動作クロック信号2
は、システムクロック信号3の立上りと立ち下がりでそ
れぞれ、フリップフロップ18、19に取り込まれる。
各々のQ出力はEX−OR20を通る。一方、セレクト
信号12A、12Bは、いずれもLレベルであるので、
NAND35、36はHレベルと成る。AND38はL
レベルであるので、NAND23はHレベルと成り、E
X−OR21の出力は、EX−OR20の反転出力とな
る。これをフリップフロップ22にシステムクロック信
号3の立上りで取り込むとそのQ出力は図3に示す位相
関係の場合、常にLレベルとなり、図4の場合Hレベル
と成る。このフリップフロップ22のレベルにより、シ
ステムクロック信号3と動作クロック信号2の位相関係
が判定される。この部分までが位相判定回路10であ
る。
【0021】フリップフロップ22のQ出力は、NAN
D35、36がHレベルであるので、NAND34で反
転され、EX−NOR24に接続される。EX−NOR
24に接続されているシステムクロック信号3は、図3
の位相関係の場合、NAND34の出力がLレベルであ
るのでEX−NOR24で反転され、図4の場合はHレ
ベルであるので反転されない。これにより、EX−NO
R24の出力は、位相調整済みのシステムクロック信号
30と成る。位相調整済の動作クロック信号31はフリ
ップフロップ25で、位相調整済みのシステムクロック
信号30により同期化される。フリップフロップ25の
SD(セット)入力は、NOR37に接続されている
が、現状でAND38の出力は、Lレベルであり、通常
本動作中はRESET信号39もLレベルであるのでN
OR37の出力はHレベルであり、フリップフロップ2
5がSDによりセットされる事はなく、フリップフロッ
プ27のCD(クリア)入力も同様である。
【0022】ここでマルチプレクサ29のS(セレク
ト)入力は、AND38の出力であるのでLレベルと成
り、マルチプレクサ29のZ出力は反転されたA入力つ
まり、フリップフロップ25のQ出力の反転されたもの
となる。NOR28にはリセット信号39とマルチプレ
クサ29のZ出力が接続されているので、このときのN
OR28の出力はマルチプレクサ29のZ出力の反転さ
れたものつまりフリップフロップ25のQ出力と成り、
これがフリップフロップ27のSD入力と成る。一方フ
リップフロップ27は、D(データ)入力がLレベルと
成っており、CD、SD入力がHレベルであれば、OR
26の出力の立上りに同期してQ出力がLレベルになる
ように設定されている。フリップフロップ27のQ出力
は、フリップフロップ25のCD入力と接続されてお
り、フリップフロップ25の反転Q出力はOR26に接
続されており、OR26の出力が内部クロック信号15
と成っている。従って内部クロック信号15は、まず位
相調整済みのシステムクロック信号30の立上りに同期
してHレベルと成る。このとき、位相調整済みの動作ク
ロック信号31がLレベルであれば、同時にフリップフ
ロップ25の反転Q出力はHレベルと成る。フリップフ
ロップ27については、内部クロック信号15に同期し
てQ出力がLレベルになるが、この時フリップフロップ
25のQ出力は既にLレベルと成っているのでCD入力
の影響はない。
【0023】さらに、ゲートの動作時間のため遅れて、
マルチプレクサ29、NOR28を通過したフリップフ
ロップ25のLレベルのQ出力がフリップフロップ27
のSD入力に入り、フリップフロップ27のQ出力はH
レベルと成る。さらに、時間が経過すると位相調整済み
の動作クロック信号31がHレベルと成り、続いて位相
調整済みのシステムクロック信号30がLレベルと成る
が、この時フリップフロップ25の反転Q出力はHレベ
ルのままであるので、OR26の出力はHレベルであ
り、内部クロック信号15もHレベルのままである。
【0024】さらに、時間が経過するとすると、位相調
整済みのシステムクロック信号30は再び立ち上がる
が、この時、位相調整済みの動作クロック信号31はま
だHレベルであり、フリップフロップ25の反転Q出力
はLレベルと成る。従って次に位相調整済みのシステム
クロック信号30がLレベルとなる間、OR26の出力
はLレベルと成り、内部クロック信号15もLレベルと
成る。以上を繰り返すことにより図3、4に示すような
内部クロック信号15を生成する。
【0025】一方、内部動作周波数、位相が異なる別の
処理装置を接続する場合のための調整機能を前記図5に
示す回路例で説明する。優先処理装置のアクセス要求信
号のタイミングが動作クロック信号2の立ち上がりから
1/4波長遅れて始まり、次の動作クロック信号2の立
ち上がりまでのTrw17で行われる様な処理装置の場
合の調停回路の動作タイミングチャートを図6に示す。
図5に示すセレクト信号12CをHレベルにすると、位
相調整済みの動作クロック信号31は、マルチプレクサ
33のB入力の反転したものと成り、つまり動作クロッ
ク信号2の反転したものとなる。この状態で回路を動作
させることにより、アクセス制御信号14に対する内部
クロック信号15のタイミングが図3、4の場合と同じ
内部クロック信号15を作り出すことができる。
【0026】また、例えば優先処理装置への入力クロッ
ク信号がシステムクロック信号3の1倍の周波数であ
り、動作クロック信号2が優先処理装置への入力クロッ
ク信号の1倍の周波数であり、動作クロック信号2の立
上りは入力クロック信号の立上りよりほぼ定まった時間
遅れを持つものとした異なった動作周波数の優先処理装
置を接続した場合の調停回路の動作タイミングチャート
を図7又は図8に示す。
【0027】この時の動作を図5を用いて説明する。こ
の場合、セレクト信号12A、12BをHレベルにセレ
クト信号12CをLレベルに設定する必要がある。セレ
クト信号12CはLレベルであるので、マルチプレクサ
33のZ出力である位相調整済み動作クロック信号31
は、動作クロック信号2と同じになる。これをフリップ
フロップ18、19により、システムクロック信号3の
立上りと立ち下がりでそれぞれ取り込みNAND23を
通すと、図7に示す位相関係の場合、NAND23の出
力はLレベルと成り、同じ周波数でも図8に示す位相関
係の場合、NAND23の出力はHレベルと成る。この
時、EX−OR21のもう一方の入力であるEX−OR
20の出力は、図7、図8いずれの場合でもHレベルで
あるため、EX−OR21を通し、フリップフロップ2
2でシステムクロック信号3の立上りに同期して取り込
んだQ出力は、図7の位相関係の場合Hレベル、図8の
位相関係の場合Lレベルと成る。
【0028】これに従って、図3、図4の場合と同様に
位相調整を行う。図7の位相関係の場合、位相調整済み
のシステムクロック信号30は、システムクロック信号
3の反転したものと成り、図8の位相関係の場合は、シ
ステムクロック信号3がそのままである。この時、AN
D38の出力はHレベルであり、RESET信号はLレ
ベル入力であるので、NOR37の出力はLレベルと成
る。従って、フリップフロップ25のSD入力は、Lレ
ベルとなり、反転Q出力は常にLレベルと成る。これに
より、OR26の出力は、位相調整済みのシステムクロ
ック信号30がそのまま出力されることになり、これが
内部クロック信号15となる。この場合も、内部クロッ
ク信号15のLレベルの期間は、図3、4の位相、周波
数関係の場合と同じくシステムクロック信号3の1/2
周期となるので、内部クロック信号15を利用している
被アクセス回路でのタイミング調整は必要なく、回路を
そのまま用いることができる。これにより、内部動作周
波数、位相が異なる別の処理装置を接続することができ
る。
【0029】
【発明の効果】本発明により、システムクロック信号と
動作クロック信号との位相関係に対する配慮を軽減でき
ると共に、同期化時の動作停止をさせないで優先処理装
置からのアクセスを可能とし、また、回路を、異なる周
波数、位相関係の処理装置と接続することができ、回路
の再設計の簡素化ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の調停回路のブロック図
である。
【図2】本発明の第2の実施例の調停回路のブロック図
である。
【図3】本発明の第1及び第2の実施例の調停回路の一
例のタイミングチャート図である。
【図4】本発明の第1及び第2の実施例の調停回路の一
例のタイミングチャート図である。
【図5】本発明の第2の実施例の調停回路の内部クロッ
ク作成部の一例の回路図である。
【図6】本発明の第2の実施例の調停回路の一例のタイ
ミングチャート図である。
【図7】本発明の第2の実施例の調停回路の一例のタイ
ミングチャート図である。
【図8】本発明の第2の実施例の調停回路の一例のタイ
ミングチャート図である。
【符号の説明】
1 調停回路 1A 調停回路 2 動作クロック信号 3 システムク
ロック信号 4 位相判定回路からの出力信号 5 内部クロッ
ク作成回路 6 優先処理装置アクセス要求信号 7 非優先処理
装置アクセス要求信号 8 Wait/Ready−N 信号 9 アクセス制
御回路 10 位相判定回路 11 位相調整
回路(その1) 11A 位相調整回路(その2) 12A セレク
ト信号1 12B セレクト信号2 12C セレク
ト信号3 13 被アクセス回路 14 調停され
たアクセス要求信号 15 内部クロック信号 16 Tck 17 Trw 18 フリップ
フロップ 19 フリップフロップ 20 EX−O
Rゲート 21 EX−ORゲート 22 フリップ
フロップ 23 NANDゲート 24 EX−N
ORゲート 25 フリップフロップ 26 ORゲー
ト 27 フリップフロップ 28 NORゲ
ート 29 マルチプレクサ 30 調整済み
システムクロック信号 31 調整済み動作クロック信号 32 NOTゲ
ート 33 マルチプレクサ 34 NAND
ゲート 35 NANDゲート 36 NAND
ゲート 37 NORゲート 38 ANDゲ
ート 39 リセット信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽根井 博幸 千葉県習志野市東習志野七丁目1番1号 株式会社日立製作所習志野工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 異なるクロック発生回路により、異なる
    周波数及び位相のクロック信号を受ける複数の処理装置
    が、各々並列して共有資源へアクセスを行なう際に、前
    記複数の処理装置を調停回路に接続し、前記共有資源へ
    のアクセスを調停する方法において、該調停方法は、前
    記調停回路に接続された処理装置のうちの一つに入力さ
    れるクロック信号に同期しているシステムクロック信号
    と、前記処理装置から出力され共有資源にアクセスする
    アクセス要求信号に同期し前記クロック信号から生成さ
    れる動作クロック信号とを受けて、該生成されるときの
    動作クロック信号のレベルがローレベルか、あるいはハ
    イレベルかにより、前記システムクロック信号と同期し
    た内部クロック信号を生成し、一方、前記接続された処
    理装置のうちの一つ以外の装置からのアクセス要求信号
    を、前記処理装置のうちの一つの装置からのアクセス要
    求信号が出力されているかいないかを確認し調停した
    後、前記内部クロック信号に同期させ、前記処理装置の
    うちの一つ以外の装置のアクセスを行わせることを特徴
    とする調停方法。
  2. 【請求項2】 異なるクロック発生回路により、異なる
    周波数及び位相のクロック信号を受ける複数の処理装置
    が、各々並列して共有資源へアクセスするのを、調停す
    る調停回路において、該調停回路は、該調停回路に接続
    された処理装置のうちの一つに入力されるクロック信号
    に同期しているシステムクロック信号と前記処理装置か
    ら出力され共有資源へのアクセス要求信号に同期し前記
    クロック信号から生成される動作クロック信号との位相
    差を判定する位相判定回路と、該位相判定回路からの出
    力信号の入力により前記システムクロック信号の位相を
    反転するかしないかを調整する位相調整回路と、該位相
    調整回路からの調整済のシステムクロック信号と前記動
    作クロック信号が入力され前記生成されるときの動作ク
    ロック信号のレベルがローレベルか、あるいはハイレベ
    ルかにより、前記システムクロック信号と同期した内部
    クロック信号を生成する内部クロック作成回路と、前記
    接続された処理装置のうちの一つの装置からのアクセス
    要求信号と前記処理装置のうちの一つ以外の装置からの
    アクセス要求信号と内部クロック信号とが入力され、前
    記処理装置のうちの一つの装置がアクセスしているとき
    は待機信号を前記処理装置以外の装置に出力し、アクセ
    スしていないときは調停された前記処理装置以外の装置
    のアクセス要求信号を被アクセス回路に出力するアクセ
    ス制御回路とを含んで構成されていることを特徴とする
    調停回路。
  3. 【請求項3】 前記調停回路に、前記動作クロック信号
    が前記位相判定回路及び前記内部クロック作成回路に入
    力される前に、前記動作クロック信号の位相を反転する
    かしないかを調整する位相調整回路を追設したことを特
    徴とする請求項2に記載の調停回路。
  4. 【請求項4】 前記調停回路に、動作周波数と位相が異
    なる処理装置を前記処理装置に接続可能とするために、
    前記それぞれの位相調整回路に、位相調整機能を作動さ
    せるセレクト信号を入力する端子を設けたことを特徴と
    する請求項2または3のうち、いずれか1項に記載の調
    停回路。
JP5246684A 1993-10-01 1993-10-01 調停方法及び調停回路 Pending JPH07105145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5246684A JPH07105145A (ja) 1993-10-01 1993-10-01 調停方法及び調停回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5246684A JPH07105145A (ja) 1993-10-01 1993-10-01 調停方法及び調停回路

Publications (1)

Publication Number Publication Date
JPH07105145A true JPH07105145A (ja) 1995-04-21

Family

ID=17152089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5246684A Pending JPH07105145A (ja) 1993-10-01 1993-10-01 調停方法及び調停回路

Country Status (1)

Country Link
JP (1) JPH07105145A (ja)

Similar Documents

Publication Publication Date Title
US5263172A (en) Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals
US5654988A (en) Apparatus for generating a pulse clock signal for a multiple-stage synchronizer
US8301932B2 (en) Synchronising between clock domains
EP0135879A2 (en) Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system
JPH07306827A (ja) P/q整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための方法および装置
US5564042A (en) Asynchronous clock switching between first and second clocks by extending phase of current clock and switching after a predetermined time and appropriated transitions
EP0786726A2 (en) Interrupt sharing technique for PCMCIA cards
EP0242879A2 (en) Data processor with wait control allowing high speed access
JPH09218849A (ja) デバイスのブリッジ方法及び装置
JPH0784863A (ja) 情報処理装置およびそれに適した半導体記憶装置
EP0261497A2 (en) Semaphore circuit for shared memory cells
JP2007133527A (ja) クロック信号生成回路、半導体集積回路及び分周率制御方法
US5644734A (en) Method and apparatus for multiplexing bus connector signals with sideband signals
JPH04233059A (ja) 情報処理装置
JPH11205293A (ja) 内部クロック同期化方法および内部クロック同期化回路
JPH07105145A (ja) 調停方法及び調停回路
JP2684806B2 (ja) 集積回路
KR0159008B1 (ko) 직접 메모리 억세스에서의 버스사용 중재회로
US6321342B1 (en) Method and apparatus for interfacing circuits that operate based upon different clock signals
KR100734521B1 (ko) 시스템 온 칩을 위한 ip 모듈
JP2003067324A (ja) インタフェース回路
JP2756445B2 (ja) 非同期回路リセット方式
JP2002351818A (ja) バス制御システム
KR100400933B1 (ko) 키폰시스템의 중앙처리장치와 주변장치간의 동기화장치
JPH04369064A (ja) 割込処理制御方法及びその装置