JPH07105461B2 - 半導体装置用絶縁基板の製造方法およびそのための金属パターン板 - Google Patents
半導体装置用絶縁基板の製造方法およびそのための金属パターン板Info
- Publication number
- JPH07105461B2 JPH07105461B2 JP2207271A JP20727190A JPH07105461B2 JP H07105461 B2 JPH07105461 B2 JP H07105461B2 JP 2207271 A JP2207271 A JP 2207271A JP 20727190 A JP20727190 A JP 20727190A JP H07105461 B2 JPH07105461 B2 JP H07105461B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal
- plate
- metal pattern
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/047—Attaching leadframes to insulating supports, e.g. for tape automated bonding [TAB]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置用の絶縁基板の製造方法と、そ
れに用いられる新規な金属部材に関する。
れに用いられる新規な金属部材に関する。
電力用半導体装置においては、半導体チップを装置内に
固定するとともに、その半導体エレメントに関連する電
気的接続を図るために、導電性の回路パターンと絶縁膜
とを有する絶縁基板が用いられる。第9A図はこのような
絶縁基板の従来例を示す平面図であり、第9B図はそのIX
−IX断面図である。絶縁基板100は金属板101の上面に絶
縁膜102を有しており、この絶縁膜102の上に金属製の回
路パターン103が固定されている。回路パターン103は３
つの部分103a〜103cからなり、そのうちの中央の部分10
3bの上に半導体チップ104が取付けられる。また、両側
の部分103a,103cはアルミ線105によって半導体チップ10
4と電気的に接続される。
固定するとともに、その半導体エレメントに関連する電
気的接続を図るために、導電性の回路パターンと絶縁膜
とを有する絶縁基板が用いられる。第9A図はこのような
絶縁基板の従来例を示す平面図であり、第9B図はそのIX
−IX断面図である。絶縁基板100は金属板101の上面に絶
縁膜102を有しており、この絶縁膜102の上に金属製の回
路パターン103が固定されている。回路パターン103は３
つの部分103a〜103cからなり、そのうちの中央の部分10
3bの上に半導体チップ104が取付けられる。また、両側
の部分103a,103cはアルミ線105によって半導体チップ10
4と電気的に接続される。
これらのうち、金属板101は半導体チップ104の動作時に
生ずる熱を放熱するためのヒートシンクとして作用し、
その厚さは１〜3mm程度である。絶縁膜102は回路パター
ン103と金属板101との間を電気的に絶縁する作用を有
し、その厚さは0.05〜0.2mm程度である。さらに、回路
パターン103の厚さは0.03〜0.3mm程度であり、その端部
エリア103e上に外部端子を立設することにより、半導体
チップ104と外部回路との電気的接続が図られる。な
お、絶縁基板100の端部には、この絶縁基板100を組込ん
だ半導体装置を所望の機器に取付ける際に用いられるボ
ルト孔106が形成されている。
生ずる熱を放熱するためのヒートシンクとして作用し、
その厚さは１〜3mm程度である。絶縁膜102は回路パター
ン103と金属板101との間を電気的に絶縁する作用を有
し、その厚さは0.05〜0.2mm程度である。さらに、回路
パターン103の厚さは0.03〜0.3mm程度であり、その端部
エリア103e上に外部端子を立設することにより、半導体
チップ104と外部回路との電気的接続が図られる。な
お、絶縁基板100の端部には、この絶縁基板100を組込ん
だ半導体装置を所望の機器に取付ける際に用いられるボ
ルト孔106が形成されている。
ところで、近年においては、小形でかつ大電力をコント
ロールできる電力用半導体装置が要求されるようになっ
ている。ところが、従来の絶縁基板100では垂直面内に
おける回路パターン103の断面積があまり大きくないた
め、半導体チップ104に大電流を流したときに、回路パ
ターン103を通じた横方向の熱拡散が不十分であるばか
りでなく、回路パターン103自身における電圧降下や発
熱も大きくなる。その結果、この絶縁基板100を組込ん
だ半導体装置は大電力に耐えないものとなっている。
ロールできる電力用半導体装置が要求されるようになっ
ている。ところが、従来の絶縁基板100では垂直面内に
おける回路パターン103の断面積があまり大きくないた
め、半導体チップ104に大電流を流したときに、回路パ
ターン103を通じた横方向の熱拡散が不十分であるばか
りでなく、回路パターン103自身における電圧降下や発
熱も大きくなる。その結果、この絶縁基板100を組込ん
だ半導体装置は大電力に耐えないものとなっている。
垂直面内における回路パターン103の断面積を大きくす
る方法としては、回路パターン103の平面サイズを大き
くする方法が考えられる。しかし、その場合には絶縁基
板100全体としての平面サイズも必然的に大きくなり、
小形でかつ大電力に耐えるという要求に反したものとな
る。このため、装置の大形化を防止しつつ回路パターン
103の垂直面内の断面積を大きくするためには、回路パ
ターン103の厚さを厚くすることが必要となってくる。
る方法としては、回路パターン103の平面サイズを大き
くする方法が考えられる。しかし、その場合には絶縁基
板100全体としての平面サイズも必然的に大きくなり、
小形でかつ大電力に耐えるという要求に反したものとな
る。このため、装置の大形化を防止しつつ回路パターン
103の垂直面内の断面積を大きくするためには、回路パ
ターン103の厚さを厚くすることが必要となってくる。
厚い回路パターンを得るための方法としては、２つの方
法が考えられる。第１の方法は、比較的厚い均一な金属
板を絶縁膜102上に貼り付け、その金属板を選択的にエ
ッチングして厚い回路パターンを得る方法である。ま
た、第２の方法は、比較的厚い均一な金属板をあらかじ
めパンチング加工して回路パターンの各部分を個別部品
として作成し、それらを絶縁膜102上に配列して貼り付
ける方法である。
法が考えられる。第１の方法は、比較的厚い均一な金属
板を絶縁膜102上に貼り付け、その金属板を選択的にエ
ッチングして厚い回路パターンを得る方法である。ま
た、第２の方法は、比較的厚い均一な金属板をあらかじ
めパンチング加工して回路パターンの各部分を個別部品
として作成し、それらを絶縁膜102上に配列して貼り付
ける方法である。
これらのうち、第１の方法では、厚い金属板をエッチン
グしなければならないため、寸法精度が低いという問題
がある。また、第２の方法では回路パターンの各部の寸
法精度は高いが、個別部品の数が多くなる上に、絶縁膜
102上における回路パターンの各部分の位置決めのため
に治具が必要となって、製造コストが高くなるという問
題がある。
グしなければならないため、寸法精度が低いという問題
がある。また、第２の方法では回路パターンの各部の寸
法精度は高いが、個別部品の数が多くなる上に、絶縁膜
102上における回路パターンの各部分の位置決めのため
に治具が必要となって、製造コストが高くなるという問
題がある。
この発明は上記の問題の克服を意図しており、厚い回路
パターンを有する絶縁基板を、高い寸法精度でかつ低コ
ストで製造することを目的とする。
パターンを有する絶縁基板を、高い寸法精度でかつ低コ
ストで製造することを目的とする。
〔課題を解決するための手段〕 この発明の第１の構成では、金属板上に形成された絶縁
膜と、前記絶縁膜上に固定された導電性の回路パターン
とを備え、半導体装置に組込まれて使用される絶縁基板
の製造方法において、（ａ） 前記回路パターンの各部
に相当する平面形状を有し、かつ比較的厚く形成された
複数の本体部分と、前記複数の本体部分を相互に接続
し、かつ比較的薄く形成された接続部分とが一体化され
た金属パターン板を準備する工程と、（ｂ） 前記金属
板上に前記絶縁膜を形成する工程と、（ｃ） 前記絶縁
膜上に前記絶縁膜が硬化する前に前記金属パターン板を
位置決めして載置し、前記絶縁膜を硬化することにより
前記金属パターン板を固定する工程と、（ｄ） 前記絶
縁膜上に固定された前記金属パターン板上にレジスト層
を形成してパターニングし、前記金属パターン板のうち
前記接続部分をエッチングあるいは機械的な切断手法に
よって取除き、それによって前記絶縁基板を得る工程と
を実行する。
膜と、前記絶縁膜上に固定された導電性の回路パターン
とを備え、半導体装置に組込まれて使用される絶縁基板
の製造方法において、（ａ） 前記回路パターンの各部
に相当する平面形状を有し、かつ比較的厚く形成された
複数の本体部分と、前記複数の本体部分を相互に接続
し、かつ比較的薄く形成された接続部分とが一体化され
た金属パターン板を準備する工程と、（ｂ） 前記金属
板上に前記絶縁膜を形成する工程と、（ｃ） 前記絶縁
膜上に前記絶縁膜が硬化する前に前記金属パターン板を
位置決めして載置し、前記絶縁膜を硬化することにより
前記金属パターン板を固定する工程と、（ｄ） 前記絶
縁膜上に固定された前記金属パターン板上にレジスト層
を形成してパターニングし、前記金属パターン板のうち
前記接続部分をエッチングあるいは機械的な切断手法に
よって取除き、それによって前記絶縁基板を得る工程と
を実行する。
また、この発明の第２の構成では、所定の平面サイズを
有する金属板上に形成された絶縁膜と、前記絶縁膜上に
固定された導電性の回路パターンとを備え、半導体装置
に組込まれて使用される絶縁基板の製造するにあたっ
て、（ａ） 前記平面サイズの２倍以上の平面サイズを
有する金属平板を準備する工程と、（ｂ） 前記回路パ
ターンの各部に相当する平面形状を有し、かつ比較的厚
く形成された複数の本体部分と、前記複数の本体部分を
相互に接続し、かつ比較的薄く形成された第１の接続部
分とを有するユニットが、比較的薄く形成された第２の
接続部分によって複数個接続されて一体化された金属パ
ターン板を準備する工程と、（ｃ） 前記金属平板上に
前記絶縁膜を形成する工程と、（ｄ） 前記絶縁膜上に
前記絶縁膜が硬化する前に前記金属パターン板を位置決
めして載置し、前記絶縁膜を硬化することにより前記金
属パターン板を固定する工程と、（ｅ） 前記絶縁膜上
に固定された前記金属パターン板上にレジスト層を形成
してパターニングし、前記金属パターン板のうち前記第
１と第２の接続部分をエッチングあるいは機械的な切断
手法によって取除く工程と、（ｆ） 前記（ｅ）の工程
で得られた構造を前記ユニットごとに切分けて前記絶縁
基板を複数得る工程とを実行する。
有する金属板上に形成された絶縁膜と、前記絶縁膜上に
固定された導電性の回路パターンとを備え、半導体装置
に組込まれて使用される絶縁基板の製造するにあたっ
て、（ａ） 前記平面サイズの２倍以上の平面サイズを
有する金属平板を準備する工程と、（ｂ） 前記回路パ
ターンの各部に相当する平面形状を有し、かつ比較的厚
く形成された複数の本体部分と、前記複数の本体部分を
相互に接続し、かつ比較的薄く形成された第１の接続部
分とを有するユニットが、比較的薄く形成された第２の
接続部分によって複数個接続されて一体化された金属パ
ターン板を準備する工程と、（ｃ） 前記金属平板上に
前記絶縁膜を形成する工程と、（ｄ） 前記絶縁膜上に
前記絶縁膜が硬化する前に前記金属パターン板を位置決
めして載置し、前記絶縁膜を硬化することにより前記金
属パターン板を固定する工程と、（ｅ） 前記絶縁膜上
に固定された前記金属パターン板上にレジスト層を形成
してパターニングし、前記金属パターン板のうち前記第
１と第２の接続部分をエッチングあるいは機械的な切断
手法によって取除く工程と、（ｆ） 前記（ｅ）の工程
で得られた構造を前記ユニットごとに切分けて前記絶縁
基板を複数得る工程とを実行する。
この発明はまた、上記の製造方法に使用される金属パタ
ーン板をも対象としている。そして、この発明の第３の
構成では、絶縁膜を介して導電性の回路パターンが金属
板上に固定されてなり、半導体装置に組込まれて使用さ
れる絶縁基板を製造する際に使用される金属パターン板
として、（ａ） 前記回路パターンの各部に相当する平
面形状を有し、かつ比較的厚く形成された複数の本体部
分と、（ｂ） 前記複数の本体部分と一体に形成され、
前記複数の本体部分を相互に接続する比較的薄い接続部
分とを備える金属パターン板を提供する。
ーン板をも対象としている。そして、この発明の第３の
構成では、絶縁膜を介して導電性の回路パターンが金属
板上に固定されてなり、半導体装置に組込まれて使用さ
れる絶縁基板を製造する際に使用される金属パターン板
として、（ａ） 前記回路パターンの各部に相当する平
面形状を有し、かつ比較的厚く形成された複数の本体部
分と、（ｂ） 前記複数の本体部分と一体に形成され、
前記複数の本体部分を相互に接続する比較的薄い接続部
分とを備える金属パターン板を提供する。
また、第４の構成による金属パターン板では、回路パタ
ーンの各部に相当する平面形状を有し、かつ比較的厚く
形成された複数の本体部分と、前記複数の本体部分を相
互に接続する比較的薄い第１の接続部分とを有するユニ
ットが、比較的薄い第２の接続部分によって複数個接続
されて一体化されている。
ーンの各部に相当する平面形状を有し、かつ比較的厚く
形成された複数の本体部分と、前記複数の本体部分を相
互に接続する比較的薄い第１の接続部分とを有するユニ
ットが、比較的薄い第２の接続部分によって複数個接続
されて一体化されている。
この発明の第１の構成では、金属パターン板において、
回路パターンに対応する各本体部分が接続部分と一体化
された状態で形成されるが、その形成は絶縁膜上に固定
する前にあらかじめ行われるため、たとえばパンチング
加工のような寸法精度の高い加工法を採用できる。ま
た、各本体部分の相互の切り離しは絶縁膜上に固定され
た後に行われるため、改めて回路パターン各部の位置決
めを行う必要はない。そして接続部分は比較的薄くされ
ているため、その取除きは容易であって、その取除きの
際に回路パターンの寸法精度が低下することもない。
回路パターンに対応する各本体部分が接続部分と一体化
された状態で形成されるが、その形成は絶縁膜上に固定
する前にあらかじめ行われるため、たとえばパンチング
加工のような寸法精度の高い加工法を採用できる。ま
た、各本体部分の相互の切り離しは絶縁膜上に固定され
た後に行われるため、改めて回路パターン各部の位置決
めを行う必要はない。そして接続部分は比較的薄くされ
ているため、その取除きは容易であって、その取除きの
際に回路パターンの寸法精度が低下することもない。
この発明の第２の構成では、回路パターンの各部に相当
する複数の本体部分とそれを接続する第１の接続部分と
がユニットとされ、そのユニットを複数個接続した金属
パターン板が用いられる。したがって、厚い回路パター
ンを有する複数の絶縁基板が同時に得られる。また、絶
縁膜上での金属パターン板全体の位置決めを行うことに
より、各絶縁基板における回路パターンの位置決めが同
時に達成されるため、各絶縁基板ごとの位置決めは不要
となる。
する複数の本体部分とそれを接続する第１の接続部分と
がユニットとされ、そのユニットを複数個接続した金属
パターン板が用いられる。したがって、厚い回路パター
ンを有する複数の絶縁基板が同時に得られる。また、絶
縁膜上での金属パターン板全体の位置決めを行うことに
より、各絶縁基板における回路パターンの位置決めが同
時に達成されるため、各絶縁基板ごとの位置決めは不要
となる。
さらに、この発明の第３と第４の構成にかかる金属パタ
ーン板は、上記第１と第２の構成にかかる絶縁基板の製
造に適したものとなっている。
ーン板は、上記第１と第２の構成にかかる絶縁基板の製
造に適したものとなっている。
なお、この発明において「金属」とは、単体金属、合金
および積層金属のいずれをも包含する用語である。
および積層金属のいずれをも包含する用語である。
第1A図から第1F図は、この発明の一実施例である半導体
装置用絶縁基板の製造方法を示す工程断面図であり、こ
の実施例は、複数の絶縁基板を同時に得るように構成さ
れている。まず、１〜3mm程度の厚さD1を有するフラッ
トな金属平板１を準備する（第1A図）。この金属平板１
はたとえばアルミニウム板であり、その平面サイズは、
製造されるべき絶縁基板の平面サイズの２倍以上とされ
る。これは、後の切断工程を通じて複数の絶縁基板を同
時に得るために必要とされる条件である。たとえば50mm
×100mmの平面サイズを有する絶縁基板を製造する場合
には、この金属平板１の平面サイズは250mm×500mmとさ
れる。
装置用絶縁基板の製造方法を示す工程断面図であり、こ
の実施例は、複数の絶縁基板を同時に得るように構成さ
れている。まず、１〜3mm程度の厚さD1を有するフラッ
トな金属平板１を準備する（第1A図）。この金属平板１
はたとえばアルミニウム板であり、その平面サイズは、
製造されるべき絶縁基板の平面サイズの２倍以上とされ
る。これは、後の切断工程を通じて複数の絶縁基板を同
時に得るために必要とされる条件である。たとえば50mm
×100mmの平面サイズを有する絶縁基板を製造する場合
には、この金属平板１の平面サイズは250mm×500mmとさ
れる。
次に、金属平板１の上面全面にエポキシ樹脂を塗布し、
それによって0.05〜0.2mm程度の厚さD2を有する絶縁膜
２を形成する（第1B図）。このエポキシ樹脂が硬化する
前に金属パターン板10を絶縁膜２の上に位置決めして載
置する（第1C図）。この金属パターン板10は次に述べる
ような形状を有する銅で形成されており、エポキシ樹脂
が硬化することによって絶縁膜２上に貼り付けて固定さ
れる。すなわち、絶縁板２を形成するエポキシ樹脂は、
電気的絶縁材と接着剤との２つの作用を有している。
それによって0.05〜0.2mm程度の厚さD2を有する絶縁膜
２を形成する（第1B図）。このエポキシ樹脂が硬化する
前に金属パターン板10を絶縁膜２の上に位置決めして載
置する（第1C図）。この金属パターン板10は次に述べる
ような形状を有する銅で形成されており、エポキシ樹脂
が硬化することによって絶縁膜２上に貼り付けて固定さ
れる。すなわち、絶縁板２を形成するエポキシ樹脂は、
電気的絶縁材と接着剤との２つの作用を有している。
第2A図は金属パターン板10の平面図である。金属パター
ン板10はパターンユニットPUのマトリクス配列を有して
おり、この実施例では５行５列の計25個の連結パターン
ユニットPUが存在している。各ユニットPUは絶縁基板上
に形成すべき回路パターンの各部に相当する複数の本体
部分11a〜11cと、これらの本体部分11a〜11cを相互に接
続する第１の接続部分12とを有している。また、各ユニ
ットPU相互間は、第２の接続部分13によって相互に接続
されている。
ン板10はパターンユニットPUのマトリクス配列を有して
おり、この実施例では５行５列の計25個の連結パターン
ユニットPUが存在している。各ユニットPUは絶縁基板上
に形成すべき回路パターンの各部に相当する複数の本体
部分11a〜11cと、これらの本体部分11a〜11cを相互に接
続する第１の接続部分12とを有している。また、各ユニ
ットPU相互間は、第２の接続部分13によって相互に接続
されている。
第3A図は、第2A図において破線で囲まれたユニットPUの
拡大図である。また、第3B図は第3A図のIII−III断面図
である。本体部分11a〜11cのそれぞれは比較的厚い厚さ
D3を有しており、この実施例ではこの厚さD3は1.0〜2.0
mm程度とされている。また、第１と第２の接続部分12,1
3のそれぞれは比較的薄い厚さD4,D5を有しており、この
実施例ではこれらの厚さD4,D5はともに0.3〜0.5mm程度
とされている。本体部分11a〜11cと接続部分12,13との
それぞれの底面は同一平面上にあるが、接続部分12,13
のそれぞれの上面は本体部分11a〜11cの上面よりも低
い。
拡大図である。また、第3B図は第3A図のIII−III断面図
である。本体部分11a〜11cのそれぞれは比較的厚い厚さ
D3を有しており、この実施例ではこの厚さD3は1.0〜2.0
mm程度とされている。また、第１と第２の接続部分12,1
3のそれぞれは比較的薄い厚さD4,D5を有しており、この
実施例ではこれらの厚さD4,D5はともに0.3〜0.5mm程度
とされている。本体部分11a〜11cと接続部分12,13との
それぞれの底面は同一平面上にあるが、接続部分12,13
のそれぞれの上面は本体部分11a〜11cの上面よりも低
い。
本体部分11a〜11cと接続部分12,13とは一体に形成され
ている。そして、このような形状を有する金属パターン
板10は、機械加工によって表面に段差を設けた銅板のパ
ンチングによって製造することができる。したがって、
本体部分11a〜11cや接続部分12,13の寸法精度は十分に
高いものとなっている。また、本体部分11a〜11cの相互
間隔は、絶縁基板上における回路パターンの各部の相互
間隔に応じて決定されている。さらに、第2A図の各ユニ
ットPU間の配列間隔は、製造すべき絶縁基板の平面サイ
ズに応じて定められている。第1C図のように絶縁膜２を
介して金属板１上に金属パターン板10を固定した状態
が、第2B図に平面図として示されている。
ている。そして、このような形状を有する金属パターン
板10は、機械加工によって表面に段差を設けた銅板のパ
ンチングによって製造することができる。したがって、
本体部分11a〜11cや接続部分12,13の寸法精度は十分に
高いものとなっている。また、本体部分11a〜11cの相互
間隔は、絶縁基板上における回路パターンの各部の相互
間隔に応じて決定されている。さらに、第2A図の各ユニ
ットPU間の配列間隔は、製造すべき絶縁基板の平面サイ
ズに応じて定められている。第1C図のように絶縁膜２を
介して金属板１上に金属パターン板10を固定した状態
が、第2B図に平面図として示されている。
第1C図の構造を得た後、この構造の上面全面にレジスト
を塗布し、そのレジストをパターニングすることによっ
て第1D図に示すレジスト層３を得る。このレジスト層３
は接続部分12,13以外の上面全面を覆っている。そし
て、このレジスト層３をマスクとして接続部分12,13を
エッチングし、それによって接続部分12,13を取除く。
このエッチングの後にレジスト層３を取除くと、第1E図
に示すように本体部分11a〜11cのみを有する回路パター
ンＰを得ることができる。接続部分12,13の厚さは比較
的薄いため、上記エッチングに必要とされる時間は短く
てすむ。したがって、本体部分11a〜11cの側面における
サイドエッチもそれほど顕著ではなく、本体部分11a〜1
1cの寸法精度が大きく狂うことはない。
を塗布し、そのレジストをパターニングすることによっ
て第1D図に示すレジスト層３を得る。このレジスト層３
は接続部分12,13以外の上面全面を覆っている。そし
て、このレジスト層３をマスクとして接続部分12,13を
エッチングし、それによって接続部分12,13を取除く。
このエッチングの後にレジスト層３を取除くと、第1E図
に示すように本体部分11a〜11cのみを有する回路パター
ンＰを得ることができる。接続部分12,13の厚さは比較
的薄いため、上記エッチングに必要とされる時間は短く
てすむ。したがって、本体部分11a〜11cの側面における
サイドエッチもそれほど顕著ではなく、本体部分11a〜1
1cの寸法精度が大きく狂うことはない。
第1E図の状態における平面図が第2C図に示されており、
回路パターンＰのマトリクス状配列が絶縁膜２上に存在
している。なお、回路パターンＰの各部分は金属パター
ン板10の本体部分11a〜11cに相当することは上述した通
りであるが、以下ではエッチングによって相互に分離さ
れた後の部分11a〜11cを特に参照記号Pa,Pb,Pcで表現す
る。
回路パターンＰのマトリクス状配列が絶縁膜２上に存在
している。なお、回路パターンＰの各部分は金属パター
ン板10の本体部分11a〜11cに相当することは上述した通
りであるが、以下ではエッチングによって相互に分離さ
れた後の部分11a〜11cを特に参照記号Pa,Pb,Pcで表現す
る。
次の工程（第1F図）では、複数の絶縁基板の相互の境界
線BLとなるべき位置に沿って第1E図の構造を切り分けて
複数の絶縁基板20を得る。この実施例では第2D図に示す
ようにこの構造を５行５列に切分けて25個の絶縁基板20
を得ている。ただし、第1F図および第2D図では、図示の
便宜上、切り分けた後の絶縁基板20を相互に若干引離し
た状態が示されている。この切分けプロセスは、たとえ
ばダイシングマシンを用いて行うことができる。また、
この切り分けと同時に、絶縁膜２と金属平板１とを貫通
するボルト孔４を形成しておく。第1F図中に図示した境
界線BLよりも左側の構造は、第４図に平面図として示し
た絶縁基板20のＦ−Ｆ断面に相当する。
線BLとなるべき位置に沿って第1E図の構造を切り分けて
複数の絶縁基板20を得る。この実施例では第2D図に示す
ようにこの構造を５行５列に切分けて25個の絶縁基板20
を得ている。ただし、第1F図および第2D図では、図示の
便宜上、切り分けた後の絶縁基板20を相互に若干引離し
た状態が示されている。この切分けプロセスは、たとえ
ばダイシングマシンを用いて行うことができる。また、
この切り分けと同時に、絶縁膜２と金属平板１とを貫通
するボルト孔４を形成しておく。第1F図中に図示した境
界線BLよりも左側の構造は、第４図に平面図として示し
た絶縁基板20のＦ−Ｆ断面に相当する。
以上のような製造方法によれば、回路パターンＰの各部
分Pa〜Pcの相対的位置決めは金属パターン板10を製造す
る段階で既になされているため、絶縁膜２上で各部分Pa
〜Pcの配置間隔を調整するための治具は不要である。ま
た、切り分け前の金属平板１ないしは絶縁膜２上におけ
る金属パターン板10の全体としての位置決めを行うこと
によって、絶縁膜２上での各回路パターンＰの位置決め
が同時に達成される。回路パターンＰの各部分Pa〜Pcの
寸法精度が高いことは既述した通りである。
分Pa〜Pcの相対的位置決めは金属パターン板10を製造す
る段階で既になされているため、絶縁膜２上で各部分Pa
〜Pcの配置間隔を調整するための治具は不要である。ま
た、切り分け前の金属平板１ないしは絶縁膜２上におけ
る金属パターン板10の全体としての位置決めを行うこと
によって、絶縁膜２上での各回路パターンＰの位置決め
が同時に達成される。回路パターンＰの各部分Pa〜Pcの
寸法精度が高いことは既述した通りである。
このようにして製造された絶縁基板20の使用方法は次の
通りである。第5A図に平面図として、また第5B図に正面
図として示すように、回路パターンＰの中央部分Pbの上
に半導体チップ21がハンダ付けされる。そしてアルミ線
22を用いたワイヤボンディングによって半導体チップ21
と回路パターンＰの両側部分Pa,Pcとを接続する。中央
部分Pbと半導体チップ21との電気的接続は、半導体チッ
プ21の裏面が中央部分Pbに電気的に接触していることに
よって達成される。
通りである。第5A図に平面図として、また第5B図に正面
図として示すように、回路パターンＰの中央部分Pbの上
に半導体チップ21がハンダ付けされる。そしてアルミ線
22を用いたワイヤボンディングによって半導体チップ21
と回路パターンＰの両側部分Pa,Pcとを接続する。中央
部分Pbと半導体チップ21との電気的接続は、半導体チッ
プ21の裏面が中央部分Pbに電気的に接触していることに
よって達成される。
回路パターンＰの各部分Pa〜Pcの各端部上には外部端子
（ファストン端子）23が立設される。そしてケーシング
24が絶縁基板20上に取付けられる。ケーシング24の内部
空間25は樹脂封止される。このようにして得られた半導
体装置30では、回路パターンＰの厚さが厚いため、比較
的小形でかつ大電力に耐えることができる。
（ファストン端子）23が立設される。そしてケーシング
24が絶縁基板20上に取付けられる。ケーシング24の内部
空間25は樹脂封止される。このようにして得られた半導
体装置30では、回路パターンＰの厚さが厚いため、比較
的小形でかつ大電力に耐えることができる。
以下、この発明の他の実施例についてべる。
（１） 第6A図に示す金属パターン板10aでは、本体部
分11a〜11cの上面と接続部分12,13の上面とが同一平面
上にある一方、本体部分11a〜11cの底面は接続部分12,1
3の底面よりも低くなっている。このような金属パター
ン板10aを絶縁膜２の上に貼り付けたときには、接続部
分12,13は絶縁膜２に接触していない状態となる。この
ため、接続部分12,13を取除くにあたって、エッチング
を用いる以外に、機械的な切断装置を用いることもでき
る。また、第6B図に示すように、接続部分12,13が本体
部分11a〜11cの中間高さに設けられている金属パターン
板10bも利用可能である。
分11a〜11cの上面と接続部分12,13の上面とが同一平面
上にある一方、本体部分11a〜11cの底面は接続部分12,1
3の底面よりも低くなっている。このような金属パター
ン板10aを絶縁膜２の上に貼り付けたときには、接続部
分12,13は絶縁膜２に接触していない状態となる。この
ため、接続部分12,13を取除くにあたって、エッチング
を用いる以外に、機械的な切断装置を用いることもでき
る。また、第6B図に示すように、接続部分12,13が本体
部分11a〜11cの中間高さに設けられている金属パターン
板10bも利用可能である。
（２） 接続部分12,13は第3A図のような線状のブリッ
ジでもよく、比較的幅が広い平面的なものであってもよ
い。金属パターン板10の取扱い時に容易に変形しない範
囲内において、接続部分12,13は可能な限り薄くかつ細
い方が好ましい。
ジでもよく、比較的幅が広い平面的なものであってもよ
い。金属パターン板10の取扱い時に容易に変形しない範
囲内において、接続部分12,13は可能な限り薄くかつ細
い方が好ましい。
（３） 第7A図は絶縁基板を個別に製造する際に使用さ
れる金属パターン板10cを示す平面図であり、第7B図は
そのVII−VII断面図である。この金属パターン板10c
も、比較的厚い本体部分11a〜11cと比較的薄い接続部分
12とを一体的に形成した形状となっている。この金属パ
ターン板10cを用いるときには、絶縁基板の平面サイズ
と同じ平面サイズの金属板をあらかじめ準備し、絶縁膜
を介してこの金属パターン板10cを当該金属板上に固定
する。そして選択的エッチングによって接続部分12を取
除く。
れる金属パターン板10cを示す平面図であり、第7B図は
そのVII−VII断面図である。この金属パターン板10c
も、比較的厚い本体部分11a〜11cと比較的薄い接続部分
12とを一体的に形成した形状となっている。この金属パ
ターン板10cを用いるときには、絶縁基板の平面サイズ
と同じ平面サイズの金属板をあらかじめ準備し、絶縁膜
を介してこの金属パターン板10cを当該金属板上に固定
する。そして選択的エッチングによって接続部分12を取
除く。
（４） 金属パターン板10,10a〜10cの材料は、銅以外
の金属たとえばアルミニウムでもよい。金属平板１もア
ルミニウム以外の金属で形成されていてもよい。第8A図
に示すように銅板7aの上面にニッケルメッキ層8aを設け
た金属平板1aや、第8B図に示すようにヒット基板として
知られている銅7bとアルミニウム8bとの積層金属板も利
用できる。金属平板１や金属パターン板10,10a〜10cは
合金であってもよい。
の金属たとえばアルミニウムでもよい。金属平板１もア
ルミニウム以外の金属で形成されていてもよい。第8A図
に示すように銅板7aの上面にニッケルメッキ層8aを設け
た金属平板1aや、第8B図に示すようにヒット基板として
知られている銅7bとアルミニウム8bとの積層金属板も利
用できる。金属平板１や金属パターン板10,10a〜10cは
合金であってもよい。
（５） エッチングによって接続部分12,13を取除くに
あたってはレジスト層３を形成しなくてもよい。すなわ
ち、接続部分12,13は比較的薄いため、それらが完全に
エッチングされてしまうまでの時間は比較的短く、その
間に本体部分11a〜11cがエッチャントによって侵食され
ても十分な厚さの金属層がその本体部分11a〜11c中に残
る。したがって、エッチングにより、本体部分11a〜11c
の表面に著しい凹凸が生じない限り、レジスト層３を省
略してもかまわない。
あたってはレジスト層３を形成しなくてもよい。すなわ
ち、接続部分12,13は比較的薄いため、それらが完全に
エッチングされてしまうまでの時間は比較的短く、その
間に本体部分11a〜11cがエッチャントによって侵食され
ても十分な厚さの金属層がその本体部分11a〜11c中に残
る。したがって、エッチングにより、本体部分11a〜11c
の表面に著しい凹凸が生じない限り、レジスト層３を省
略してもかまわない。
（６） この発明は単一の半導体チップを搭載するため
の絶縁基板に限らず、１または複数の半導体チップと受
動素子などの電子素子を搭載する絶縁基板にも適用でき
る。したがって、この発明における「半導体装置」と
は、半導体チップを含む種々の電子素子や電気機器を搭
載する装置もを包含する用語である。この発明は大電力
用の半導体装置のための絶縁基板に特に適しているが、
それ以外の装置に適用することを禁ずるものではない。
の絶縁基板に限らず、１または複数の半導体チップと受
動素子などの電子素子を搭載する絶縁基板にも適用でき
る。したがって、この発明における「半導体装置」と
は、半導体チップを含む種々の電子素子や電気機器を搭
載する装置もを包含する用語である。この発明は大電力
用の半導体装置のための絶縁基板に特に適しているが、
それ以外の装置に適用することを禁ずるものではない。
以上説明したように、請求項１の方法によれば、絶縁膜
上に固定される前に回路パターンを含んだ金属パターン
板が形成され、かつ回路パターンの各部に相当する本体
部分は接続部分によって相互に接続されているため、回
路パターンの寸法精度が高いだけでなく、回路パターン
の各部の相対的位置決めを絶縁膜上で行う必要はない。
また、接続部分の厚さを薄くしているため、回路パター
ンに相当する本体部分の厚さを厚くしても接続部分の取
除きは容易である。したがって、厚い回路パターンを有
する絶縁基板を、高い寸法精度でかつ低コストで得るこ
とができる。
上に固定される前に回路パターンを含んだ金属パターン
板が形成され、かつ回路パターンの各部に相当する本体
部分は接続部分によって相互に接続されているため、回
路パターンの寸法精度が高いだけでなく、回路パターン
の各部の相対的位置決めを絶縁膜上で行う必要はない。
また、接続部分の厚さを薄くしているため、回路パター
ンに相当する本体部分の厚さを厚くしても接続部分の取
除きは容易である。したがって、厚い回路パターンを有
する絶縁基板を、高い寸法精度でかつ低コストで得るこ
とができる。
請求項２の方法では複数のユニットが相互に接続された
金属パターン板を用いることにより、上記の利点を有す
る絶縁基板を同時に複数個得ることができる。
金属パターン板を用いることにより、上記の利点を有す
る絶縁基板を同時に複数個得ることができる。
また請求項３および４の金属パターン板は、上記各方法
の実施に適した部材となっている。
の実施に適した部材となっている。
第1A図から第1F図はこの発明の一実施例である絶縁基板
の製造方法を示す工程断面図、第2A図から第2D図は実施
例における金属パターン板とそれを用いた絶縁基板の製
造過程とを示す平面図、第3A図はパターンユニットの平
面図、第3B図は第3A図のIII−III断面図、第４図は実施
例によって得られた絶縁基板の拡大平面図、第5A図およ
び第5B図はそれぞれ絶縁基板を用いた半導体装置の製造
方法を示す平面図および正面図、第6A図および第6B図は
金属パターン板の他の例を示す断面図、第7A図は絶縁基
板を個別に製造する際に使用される金属パターン板の平
面図、第7B図は第7A図のVII−VII断面図、第8A図および
第8B図は金属板の他の例を示す断面図、第9A図は従来の
絶縁基板の平面図、第9B図は第9A図のIX−IX断面図であ
る。 図において１は金属平板、２は絶縁膜、10は金属パター
ン板、11a〜11cは本体部分、12は第１の接続部分、13は
第２の接続部分、20は絶縁基板、PUはパターンユニッ
ト、Ｐは回路パターンである。 なお、各図中同一符号は同一または相当部分を示す。
の製造方法を示す工程断面図、第2A図から第2D図は実施
例における金属パターン板とそれを用いた絶縁基板の製
造過程とを示す平面図、第3A図はパターンユニットの平
面図、第3B図は第3A図のIII−III断面図、第４図は実施
例によって得られた絶縁基板の拡大平面図、第5A図およ
び第5B図はそれぞれ絶縁基板を用いた半導体装置の製造
方法を示す平面図および正面図、第6A図および第6B図は
金属パターン板の他の例を示す断面図、第7A図は絶縁基
板を個別に製造する際に使用される金属パターン板の平
面図、第7B図は第7A図のVII−VII断面図、第8A図および
第8B図は金属板の他の例を示す断面図、第9A図は従来の
絶縁基板の平面図、第9B図は第9A図のIX−IX断面図であ
る。 図において１は金属平板、２は絶縁膜、10は金属パター
ン板、11a〜11cは本体部分、12は第１の接続部分、13は
第２の接続部分、20は絶縁基板、PUはパターンユニッ
ト、Ｐは回路パターンである。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/44 Ｚ
Claims (4)
- 【請求項１】金属板上に形成された絶縁膜と、前記絶縁
膜上に固定された導電性の回路パターンとを備え、半導
体装置に組込まれて使用される絶縁基板の製造方法であ
って、 （ａ） 前記回路パターンの各部に相当する平面形状を
有し、かつ比較的厚く形成された複数の本体部分と、前
記複数の本体部分を相互に接続し、かつ比較的薄く形成
された接続部分とが一体化された金属パターン板を準備
する工程と、 （ｂ） 前記金属板上に前記絶縁膜を形成する工程と、 （ｃ） 前記絶縁膜上に前記絶縁膜が硬化する前に前記
金属パターン板を位置決めして載置し、前記絶縁膜を硬
化することにより前記金属パターン板を固定する工程
と、 （ｄ） 前記絶縁膜上に固定された前記金属パターン板
上にレジスト層を形成してパターニングし、前記金属パ
ターン板のうち前記接続部分をエッチングあるいは機械
的な切断手法によって取除き、それによって前記絶縁基
板を得る工程とを備えることを特徴とする半導体装置用
絶縁基板の製造方法。 - 【請求項２】所定の平面サイズを有する金属板上に形成
された絶縁膜と、前記絶縁膜上に固定された導電性の回
路パターンとを備え、半導体装置に組込まれて使用され
る絶縁基板の製造方法であって、 （ａ） 前記平面サイズの２倍以上の平面サイズを有す
る金属平板を準備する工程と、 （ｂ） 前記回路パターンの各部に相当する平面形状を
有し、かつ比較的厚く形成された複数の本体部分と、前
記複数の本体部分を相互に接続し、かつ比較的薄く形成
された第１の接続部分とを有するユニットが、比較的薄
く形成された第２の接続部分によって複数個接続されて
一体化された金属パターン板を準備する工程と、 （ｃ） 前記金属平板上に前記絶縁膜を形成する工程
と、 （ｄ） 前記絶縁膜上に前記絶縁膜が硬化する前に前記
金属パターン板を位置決めして載置し、前記絶縁膜を硬
化することにより前記金属パターン板を固定する工程
と、 （ｅ） 前記絶縁膜上に固定された前記金属パターン板
上にレジスト層を形成してパターニングし、前記金属パ
ターン板のうち前記第１と第２の接続部分をエッチング
あるいは機械的な切断手法によって取除く工程と、 （ｆ） 前記（ｅ）の工程で得られた構造を前記ユニッ
トごとに切分けて前記絶縁基板を複数得る工程とを備え
ることを特徴とする半導体装置用絶縁基板の製造方法。 - 【請求項３】絶縁膜を介して導電性の回路パターンが金
属板上に固定されてなり、半導体装置に組込まれて使用
される絶縁基板を製造する際に使用される金属パターン
板であって、 （ａ） 前記回路パターンの各部に相当する平面形状を
有し、かつ比較的厚く形成された複数の本体部分と、 （ｂ） 前記複数の本体部分と一体に形成され、前記複
数の本体部分を相互に接続する比較的薄い接続部分とを
備えることを特徴とする金属パターン板。 - 【請求項４】絶縁膜を介して導電性の回路パターンが金
属板上に固定されてなり、半導体装置に組込まれて使用
される絶縁基板を製造する際に使用される金属パターン
板であって、 前記回路パターンの各部に相当する平面形状を有し、か
つ比較的厚く形成された複数の本体部分と、前記複数の
本体部分を相互に接続する比較的薄い第１の接続部分と
を有するユニットが、比較的薄い第２の接続部分によっ
て複数個接続されて一体化されていることを特徴とする
金属パターン板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2207271A JPH07105461B2 (ja) | 1990-08-03 | 1990-08-03 | 半導体装置用絶縁基板の製造方法およびそのための金属パターン板 |
| US07/734,775 US5271993A (en) | 1990-08-03 | 1991-07-23 | Method of manufacturing insulation substrate for semiconductor device and metal pattern plate used therefor |
| DE69105070T DE69105070T2 (de) | 1990-08-03 | 1991-08-02 | Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte. |
| EP91307109A EP0469920B1 (en) | 1990-08-03 | 1991-08-02 | Method of manufacturing insulated substrate for semiconductor devices and patterned metal plate used therefor |
| US08/118,260 US5336364A (en) | 1990-08-03 | 1993-09-09 | Method of manufacturing insulation substrate for semiconductor device and metal pattern plate used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2207271A JPH07105461B2 (ja) | 1990-08-03 | 1990-08-03 | 半導体装置用絶縁基板の製造方法およびそのための金属パターン板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496258A JPH0496258A (ja) | 1992-03-27 |
| JPH07105461B2 true JPH07105461B2 (ja) | 1995-11-13 |
Family
ID=16537034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2207271A Expired - Lifetime JPH07105461B2 (ja) | 1990-08-03 | 1990-08-03 | 半導体装置用絶縁基板の製造方法およびそのための金属パターン板 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5271993A (ja) |
| EP (1) | EP0469920B1 (ja) |
| JP (1) | JPH07105461B2 (ja) |
| DE (1) | DE69105070T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100874047B1 (ko) * | 2004-02-24 | 2008-12-12 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2027031A1 (en) * | 1989-10-18 | 1991-04-19 | Loren A. Haluska | Hermetic substrate coatings in an inert gas atmosphere |
| US5738928A (en) * | 1992-08-08 | 1998-04-14 | Shinko Electric Industries Co., Ltd. | Tab tape and method for producing same |
| US6007668A (en) * | 1992-08-08 | 1999-12-28 | Shinko Electric Industries Co., Ltd. | Tab tape and method for producing same |
| KR970009271B1 (en) * | 1992-08-08 | 1997-06-09 | Shinko Electric Ind Kk | Tab tape and method for producing it |
| DE19743365A1 (de) * | 1997-09-30 | 1999-04-08 | Siemens Ag | Verfahren zur Herstellung eines Mehrebenen-Verdrahtungsträgers (Substrat), insbesondere für Multichipmodule |
| JP2000020261A (ja) * | 1998-07-01 | 2000-01-21 | Ricoh Co Ltd | 画像形成装置 |
| EP1143509A3 (en) * | 2000-03-08 | 2004-04-07 | Sanyo Electric Co., Ltd. | Method of manufacturing the circuit device and circuit device |
| TWI309962B (en) * | 2004-02-24 | 2009-05-11 | Sanyo Electric Co | Circuit device and menufacturing method thereof |
| JP6149654B2 (ja) * | 2013-09-27 | 2017-06-21 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
| JP6330951B2 (ja) * | 2017-05-23 | 2018-05-30 | 三菱マテリアル株式会社 | パワーモジュール用基板製造のための接合体 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3508984A (en) * | 1967-06-29 | 1970-04-28 | Electro Connective Systems Inc | Method of producing printed circuits |
| US4181563A (en) * | 1977-03-31 | 1980-01-01 | Citizen Watch Company Limited | Process for forming electrode pattern on electro-optical display device |
| US4631100A (en) * | 1983-01-10 | 1986-12-23 | Pellegrino Peter P | Method and apparatus for mass producing printed circuit boards |
| FR2560437B1 (fr) * | 1984-02-28 | 1987-05-29 | Citroen Sa | Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions |
| DE3777324D1 (de) * | 1986-10-15 | 1992-04-16 | Sanyo Electric Co | Integrierte hybridschaltungsanordnung, die in einen sockel eingesteckt werden kann. |
| JPH01260886A (ja) * | 1988-04-11 | 1989-10-18 | Minolta Camera Co Ltd | プリント基板の製造方法 |
| US4985294A (en) * | 1988-08-25 | 1991-01-15 | The Yokohama Rubber Co., Ltd. | Printed wiring board |
| EP0366338A3 (en) * | 1988-10-26 | 1990-11-22 | Texas Instruments Incorporated | A substrate for an electrical circuit system and a circuit system using that substrate |
| US5039570A (en) * | 1990-04-12 | 1991-08-13 | Planar Circuit Technologies, Inc. | Resistive laminate for printed circuit boards, method and apparatus for forming the same |
-
1990
- 1990-08-03 JP JP2207271A patent/JPH07105461B2/ja not_active Expired - Lifetime
-
1991
- 1991-07-23 US US07/734,775 patent/US5271993A/en not_active Expired - Fee Related
- 1991-08-02 EP EP91307109A patent/EP0469920B1/en not_active Expired - Lifetime
- 1991-08-02 DE DE69105070T patent/DE69105070T2/de not_active Expired - Fee Related
-
1993
- 1993-09-09 US US08/118,260 patent/US5336364A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100874047B1 (ko) * | 2004-02-24 | 2008-12-12 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0469920B1 (en) | 1994-11-09 |
| DE69105070D1 (de) | 1994-12-15 |
| EP0469920A1 (en) | 1992-02-05 |
| JPH0496258A (ja) | 1992-03-27 |
| US5271993A (en) | 1993-12-21 |
| DE69105070T2 (de) | 1995-03-09 |
| US5336364A (en) | 1994-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6833609B1 (en) | Integrated circuit device packages and substrates for making the packages | |
| US6331451B1 (en) | Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages | |
| JP3669004B2 (ja) | プリント回路板を使用した電子部品パッケージの立体相互接続方法 | |
| KR100675494B1 (ko) | 반도체 장치 및 반도체 장치를 제조하고 패키징하기 위한 공정 | |
| KR100484696B1 (ko) | 회로 장치 및 그 제조 방법 | |
| US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| US7163846B2 (en) | Method for manufacturing circuit devices | |
| US20040130022A1 (en) | Semiconductor device with improved design freedom of external terminal | |
| JP3093960B2 (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| US5271993A (en) | Method of manufacturing insulation substrate for semiconductor device and metal pattern plate used therefor | |
| US20100252921A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7443043B2 (en) | Circuit device and method of manufacture thereof | |
| US7323778B2 (en) | Semiconductor device with improved design freedom of external terminal | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP2831971B2 (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| JP3863816B2 (ja) | 回路装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP3913622B2 (ja) | 回路装置 | |
| KR20050059791A (ko) | 적층패키지의 제조방법 | |
| JP2000091458A (ja) | 半導体装置及びその製造方法 | |
| JPH07263823A (ja) | 多層配線基板およびそれを用いた半導体装置 | |
| JPH0778927A (ja) | 電子部品搭載用基板及びリードフレーム |