JPH07105507B2 - 光起電力装置 - Google Patents
光起電力装置Info
- Publication number
- JPH07105507B2 JPH07105507B2 JP57029745A JP2974582A JPH07105507B2 JP H07105507 B2 JPH07105507 B2 JP H07105507B2 JP 57029745 A JP57029745 A JP 57029745A JP 2974582 A JP2974582 A JP 2974582A JP H07105507 B2 JPH07105507 B2 JP H07105507B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- deposited
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 本発明は、半導体装置に関するものである。更に詳しく
は、改善された光起電力装置に関する。
は、改善された光起電力装置に関する。
水素添加されたアモルファス・シリコン薄膜(以下a−
Si:Hと略記する)は、半導体装置に適用されており、種
々の技術により製造されてきた。電気化学学会誌(Jour
nal of the Electrochemical Society)第116巻の
1(1969年1月)の第77〜81頁の「アモルファス・シリ
コンの製造と特性」と題する論文において、Chittick,A
lexanderおよびSterlingは、シラン(SiH4)ガス中で誘
導的に結合したRFグロー放電により、ドナーとアクセプ
タの両方の不純物をドープすることができ、それによっ
て広範囲に渡ってa−Si:Hの導電率を変化させることが
可能な低導電率a−Si:Hを製造したと報告している。最
近、a−Si:HがH2+Ar雰囲気中でシリコンの蒸着によっ
て製造された。この薄膜は、グロー放電中のシランから
作られるa−Si:Hと類似の半導体特性を示す。
Si:Hと略記する)は、半導体装置に適用されており、種
々の技術により製造されてきた。電気化学学会誌(Jour
nal of the Electrochemical Society)第116巻の
1(1969年1月)の第77〜81頁の「アモルファス・シリ
コンの製造と特性」と題する論文において、Chittick,A
lexanderおよびSterlingは、シラン(SiH4)ガス中で誘
導的に結合したRFグロー放電により、ドナーとアクセプ
タの両方の不純物をドープすることができ、それによっ
て広範囲に渡ってa−Si:Hの導電率を変化させることが
可能な低導電率a−Si:Hを製造したと報告している。最
近、a−Si:HがH2+Ar雰囲気中でシリコンの蒸着によっ
て製造された。この薄膜は、グロー放電中のシランから
作られるa−Si:Hと類似の半導体特性を示す。
元来、a−Si:HはSiF4とH2中でのグロー放電によって合
成された。この方法は、本発明者の指導の下に開発され
英国特許第933,545号(1963年8月8日発行)に記載さ
れている。a−Si:Hの優れた誘電特性および高抵抗値に
ついては、上記特許明細書第4頁に表で示されている。
高抵抗のa−Si:Hは特にここで述べられている接続体の
一構成要素として適している。
成された。この方法は、本発明者の指導の下に開発され
英国特許第933,545号(1963年8月8日発行)に記載さ
れている。a−Si:Hの優れた誘電特性および高抵抗値に
ついては、上記特許明細書第4頁に表で示されている。
高抵抗のa−Si:Hは特にここで述べられている接続体の
一構成要素として適している。
米国特許第4,064,521号には、グロー放電によって堆積
されるP−型、N−型および真性a−Si:Hからなる光起
電接合体が記載されている。該特許では、先のChittick
らの論文に示されているシランと混合されたガス状ドー
パント、ジボロンおよびホスフィンが、容量比で1/2〜
5%使われている。
されるP−型、N−型および真性a−Si:Hからなる光起
電接合体が記載されている。該特許では、先のChittick
らの論文に示されているシランと混合されたガス状ドー
パント、ジボロンおよびホスフィンが、容量比で1/2〜
5%使われている。
同様に、英国特許第2,018,446号(1979年10月17日発
行)には、異なった導電型の2つのa−Si:Hの層からな
る接合体をもった種々の画像形成装置が記載されてい
る。a−Si:H用の保護層およびブロッキング層もまた記
載されている。
行)には、異なった導電型の2つのa−Si:Hの層からな
る接合体をもった種々の画像形成装置が記載されてい
る。a−Si:H用の保護層およびブロッキング層もまた記
載されている。
またApplied Physics Lettersの第35巻の4(1979年
8月15日)の第349〜351頁の「アモルファス・シリコン
薄膜を用いた光導電性画像」と題する論文において、Y.
Imamura等によるスパターされたa−Si:Hで作られたビ
ジコン画像形成装置が記載されている。
8月15日)の第349〜351頁の「アモルファス・シリコン
薄膜を用いた光導電性画像」と題する論文において、Y.
Imamura等によるスパターされたa−Si:Hで作られたビ
ジコン画像形成装置が記載されている。
最後に、半導体の分野においては、高速度に加速された
ボロンイオンをシリコンウェーファー中にドーパントと
して植え込むことは充分に確立されている。ドーパント
のイオンは、結晶−シリコンの中にコロナ放電によって
植え込まれる。この方法は、WichnerおよびCharlsonのJ
ournal of Electronic Materialsの第5巻の5(197
6年)の第513〜529頁の「コロナ放電によって製造され
るシリコン太陽電池」と題する論文に記載されている。
ここで重要なことは、第518頁に記載されているが、電
極間の電圧を数キロボルトに維持できるように、放電が
コロナ状態に保たれなければならないことである。ま
た、十分な植え込み深さ(範囲)を得る為には高エネル
ギーの複数の帯電したイオン種が必要である。そのため
電圧およびボロンイオンエネルギーが有用な植え込み深
さを得るためには電圧が、従ってイオンのエネルギーが
低すぎるためグロー放電は特に除外されている。
ボロンイオンをシリコンウェーファー中にドーパントと
して植え込むことは充分に確立されている。ドーパント
のイオンは、結晶−シリコンの中にコロナ放電によって
植え込まれる。この方法は、WichnerおよびCharlsonのJ
ournal of Electronic Materialsの第5巻の5(197
6年)の第513〜529頁の「コロナ放電によって製造され
るシリコン太陽電池」と題する論文に記載されている。
ここで重要なことは、第518頁に記載されているが、電
極間の電圧を数キロボルトに維持できるように、放電が
コロナ状態に保たれなければならないことである。ま
た、十分な植え込み深さ(範囲)を得る為には高エネル
ギーの複数の帯電したイオン種が必要である。そのため
電圧およびボロンイオンエネルギーが有用な植え込み深
さを得るためには電圧が、従ってイオンのエネルギーが
低すぎるためグロー放電は特に除外されている。
すなわち、本発明による光起電力装置は、一対の電極間
に半導体領域が設けられ、この一対の電極のうち透光性
の電極側から半導体領域に光が入射する構成の光起電力
装置において、半導体領域は、水素添加されたアモルフ
ァスシリコンからなるI型半導体層と、このI型半導体
層の一方の面側に設けられたN型半導体層と、前記I型
半導体層の他方の面側に設けられた層とを含み、前記I
型半導体層の他方の面側に設けられた層が、水素添加さ
れたアモルファスボロンにより形成されていることを特
徴とする光起電力装置である。
に半導体領域が設けられ、この一対の電極のうち透光性
の電極側から半導体領域に光が入射する構成の光起電力
装置において、半導体領域は、水素添加されたアモルフ
ァスシリコンからなるI型半導体層と、このI型半導体
層の一方の面側に設けられたN型半導体層と、前記I型
半導体層の他方の面側に設けられた層とを含み、前記I
型半導体層の他方の面側に設けられた層が、水素添加さ
れたアモルファスボロンにより形成されていることを特
徴とする光起電力装置である。
以下、図面を用いて本発明を詳細に説明する。
第1図は、金属表面M上に真性半導体(I)、P−型お
よびN−型のa−Si:Hのコーティングを製造するための
グロー放電装置の概略図である。第1図の装置を用いて
作られる典型的なPIN/M光起電装置が第2図に示されて
いる。基板1は電極2に支えられた3インチ×4インチ
の方形面を有する厚さ0.01インチのステンレス・スチー
ル11である。抵抗ヒーター3は、電極2と基板11を支え
かつ加熱するためのセラミック・ブロック3a内に埋めら
れている。基板11は側壁8と頂部9によって画定された
4インチ×5インチの方形横断面を有する凹状形カウン
タ電極4の中に設置される。頂部9は基板11の上面から
約4 1/2インチ上方に位置している。電極体1と4は、
ガス密閉を形成するためのガスケットによって台12に密
閉されたエンクロージャ6の内部に設置される。真空ポ
ンプ20は、エンクロージャ6を真空にするためにバルブ
とニップル13により台12に接続される。タンク17a〜17e
からのガスGは、調節ニードル・バルブ16a〜16e、マニ
ホールド15およびコネクタ14により台12を介してエンク
ロージャ6に導かれる。ここでガスGは、絶縁体管5お
よび電極4の内側の拡散器7とにより導かれる。側壁8
と電極2との間の例えば1/4インチの間隙118は、グロー
放電プラズマPを通過した後のガスGの出口となる。計
器VGは、エンクロージャ6内のガスのGの圧力を計る
が、0.001〜10torrの範囲内の腐食性で圧縮性ガスを使
用するために、市販されているキャパシタンス−マノメ
ータ形が好ましい。計器VGからの信号は、所望の圧力を
維持するためにサーボ機構によりバルブ16を自動的に調
節する。電圧Vは、台12に埋め込まれている絶縁された
電気的ブッシング18、19を介して接続された導線21、22
により電源24から電極2と4の間に加えられる。保護抵
抗23はスパーク電流により損傷を受けるのを防止する。
電圧Vと電流Iは図示の如く測定される。抵抗ヒータ3
は導線45と絶縁ブッシング45′を介して制御電源(図示
せず)に接続される。
よびN−型のa−Si:Hのコーティングを製造するための
グロー放電装置の概略図である。第1図の装置を用いて
作られる典型的なPIN/M光起電装置が第2図に示されて
いる。基板1は電極2に支えられた3インチ×4インチ
の方形面を有する厚さ0.01インチのステンレス・スチー
ル11である。抵抗ヒーター3は、電極2と基板11を支え
かつ加熱するためのセラミック・ブロック3a内に埋めら
れている。基板11は側壁8と頂部9によって画定された
4インチ×5インチの方形横断面を有する凹状形カウン
タ電極4の中に設置される。頂部9は基板11の上面から
約4 1/2インチ上方に位置している。電極体1と4は、
ガス密閉を形成するためのガスケットによって台12に密
閉されたエンクロージャ6の内部に設置される。真空ポ
ンプ20は、エンクロージャ6を真空にするためにバルブ
とニップル13により台12に接続される。タンク17a〜17e
からのガスGは、調節ニードル・バルブ16a〜16e、マニ
ホールド15およびコネクタ14により台12を介してエンク
ロージャ6に導かれる。ここでガスGは、絶縁体管5お
よび電極4の内側の拡散器7とにより導かれる。側壁8
と電極2との間の例えば1/4インチの間隙118は、グロー
放電プラズマPを通過した後のガスGの出口となる。計
器VGは、エンクロージャ6内のガスのGの圧力を計る
が、0.001〜10torrの範囲内の腐食性で圧縮性ガスを使
用するために、市販されているキャパシタンス−マノメ
ータ形が好ましい。計器VGからの信号は、所望の圧力を
維持するためにサーボ機構によりバルブ16を自動的に調
節する。電圧Vは、台12に埋め込まれている絶縁された
電気的ブッシング18、19を介して接続された導線21、22
により電源24から電極2と4の間に加えられる。保護抵
抗23はスパーク電流により損傷を受けるのを防止する。
電圧Vと電流Iは図示の如く測定される。抵抗ヒータ3
は導線45と絶縁ブッシング45′を介して制御電源(図示
せず)に接続される。
操作について、エンクロージャ6は0.02torr以下の圧力
までポンプ20で排気され、ヒータ3によって基板11が18
0〜400℃に保持される。そしてバルブ16aを開けること
によりタンク17aからのシラン(SiH4)で充満される。
バルブ16aは、エンクロージャ6内を所望の圧力(例え
ば0.5torr)に維持するために調節される。次にタンク1
7bからのホスフィン(PH3)を1%含むヘリウムの混合
物は、装置の圧力PGを約1〜2torrに上げるために、シ
ランと混じるマンホルド15に入り、そして絶縁体管5と
拡散器7とを通して流れる。電極2と電極4は陰極と陽
極であり、この電極2と電極4との間の電位差Vはグロ
ー放電を開始させる約200〜500ボルトに調節され、そし
て電流Iは基板11の上にグロー放電プラズマPの位置を
設けるために約5mAに調節される。それによって基板11
上に均一な大量にドープされたNオーミック層32が作ら
れる。(第2図) 約2分間放電を維持した後、バルブ16bはシランのみを
残してPH3とヘリウムの流れを止めるために閉じられ
る。
までポンプ20で排気され、ヒータ3によって基板11が18
0〜400℃に保持される。そしてバルブ16aを開けること
によりタンク17aからのシラン(SiH4)で充満される。
バルブ16aは、エンクロージャ6内を所望の圧力(例え
ば0.5torr)に維持するために調節される。次にタンク1
7bからのホスフィン(PH3)を1%含むヘリウムの混合
物は、装置の圧力PGを約1〜2torrに上げるために、シ
ランと混じるマンホルド15に入り、そして絶縁体管5と
拡散器7とを通して流れる。電極2と電極4は陰極と陽
極であり、この電極2と電極4との間の電位差Vはグロ
ー放電を開始させる約200〜500ボルトに調節され、そし
て電流Iは基板11の上にグロー放電プラズマPの位置を
設けるために約5mAに調節される。それによって基板11
上に均一な大量にドープされたNオーミック層32が作ら
れる。(第2図) 約2分間放電を維持した後、バルブ16bはシランのみを
残してPH3とヘリウムの流れを止めるために閉じられ
る。
N−型オーミック層32の均一性と不純物濃度は真性半導
体(I)a−Si:H層10の均一性および不純物濃度ほど重
要なものではないので、オーミック層32はグロー放電を
伴なわず熱的処理で堆積させてもよい。たとえば、従来
のヘリウムキャリアガス中にPH3/SiH4で充満された化学
的蒸気堆積(CVD)装置を、第1図の装置に基板を装填
する前にN−型層32を堆積させるために使用しても構わ
ない。しかしながら、多結晶体がマクロスケールで形成
され、その表面粗さの故に次に堆積されるa−Si:H層に
損傷を与えないようにCVDの温度を低く維持することが
重要である。
体(I)a−Si:H層10の均一性および不純物濃度ほど重
要なものではないので、オーミック層32はグロー放電を
伴なわず熱的処理で堆積させてもよい。たとえば、従来
のヘリウムキャリアガス中にPH3/SiH4で充満された化学
的蒸気堆積(CVD)装置を、第1図の装置に基板を装填
する前にN−型層32を堆積させるために使用しても構わ
ない。しかしながら、多結晶体がマクロスケールで形成
され、その表面粗さの故に次に堆積されるa−Si:H層に
損傷を与えないようにCVDの温度を低く維持することが
重要である。
続いて、N層の頂部表面にI型a−Si:H層10を生じさせ
るために基板11の温度はヒータ3によって180〜410℃に
保持される。そしてシランのみの圧力PGは0.1〜0.4torr
に調節される。もしキャリアガスとしてヘリウムを使用
した場合は、圧力PGは約2torrに調節される。電圧VはP
Gに依存するが500〜1500ボルトに調節される。また電流
Iを約5mAに調節して電極2と電極4の間のギャップ
G′の強電界領域Esの中に放電を開始し、基板11に近接
する弱電界領域Ewの中に拡散プラズマPを置くように
し、それによって基質11でスパーク発生の可能性を最少
限にする。放電は約40分間継続させ、a−Si:H層10を約
1ミクロン生成する。より長い放電時間、高い電流ある
いはジシランを用いれば層10の厚さを増加することがで
きる。層10が望ましい厚さになったところで、電圧Vを
除去し、バルブ16aを閉め、そして残留ガスをポンプ20
で排除する。
るために基板11の温度はヒータ3によって180〜410℃に
保持される。そしてシランのみの圧力PGは0.1〜0.4torr
に調節される。もしキャリアガスとしてヘリウムを使用
した場合は、圧力PGは約2torrに調節される。電圧VはP
Gに依存するが500〜1500ボルトに調節される。また電流
Iを約5mAに調節して電極2と電極4の間のギャップ
G′の強電界領域Esの中に放電を開始し、基板11に近接
する弱電界領域Ewの中に拡散プラズマPを置くように
し、それによって基質11でスパーク発生の可能性を最少
限にする。放電は約40分間継続させ、a−Si:H層10を約
1ミクロン生成する。より長い放電時間、高い電流ある
いはジシランを用いれば層10の厚さを増加することがで
きる。層10が望ましい厚さになったところで、電圧Vを
除去し、バルブ16aを閉め、そして残留ガスをポンプ20
で排除する。
次いでM/NIP接合体の形成を完了するために、水素添加
されたアモルファス・ボロン(a−B:H)のP型層30が
I型a−Si:H層10の頂部表面に、ジボラン(B2H6)とヘ
リウムをプラズマPに導入することによって堆積され
る。まず、バルブ16cが開けられ、圧力PGが1〜2torrに
なるまでB2H6/Heガスが導入され、そして基板11の温度
が層10および30の形成の際と同様180〜410℃に維持され
る。電圧Vは基板11上の弱い電界Ewにグロー放電プラズ
マPを置くために、200〜500ボルトに調節される。電流
はa−B:H層の厚さが100Åになるように約5mAで2分間
維持される。また、基板11の温度はa−Si:H層を堆積し
たのと同じ180〜410℃に保持される。ついで、バルブ16
cが閉められそしてバルブ16dが開けられ、エンクロージ
ャ6から残留ジボランを除去するために窒素ガスが導入
される。ヒータ3への電流は遮断され、1時間冷却した
後、エンクロージャ6は大気圧にもどされ、基板11が取
り出される。
されたアモルファス・ボロン(a−B:H)のP型層30が
I型a−Si:H層10の頂部表面に、ジボラン(B2H6)とヘ
リウムをプラズマPに導入することによって堆積され
る。まず、バルブ16cが開けられ、圧力PGが1〜2torrに
なるまでB2H6/Heガスが導入され、そして基板11の温度
が層10および30の形成の際と同様180〜410℃に維持され
る。電圧Vは基板11上の弱い電界Ewにグロー放電プラズ
マPを置くために、200〜500ボルトに調節される。電流
はa−B:H層の厚さが100Åになるように約5mAで2分間
維持される。また、基板11の温度はa−Si:H層を堆積し
たのと同じ180〜410℃に保持される。ついで、バルブ16
cが閉められそしてバルブ16dが開けられ、エンクロージ
ャ6から残留ジボランを除去するために窒素ガスが導入
される。ヒータ3への電流は遮断され、1時間冷却した
後、エンクロージャ6は大気圧にもどされ、基板11が取
り出される。
M/NIP光起電装置の形成を完成するため、半透明な金属
層34、たとえば100ÅのPb、Cr−CuあるいはNi−Cr合金
をa−B:H層上に熱的に蒸着する。金属指35を電気的接
触のために、半透明層34上に熱的に真空蒸着する。フォ
トダイオードあるいは太陽電池として使用するためにTi
O2のような反射防止(AR)コーティングあるいはSnO2、
インジウムと錫の酸化物(ITO)あるいは酸化亜鉛のよ
うな導電金属酸化物(CMO)が金属層34上に堆積され
る。
層34、たとえば100ÅのPb、Cr−CuあるいはNi−Cr合金
をa−B:H層上に熱的に蒸着する。金属指35を電気的接
触のために、半透明層34上に熱的に真空蒸着する。フォ
トダイオードあるいは太陽電池として使用するためにTi
O2のような反射防止(AR)コーティングあるいはSnO2、
インジウムと錫の酸化物(ITO)あるいは酸化亜鉛のよ
うな導電金属酸化物(CMO)が金属層34上に堆積され
る。
上述の堆積プロセスが行なわれた後、M/NIP電池の電気
的特性が種々の光源で試験された、AMI太陽光線の照射
によって、典型的電池の短絡電流Iscを測定した結果4mA
/cm2であった。開放電圧VocはCr/Ni合金半透明電極34を
用いて0.45ボルトであった。この電極は入射光光子フラ
ックスの約30%しか透過しなかったので、もし十分なAM
I照射が電極吸収および反射による損失なしに利用され
たならば計算値で4/0.3、すなわち13.3mA/cm2になる。
的特性が種々の光源で試験された、AMI太陽光線の照射
によって、典型的電池の短絡電流Iscを測定した結果4mA
/cm2であった。開放電圧VocはCr/Ni合金半透明電極34を
用いて0.45ボルトであった。この電極は入射光光子フラ
ックスの約30%しか透過しなかったので、もし十分なAM
I照射が電極吸収および反射による損失なしに利用され
たならば計算値で4/0.3、すなわち13.3mA/cm2になる。
この電流値は、同様な補正が電極の損失に対してもなさ
れた場合に文献で報告されている最良値とほぼ同じであ
る。また測定されたVocは同様の低仕事関数の電極を用
いた場合の値と同等である。
れた場合に文献で報告されている最良値とほぼ同じであ
る。また測定されたVocは同様の低仕事関数の電極を用
いた場合の値と同等である。
次いで、上述したように第1図の装置を用いて同じプロ
セスで第2のM/NIP電池を作った。しかし、ヒータ3
は、a−Si:H層10の堆積温度よりも低い温度でa−B:H
層30を堆積するために、I型a−Si:H層10を堆積後、遮
断された。電極11とその結果としてa−Si:H層10の温度
が約1時間で200〜300℃から約100℃に減少する。その
後a−B:H層30を、低温にした以外、前述の第一の電池
の製造条件と同じ条件で、約2分間グロー放電で層10上
に堆積する。ジボランガスを除去した後、基板11を更に
冷却することなしにエンクロージャ6から取り出し、半
透明電極34を加えた後の光起電特性を試験する。
セスで第2のM/NIP電池を作った。しかし、ヒータ3
は、a−Si:H層10の堆積温度よりも低い温度でa−B:H
層30を堆積するために、I型a−Si:H層10を堆積後、遮
断された。電極11とその結果としてa−Si:H層10の温度
が約1時間で200〜300℃から約100℃に減少する。その
後a−B:H層30を、低温にした以外、前述の第一の電池
の製造条件と同じ条件で、約2分間グロー放電で層10上
に堆積する。ジボランガスを除去した後、基板11を更に
冷却することなしにエンクロージャ6から取り出し、半
透明電極34を加えた後の光起電特性を試験する。
また、光起電太陽電池を形成するために、半透明金属コ
ーティング34と接触指35を第1のM/NIP電池と同じ真空
蒸着システムでa−B:H層30上に熱的処理を施して蒸着
する。そして第2の完成されたM/NIP電池を太陽放射の
もとでARコーティング36の有る場合および無い場合の両
方について試験した。AMI太陽光子フラックスを用い、A
Rコーティング36がない場合の試験ではVocは0.65ボルト
で電流は4mA/cm2であった。従ってa−B:H層34が低温で
堆積された場合、Vocは基板11の温度を減少させずにa
−B:Hを堆積させた第1のM/NIP電池に比べ約0.2ボルト
増加する。
ーティング34と接触指35を第1のM/NIP電池と同じ真空
蒸着システムでa−B:H層30上に熱的処理を施して蒸着
する。そして第2の完成されたM/NIP電池を太陽放射の
もとでARコーティング36の有る場合および無い場合の両
方について試験した。AMI太陽光子フラックスを用い、A
Rコーティング36がない場合の試験ではVocは0.65ボルト
で電流は4mA/cm2であった。従ってa−B:H層34が低温で
堆積された場合、Vocは基板11の温度を減少させずにa
−B:Hを堆積させた第1のM/NIP電池に比べ約0.2ボルト
増加する。
本発明により得られる開放電圧Vocの増加は現時点では
理論的に説明できないが、基板11の温度が低いため、I
型a−Si:H層10の表面へのa−B:H層30が堆積する際の
衝撃による損傷が軽微であるためではないかと思われ
る。a−B:H層30は低温基板に堆積した場合、P型半導
体であるらしい。そして堆積したままではわずかにN型
であるドープのないI型a−Si:H層10に対してP−Nヘ
テロ接合を形成する。I型a−Si:H層10とa−B:H層30
との境界面からI型a−Si:H層10に向かって空乏領域が
形成するので、a−Si:H層10の頂部表面は最も重要であ
る。
理論的に説明できないが、基板11の温度が低いため、I
型a−Si:H層10の表面へのa−B:H層30が堆積する際の
衝撃による損傷が軽微であるためではないかと思われ
る。a−B:H層30は低温基板に堆積した場合、P型半導
体であるらしい。そして堆積したままではわずかにN型
であるドープのないI型a−Si:H層10に対してP−Nヘ
テロ接合を形成する。I型a−Si:H層10とa−B:H層30
との境界面からI型a−Si:H層10に向かって空乏領域が
形成するので、a−Si:H層10の頂部表面は最も重要であ
る。
第1のM/NIP電池内のボロンの拡散量を調べるために、
組成物を質量分析器で分析した。
組成物を質量分析器で分析した。
第4図は、a−B:H層30と300℃でグロー放電によって堆
積されたa−Si:H層10との境界面のボロン/シリコンの
比を一般的に用いられる第2イオン質量分析器によって
分析した結果を示してある。図から明らかなように、B
11/Si28同位体の比は約100Åで急激に減少し、それから
500Åまでは徐々に減少し、ついにバックグラウンドの
雑音になる。しかしながらこの拡散はグロー放電の存在
しない場合のすでに発表されたボロン拡散のデータから
予期される値に比べ大きい。グロー放電中のボロン含有
イオンの植え込みもいくらかは起こるだろうし、SiB6合
金も形成されるかもしれない。
積されたa−Si:H層10との境界面のボロン/シリコンの
比を一般的に用いられる第2イオン質量分析器によって
分析した結果を示してある。図から明らかなように、B
11/Si28同位体の比は約100Åで急激に減少し、それから
500Åまでは徐々に減少し、ついにバックグラウンドの
雑音になる。しかしながらこの拡散はグロー放電の存在
しない場合のすでに発表されたボロン拡散のデータから
予期される値に比べ大きい。グロー放電中のボロン含有
イオンの植え込みもいくらかは起こるだろうし、SiB6合
金も形成されるかもしれない。
しかしながら、a−B:H層30を低温で堆積し、a−Si:H
層10中へのボロンの拡散が抑制された場合にVocは、従
来の半導体技術すなわち結晶シリコン中へ熱的処理でボ
ロンドーパントを拡散して作られるP−N接合対の結果
から予測される事と矛盾している。a−B:H薄膜10を180
℃以下でグロー放電を用いずに熱的処理で堆積すると、
a−B:H薄膜が単結晶Siの表面から剥がれるので、低温
で堆積されたa−B:H薄膜の半導体特性にかかわるデー
タは存在しないようである。
層10中へのボロンの拡散が抑制された場合にVocは、従
来の半導体技術すなわち結晶シリコン中へ熱的処理でボ
ロンドーパントを拡散して作られるP−N接合対の結果
から予測される事と矛盾している。a−B:H薄膜10を180
℃以下でグロー放電を用いずに熱的処理で堆積すると、
a−B:H薄膜が単結晶Siの表面から剥がれるので、低温
で堆積されたa−B:H薄膜の半導体特性にかかわるデー
タは存在しないようである。
第3図には、0.010インチのステンレス・スチールの基
板11上にまずa−B:H層40が堆積され、次いでI型a−S
i:H層43とN型a−Si:H層42を堆積して作られたM/PIN光
起電接続体ディバイスを示してある。第1図に関して述
べたグロー放電堆積システムがM/NIP接続体を作る際に
使われた同じプロセス条件でP型、I型およびN型層4
0、43、44を堆積するのに用いることができるし、また
第2図に関して述べたグロー放電堆積システムを、堆積
の順序を逆にして用いることもできる。
板11上にまずa−B:H層40が堆積され、次いでI型a−S
i:H層43とN型a−Si:H層42を堆積して作られたM/PIN光
起電接続体ディバイスを示してある。第1図に関して述
べたグロー放電堆積システムがM/NIP接続体を作る際に
使われた同じプロセス条件でP型、I型およびN型層4
0、43、44を堆積するのに用いることができるし、また
第2図に関して述べたグロー放電堆積システムを、堆積
の順序を逆にして用いることもできる。
光起電ディバイスを形成するために、N型層42へ電気的
接触を与える電極44を付け加えることができる。第2図
のM/NIP電池では、100ÅのCr/Cu又はNi−Cr金の半透明
層44がN型a−Si:H層42上に、熱的に蒸着されているの
に対し、第3図の電池の電極44は、N型a−Si:H層42に
対して非常に高いVocを生じさせるためCr、Al、Ti等の
低仕事関数金属から出来ていることが好ましいことを除
けば、第2図のM/NIP電池と同様に蒸着される。好まし
くは錫の酸化物あるいは亜鉛の酸化物のような導電性金
属の酸化物からなるARコーティング46を電極44上に標準
的な技術で堆積し、そしてTi−Agの接触指を常法によっ
て付け加える。
接触を与える電極44を付け加えることができる。第2図
のM/NIP電池では、100ÅのCr/Cu又はNi−Cr金の半透明
層44がN型a−Si:H層42上に、熱的に蒸着されているの
に対し、第3図の電池の電極44は、N型a−Si:H層42に
対して非常に高いVocを生じさせるためCr、Al、Ti等の
低仕事関数金属から出来ていることが好ましいことを除
けば、第2図のM/NIP電池と同様に蒸着される。好まし
くは錫の酸化物あるいは亜鉛の酸化物のような導電性金
属の酸化物からなるARコーティング46を電極44上に標準
的な技術で堆積し、そしてTi−Agの接触指を常法によっ
て付け加える。
ARコーティング46がない場合の試験ではステンレス・ス
チール基板11上にa−B:H層40を堆積した場合M/PIN電池
のIscは4mA/cm2であった。100ÅのCr/Niの半透明の頂部
電極の光透過は約30%であるので、内部のIscは第2図
のM/PIN電池とほぼ同じ約13,3mA/cm2となる。しかしな
がら測定されたVocは0.79ボルトで、a−B:H層30を第2
図のM/PIN電池同様に低温で堆積したにもかかわらず大
きな値になっている。Solar Energy第23巻145〜147頁
(1979年)の「アモルファス・シリコンの単一太陽パネ
ル」と題する論文ではHanakによってP型a−Si:Hに接
触するPt電極のVocが0.75ボルトと報告されているが、
本発明のVocはHanakによって報告されたVoc 0.75ボル
トと同等であるかそれ以上である。Ptは高価でかなり得
がたいものであるが、ステンレス・スチールは安価で豊
富である。高価な金属は小型の電子装置に利用する場合
には満足しうる材料費であるが、広い面積をもつ太陽エ
ネルイー転換装置に対して用いた場合、コストはかなり
のものとなるので適当ではない。
チール基板11上にa−B:H層40を堆積した場合M/PIN電池
のIscは4mA/cm2であった。100ÅのCr/Niの半透明の頂部
電極の光透過は約30%であるので、内部のIscは第2図
のM/PIN電池とほぼ同じ約13,3mA/cm2となる。しかしな
がら測定されたVocは0.79ボルトで、a−B:H層30を第2
図のM/PIN電池同様に低温で堆積したにもかかわらず大
きな値になっている。Solar Energy第23巻145〜147頁
(1979年)の「アモルファス・シリコンの単一太陽パネ
ル」と題する論文ではHanakによってP型a−Si:Hに接
触するPt電極のVocが0.75ボルトと報告されているが、
本発明のVocはHanakによって報告されたVoc 0.75ボル
トと同等であるかそれ以上である。Ptは高価でかなり得
がたいものであるが、ステンレス・スチールは安価で豊
富である。高価な金属は小型の電子装置に利用する場合
には満足しうる材料費であるが、広い面積をもつ太陽エ
ネルイー転換装置に対して用いた場合、コストはかなり
のものとなるので適当ではない。
堆積条件は、a−B:H層40の堆積を容易にするために基
板11の温度を上げて、それから温度を下げてI型a−S
i:H層43を180〜410℃で堆積してもよい。たとえば、a
−B:H層40をB2H6/Heの存在下基板の温度を300〜600℃に
維持して通常のCVD装置で堆積し、そして冷却後第1図
に示すグロー放電装置へ移してもよい。
板11の温度を上げて、それから温度を下げてI型a−S
i:H層43を180〜410℃で堆積してもよい。たとえば、a
−B:H層40をB2H6/Heの存在下基板の温度を300〜600℃に
維持して通常のCVD装置で堆積し、そして冷却後第1図
に示すグロー放電装置へ移してもよい。
a−B:H層40をグロー放電で堆積する場合、500Å以上の
厚さであると、直列抵抗を付加しそしてステンレス・ス
チール基板11から剥がれるので好ましくない。生産上、
P、IおよびN層40、43、42の堆積は温度、圧力および
ガス成分をプログラムしてある一連の堆積チャンバを通
して基板11を移動させることによって一列におこなうこ
とが好ましい。
厚さであると、直列抵抗を付加しそしてステンレス・ス
チール基板11から剥がれるので好ましくない。生産上、
P、IおよびN層40、43、42の堆積は温度、圧力および
ガス成分をプログラムしてある一連の堆積チャンバを通
して基板11を移動させることによって一列におこなうこ
とが好ましい。
更にI型a−Si:H層43はジシランのような他のシラン化
合物からも作ることができるし、気相SiH4を熱的にクラ
ッキングし、そして後述の第1図のような装置を用いて
SiH4あるいは水素中のグロー放電を通ってシリコンを含
有する物質を拡散させるような他の堆積技術によっても
作ることができる。a−Si:H層43を形成する他の技術に
ついては、本発明者が先の米国出願No.857,690に記載さ
れているが、その一例としては、SiH4あるいは水素−ア
ルゴンの存在下にシリコンをスパッタリングすることに
よってa−Si:H層43を形成する。
合物からも作ることができるし、気相SiH4を熱的にクラ
ッキングし、そして後述の第1図のような装置を用いて
SiH4あるいは水素中のグロー放電を通ってシリコンを含
有する物質を拡散させるような他の堆積技術によっても
作ることができる。a−Si:H層43を形成する他の技術に
ついては、本発明者が先の米国出願No.857,690に記載さ
れているが、その一例としては、SiH4あるいは水素−ア
ルゴンの存在下にシリコンをスパッタリングすることに
よってa−Si:H層43を形成する。
上述したM/PIN電池の予期できぬほど高いVocとIscに関
しては、一般に認められている理論に基づいて説明する
ことはできない。P型層40に隣接したI型a−Si:H層43
の空乏領域(0.3ミクロン)内にのみ生じる小数のキャ
リアが有用な電流Iscとして集められる。しかし、本発
明のM/PIN電池では半透明電極44を通過した光子フラッ
クスが介在するN型層42とI型a−Si:Hの非空乏領域に
よって吸収される。空乏領域の外側では空孔の拡散が0.
1ミクロンより小さいということが当業者の間では周知
のことなので、これらの領域が光電流にどのくらい寄与
しているのか予測できない。本発明のM/PIN電池では予
期に反して、たとえI型a−Si:H層43の厚さが2ミクロ
ンに増加してもIscは減少しない。I型a−Si:H層の厚
さが3ミクロンになると僅かに減少するだけである。
しては、一般に認められている理論に基づいて説明する
ことはできない。P型層40に隣接したI型a−Si:H層43
の空乏領域(0.3ミクロン)内にのみ生じる小数のキャ
リアが有用な電流Iscとして集められる。しかし、本発
明のM/PIN電池では半透明電極44を通過した光子フラッ
クスが介在するN型層42とI型a−Si:Hの非空乏領域に
よって吸収される。空乏領域の外側では空孔の拡散が0.
1ミクロンより小さいということが当業者の間では周知
のことなので、これらの領域が光電流にどのくらい寄与
しているのか予測できない。本発明のM/PIN電池では予
期に反して、たとえI型a−Si:H層43の厚さが2ミクロ
ンに増加してもIscは減少しない。I型a−Si:H層の厚
さが3ミクロンになると僅かに減少するだけである。
第5図には第2図と第3図の光起電ディバイスを共通の
半透明電極53と平行に連結されたタンデム式M/PIN/NIP
接合体が図示されている。まず最初にa−B:H層50が第
1図に記載されているような装置を用いてステンレス・
スチール基板11上に200Åの厚さで堆積される。次いで
2ミクロンの厚さの真性a−Si:H層51と200Åの厚さの
N型層52がグロー放電によって堆積され、その結果第3
図に示されているようなM/PINが形成される。
半透明電極53と平行に連結されたタンデム式M/PIN/NIP
接合体が図示されている。まず最初にa−B:H層50が第
1図に記載されているような装置を用いてステンレス・
スチール基板11上に200Åの厚さで堆積される。次いで
2ミクロンの厚さの真性a−Si:H層51と200Åの厚さの
N型層52がグロー放電によって堆積され、その結果第3
図に示されているようなM/PINが形成される。
100Åの厚さのNi/Cr合金電極53がN型層52上に真空蒸着
され、第1のM/PIN段階が完結する。Ni/Cr合金の代わり
に、半透明電極53は0.1ミクロン以上の厚さをもった錫
酸化物のような導電性金属酸化物であってもよい。
され、第1のM/PIN段階が完結する。Ni/Cr合金の代わり
に、半透明電極53は0.1ミクロン以上の厚さをもった錫
酸化物のような導電性金属酸化物であってもよい。
第2図に関して述べたプロセス条件を用いて約200Åの
厚さのN型層54次いで1ミクロンの厚さのI型a−Si:H
層55がグロー放電によって堆積され、M/NIPが形成され
る。a−B:HのP型層56は第2図で述べた第2のM/NIP電
池で行なったように、基板11を約100℃に冷却後堆積さ
せることが好ましい。基板11上のa−B:H層50は180℃以
上の温度で堆積されることが好ましく、一方、頂部のa
−B:H層56はVocを最大にするために180℃以下で堆積さ
れることが好ましい。
厚さのN型層54次いで1ミクロンの厚さのI型a−Si:H
層55がグロー放電によって堆積され、M/NIPが形成され
る。a−B:HのP型層56は第2図で述べた第2のM/NIP電
池で行なったように、基板11を約100℃に冷却後堆積さ
せることが好ましい。基板11上のa−B:H層50は180℃以
上の温度で堆積されることが好ましく、一方、頂部のa
−B:H層56はVocを最大にするために180℃以下で堆積さ
れることが好ましい。
次いで半透明電極57、ARコーティング58および接触指59
を以前のようにa−B:H層56上に蒸着する。適当な接触
パッド(図示せず)を用いて従来のタンデム式ディバイ
ス技術において要求されるように直列接続の各電池の電
流を調整することなしに電極11、57を短絡して正極に、
合金電極53を負極として用いることができる。
を以前のようにa−B:H層56上に蒸着する。適当な接触
パッド(図示せず)を用いて従来のタンデム式ディバイ
ス技術において要求されるように直列接続の各電池の電
流を調整することなしに電極11、57を短絡して正極に、
合金電極53を負極として用いることができる。
AMI太陽照射のもとで、出力Iscがどちらかのセルだけと
比べた場合少なくとも20%は高くなる。最初のPIN接合
体によって吸収されない光子フラックスは、層52を通過
し、a−B:H層50との境界面でa−Si:H層51の空乏領域
に小数キャリアを生じさせるために出力パワーと効率は
無視されるほど低いだろう。しかし、あたかもP型層が
最初に照射されたかのようなエネルギーを、第2のM/PI
N接続体が得る。不透明電極11上に生ずるこの結果はも
し空乏領域が従来報告されているように0.3ミクロンの
厚さのままであれば説明できない。
比べた場合少なくとも20%は高くなる。最初のPIN接合
体によって吸収されない光子フラックスは、層52を通過
し、a−B:H層50との境界面でa−Si:H層51の空乏領域
に小数キャリアを生じさせるために出力パワーと効率は
無視されるほど低いだろう。しかし、あたかもP型層が
最初に照射されたかのようなエネルギーを、第2のM/PI
N接続体が得る。不透明電極11上に生ずるこの結果はも
し空乏領域が従来報告されているように0.3ミクロンの
厚さのままであれば説明できない。
第1図はアモルファス・ボロン、アモルファス・シリコ
ンおよびアモルファス・カーボンのグロー放電堆積とド
ーピング用の第1の装置である。第2図は本発明の第一
の実施態様を表わすM/NIP半導体の断面図である。第3
図は、本発明の第二の実施態様を表わすM/PIN半導体の
断面図である。第4図はアモルファス・ボロン/アモル
ファス・シリコンの接続体においてのボロン/シリコン
の比率を示すグラフである。第5図は、本発明の第三の
実施態様を表わすタンデム半導体装置の断面図である。
ンおよびアモルファス・カーボンのグロー放電堆積とド
ーピング用の第1の装置である。第2図は本発明の第一
の実施態様を表わすM/NIP半導体の断面図である。第3
図は、本発明の第二の実施態様を表わすM/PIN半導体の
断面図である。第4図はアモルファス・ボロン/アモル
ファス・シリコンの接続体においてのボロン/シリコン
の比率を示すグラフである。第5図は、本発明の第三の
実施態様を表わすタンデム半導体装置の断面図である。
Claims (3)
- 【請求項1】一対の電極間に半導体領域が設けられ、こ
の一対の電極のうち透光性の電極側から前記半導体領域
に光が入射する構成の光起電力装置において、 前記半導体領域は、水素添加されたアモルファスシリコ
ンからなるI型半導体層と、このI型半導体層の一方の
面側に設けられたN型半導体層と、前記I型半導体層の
他方の面側に設けられた層とを含み、 前記I型半導体層の他方の面側に設けられた層が、水素
添加されたアモルファスボロンにより形成されているこ
とを特徴とする光起電力装置。 - 【請求項2】前記一対の電極の一方は導電性基板であ
り、この導電性基板の表面上に前記N型半導体層が設け
られていることを特徴とする請求項1記載の光起電力装
置。 - 【請求項3】前記一対の電極の一方は導電性基板であ
り、この導電性基板の表面上に前記水素添加されたアモ
ルファスボロンから形成された層が設けられていること
を特徴とする請求項1記載の光起電力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029745A JPH07105507B2 (ja) | 1982-02-25 | 1982-02-25 | 光起電力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029745A JPH07105507B2 (ja) | 1982-02-25 | 1982-02-25 | 光起電力装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209057A Division JPH0782998B2 (ja) | 1990-08-06 | 1990-08-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58148423A JPS58148423A (ja) | 1983-09-03 |
| JPH07105507B2 true JPH07105507B2 (ja) | 1995-11-13 |
Family
ID=12284631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57029745A Expired - Lifetime JPH07105507B2 (ja) | 1982-02-25 | 1982-02-25 | 光起電力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105507B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793269B2 (ja) * | 1987-10-16 | 1995-10-09 | 株式会社富士電機総合研究所 | 非晶質半導体の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1123525A (en) * | 1977-10-12 | 1982-05-11 | Stanford R. Ovshinsky | High temperature amorphous semiconductor member and method of making same |
| US4226897A (en) * | 1977-12-05 | 1980-10-07 | Plasma Physics Corporation | Method of forming semiconducting materials and barriers |
-
1982
- 1982-02-25 JP JP57029745A patent/JPH07105507B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58148423A (ja) | 1983-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4330182A (en) | Method of forming semiconducting materials and barriers | |
| US4142195A (en) | Schottky barrier semiconductor device and method of making same | |
| US5187115A (en) | Method of forming semiconducting materials and barriers using a dual enclosure apparatus | |
| US4117506A (en) | Amorphous silicon photovoltaic device having an insulating layer | |
| US4200473A (en) | Amorphous silicon Schottky barrier solar cells incorporating a thin insulating layer and a thin doped layer | |
| KR950001956B1 (ko) | 다접합형 반도체 장치 | |
| US4064521A (en) | Semiconductor device having a body of amorphous silicon | |
| US4163677A (en) | Schottky barrier amorphous silicon solar cell with thin doped region adjacent metal Schottky barrier | |
| US4196438A (en) | Article and device having an amorphous silicon containing a halogen and method of fabrication | |
| US5603778A (en) | Method of forming transparent conductive layer, photoelectric conversion device using the transparent conductive layer, and manufacturing method for the photoelectric conversion device | |
| US4328258A (en) | Method of forming semiconducting materials and barriers | |
| US4398054A (en) | Compensated amorphous silicon solar cell incorporating an insulating layer | |
| US4417092A (en) | Sputtered pin amorphous silicon semi-conductor device and method therefor | |
| GB2124826A (en) | Amorphous semiconductor materials | |
| EP0139487A1 (en) | A method for sputtering a pin or nip amorphous silicon semi-conductor device having partially crystallised P and N-layers | |
| CA1078078A (en) | Schottky barrier semiconductor device and method of making same | |
| US4396793A (en) | Compensated amorphous silicon solar cell | |
| JPH07123111B2 (ja) | 半導体膜の製造方法及び光起電力構造体の製造方法 | |
| US4339470A (en) | Fabricating amorphous silicon solar cells by varying the temperature _of the substrate during deposition of the amorphous silicon layer | |
| IE52209B1 (en) | Multiple cell photoresponsive amorphous alloys and devices | |
| US4415760A (en) | Amorphous silicon solar cells incorporating an insulating layer in the body of amorphous silicon and a method of suppressing the back diffusion of holes into an N-type region | |
| US4409424A (en) | Compensated amorphous silicon solar cell | |
| US5049523A (en) | Method of forming semiconducting materials and barriers | |
| US4772933A (en) | Method for compensating operationally-induced defects and semiconductor device made thereby | |
| US5543634A (en) | Method of forming semiconductor materials and barriers |