JPH07105609B2

JPH07105609B2 - 回路装置

Info

Publication number: JPH07105609B2
Application number: JP62047252A
Authority: JP
Inventors: 純一船山; 一良富田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 1987-03-02
Filing date: 1987-03-02
Publication date: 1995-11-13
Anticipated expiration: 2010-11-13
Also published as: JPS63213997A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ノイズ対策を施した回路装置に関するもので
ある。

［従来の技術］Ｔ形LCフィルタは、第６図に示す如く、信号伝送ライン
に直列に接続される２つのインダクタンス素子L1,L2
と、これ等の中間点とグランドとの間に接続されるコン
デンサC1とから成る。このLCフィルタのインダクタンス
素子L1,L2を、フェライト・ビーズに導線を挿入して構
成することは既に行われている。

［発明が解決しよぅとする問題点］ところで、コンピュータ回路のように多数の信号伝送路
を有し、各信号伝送路にＴ形LCフィルタをそれぞれ接続
しなければならない場合には、信号伝送路の数の２倍の
フェライト・ビーズが必要になり、フィルタの組み立て
も面倒になる。また、フェライト・ビーズを量産性を有
して極端に小型化することは困難であり、Ｔ形LCフィル
タの小型化に限界があった。更に、フェライト・ビーズ
を小型化するにつれてフェライトの体積が減少し、十分
なノイズ吸収効果を得ることができなくなる。

そこで、本発明の目的は、ノイズ吸収効果が優れている
多数のフィルタを容易に構成することができる回路装置
を提供することにある。

［問題点を解決するための手段］上記問題点を解決し、上記目的を達成するための本発明
は、実施例を示す第１図〜第５図の符号を参照して説明
すると、回路基板１と、前記基板１に配置された回路部
品２と、前記回路部品２を含む電気回路を外部回路に接
続するためのコネクタ３とから成り、前記コネクタ３は
コネクタ本体部５から導出された複数のリード７を有
し、前記リード７が前記基板１に電気的に接続されてい
る回路装置において、前記コネクタ３の本体部５と前記
基板１との間に、前記リード７に対応する複数の貫通孔
15を有する単数又は複数の磁性体ブロック11、14と、前
記リード７に対応する複数の貫通孔17を有し且つ複数の
コンデンサを得るための複数の個別電極18とアース電極
19が設けられている単数又は複数の誘電体基板12とを少
なくとも配置し、前記リード７を前記磁性体ブロック1
1、12の貫通孔15と前記誘電体基板12の貫通孔17に通
し、前記リード７に前記個別電極18を接続し、前記アー
ス電極19を前記回路基板１のアース導体21に導体部材に
よって接続したことを特徴とする回路装置に係わるもの
である。

［作用］上記発明において、リード７を囲む磁性体ブロック11、
14はインダクタンス素子の磁心として機能し、リード７
と磁性体ブロック11、14との組み合わせでインダクタン
ス素子が形成され、これとコンデンサとの組み合わせで
リード７を伝導するノイズ及び／又は放射ノイズが抑制
される。また、磁性体ブロック11、14は電磁波ノイズの
吸収体としても機能し、リード７から外部に放射するノ
イズ、外部からリード７に侵入するノイズ、及びリード
７の相互間の電磁波干渉を抑制する。

［実施例］次に、第１図〜第５図によって本発明の実施例に係わる
電子回路装置を説明する。この電子回路装置は、絶縁性
回路基板１に複数の回路部品２を装着し、この回路部品
２を含む電気回路を外部の電子回路装置に接続するため
のコネクタ３を設け、更に本発明に従うＴ形LCフィルタ
集合体４を装着することによって構成されている。

コネクタ３は、絶縁材料から成る本体部５と、この本体
部５に保持されている多数の結合部６と、この結合部６
から導出されている多数（この例では20本）のリード７
とからなる。各リード７は基板１に平行に導出された部
分7aと基板１に対して垂直に延びる部分7bとを有し、基
板１の貫通孔８に挿入され、基板１に設けられている接
続導体９に半田10で固着されている。なお、リード７の
ピッチは2mm、リード７の径は0.9mmである。

フィルタ集合体４は、第１の磁性体ブロック11と、誘電
体基板12を含むコンデンサブロックと、アース板13と、
第２の磁性体ブロック14とから成る。

第１及び第２の磁性体ブロック11、14はフェライトコア
から成り、リード７の配列に対応して多数（この例では
20個）の貫通孔15、16をそれぞれ有する。この第１及び
第２の磁性体ブロック11、14は、Ni−Zn系フェライト材
料にバインダを加えて造粒し、乾式成形し、焼成による
収縮を見込んでコネクタ３のリード７に合せてドリル加
工で貫通孔15、16を形成した後に焼成したものであり、
約1000の透磁率を有し、長さ45mm、幅5mm、厚み3mmの寸
法を有する。

コンデンサブロックを構成する誘電体基板12は、リード
７に対応して多数の貫通孔17を有し、更に一方の主面12
aに貫通孔17を囲むように多数の個別電極18を有し、他
方の主面12bに共通のアース電極19を有する。個別電極1
8は第４図に示す如く互いに分離され、貫通孔17に隣接
するように配置されている。アース電極19は第５図に示
す如く貫通孔17から少し離間した位置に設けられ、各個
別電極18に対向する部分を有する。この誘電体基板12
は、SrTiO3系材料を使用し、湿式成形にて厚さ約1mmの
グリーンシートを作り、収縮を見込んでリード７のピッ
チに合せてパンチで貫通孔17を形成した後に焼成したも
のであり、長さ50mm、幅7mm、厚み0.85mmの磁器誘電体
基板である。なお、この誘電体基板12の誘電率は約30,0
00である。個別電極18及びアース電極19は、誘電体基板
12にAgペーストをスクリーン印刷し、焼成することによ
って形成されている。各リード７に対応する各コンデン
サの静電容量は約1000pFである。

アース板13は、リード７を挿通するための切欠溝20を有
し、誘電体基板12のアース電極19に対応する主面部13a
を有する。また、回路基板１のアース配線導体21への接
続を行うために、アース板13は、一対の脚部13b、13cを
有する。

フィルタ集合体４を組み立てるときには、コネクタ３の
各リード７を第１の磁性体ブロック11の各貫通孔15にそ
れぞれ挿入する。一方、誘電体基板12のアース電極19に
アース板13を半田付けたものを用意し、且つ個別電極18
にクリーム半田（図示せず）を塗布する。しかる後、誘
電体基板12の各貫通孔17に各リード７を挿入し、加熱処
理することにより、クリーム半田を溶融させて各リード
７に各個別電極18を半田付けする。なお、クリーム半田
を使用する代わりに、半田メッキ層又は半田リングを使
用して個別電極18をリード７に接続してもよい。

次に、第２の磁性体ブロック14の各貫通孔16に各リード
７を挿入し、更に各リード７を回路基板１の各貫通孔８
に挿入し、配線導体９に半田10で接続する。この時、ア
ース板13の脚部13b、13cも回路基板１の貫通孔22、23に
挿入し、半田24によってアース導体21に接続する。

フィルタ集合体４の内の単位フィルタのノイズ吸収効果
を調べるために、回路基板１を使用して構成する電子回
路装置をパーソナル・コンピュータとし、このコネクタ
３に、第３図で破線で示すインターフェイス・ケーブル
25のコネクタ端子26を接続し、このケーブル25の他端を
解放状態に保ち、FCCの規制に従う30MHz〜240MHzの放射
ノイズ量を3m法、オープン・サイトで測定した。オープ
ン・サイトのために外部から入射する放送波等を除外
し、代表的なノイズのレベルのみを求めたところ、第７
図（Ｃ）に示す結果が得られた。即ち、60MHz〜70MHz、
120MHz〜160MHzの間に24〜30dBμV/m程度に抑制された
クロック性ノイズが観測された。

比較のために、フィルタ集合体４を省いて同様な方法で
ノイズ測定を行ったところ、第７図（Ａ）の結果が得ら
れた。また、磁性体ブロック11、14の代わりに、外径1.
9mm、内径1mm、高さ5mmのフェライト・ビーズを各リー
ド７に装着し、1000pFの個別の磁器コンデンサをリード
７とグランドとの間に接続し、同様な方法でノイズを測
定したところ、第７図（Ｂ）に示す結果が得られた。第
７図（Ｂ）の各リード７にフェライト・ビーズを装着す
る場合には、30〜40dBμV/m程度のクロック性ノイズが
観測される。従って、本実施例のフィルタ集合体４を使
用することにより、第７図（Ａ）のノイズ無対策の場合
に比べて10〜20dBμV/m、第７図（Ｂ）のフェライトビ
ーズの場合に比べて５〜10dBμV/m程度改善される。更
に、クロック性ノイズの間に現れるノイズ（各種ノイズ
の干渉ノイズ）の抑制効果もある。第８図の実線はノイ
ズ無対策の場合のクロック性ノイズとその間のノイズを
示し、点線は本実施例の場合のノイズを示す。上述の如
く放射ノイズが抑制されるということは、リード７及び
ケーブル25を通って外部の電子回路装置に侵入する伝導
ノイズも抑制されることを意味する。また、外部の電子
回路装置からコネクタ３を通って回路基板１上の電気回
路に入り込むノイズも抑制できることを意味する。

本実施例のノイズ吸収装置は次の利点を有する。

（１）コネクタ３のリード７のピッチが小さい場合であ
っても、第１及び第２の磁性体ブロック11、14にリード
７に対応する貫通孔15、16を設けるのみでよいから、フ
ェライト・ビーズに比較して容易に製造することができ
る。

（２）リード３を囲むフェライトの体積がフェライト・
ビーズの場合に比べて大きくなるので、大きなノイズ吸
収効果を得ることができる。また、リード７の相互間が
フェライトで埋められるために、リード７の相互間の電
磁干渉の抑制効果が大きくなる。

（３）磁性体ブロック11、14の貫通孔15、16及び誘電体
基板12の貫通孔17はリード７に対応するように形成され
ているので、多数のリード７を一度に各貫通孔15、16、
17に挿入することができる。従って、フィルタ集合体４
の装着を容易に達成することができる。

（４）フィルタ集合体４は、コネクタ３の本体部５と基
板１との間に配置されるので、コネクタ３との一体化を
容易に達成することができる。また、リード７の露出部
分を少なくするように第１及び第２の磁性体ブロック1
1、14がリード７を囲むので、リード７からのノイズの
放射を抑制することができる。

（５）アース板13を誘電体基板12の下に配置するので、
アースが確実にとれるのみでなく、誘電体基板12の補強
効果が生じる。

（６）ノイズ防止が要求される電子回路装置と、要求さ
れない電子回路装置との両方に使用することができるコ
ネクタ３を用意し、ノイズ防止が要求される場合にのみ
フィルタ集合体４を装着すればよいので、コネクタ３の
量産性が向上し、回路装置のコストの低減が達成され
る。

［変形例］本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。

（１）アース板13に脚部13b、13cとは反対向に立上った
部分13dを設け、ここの立上り部分13dのかぎ部13eによ
って第１の磁性体ブロック11の上方位置を制限するよう
にしてもよい。

（２）コネクタ３の本体部５と基板１との結合を安定さ
せるために、基板１に切欠部を設け、ここに本体部５を
設けた突起を挿入するようにしてもよい。

（３）コネクタ３を回路基板１に対して接着剤で固定し
てもよい。また、第１及び第２の磁性体ブロック11、14
をリード７に接着剤で固定してもよい。

（４）第１及び第２の磁性体ブロック11、14を磁性粉末
と樹脂との混合体又はフェライト以外の磁性体で形成し
てもよい。

（５）第１及び第２の磁性体ブロック11、14の内の一方
を省てＬ形フィルタ構成とすることもできる。また、コ
ンデンサ電極を有する誘電体基12を２枚以上にするこ
と、又は２枚の誘電体基板12と１個の磁性体ブロック11
とを組み合わせてπ形フィルタとすることもできる。

（６）アース板13に、溝20の代わりにリード７に対応し
た径の大きな孔を設けてもよい。

（７）誘電体基板12にアース用の貫通孔を設け、この貫
通孔に回路基板１のアース導体21に接続されるピンを通
し、このピンにアース電極19を接続してもよい。

［発明の効果］上述から明らかな如く、本発明によれば、ノイズ吸収効
果の大きいフィルタを含む回路装置を容易に構成するこ
とができる。

【図面の簡単な説明】

第１図は本発明の実施例に係わる回路装置の一部を示す
分解斜視図、第２図は回路装置の正面図、第３図は第２図のIII−III線の一部を切断して示す断面
図、第４図は個別電極を有する誘電体基板の一部を示す平面
図、第５図はアース電極を有する誘電体基板の一部を示す底
面図、第６図はＴ形LCフィルタを示す回路図、第７図は周波数とノイズのレベルとの関係を示す図、第８図は一部の周波数領域におけるノイズレベルを示す
図、第９図は変形例のアース板の一部を示す斜視図である。１…回路基板、３…コネクタ、４…フィルタ集合体、５
…本体部、６…結合部、７…リード、８…貫通孔、９…
導体、11…第１の磁性体ブロック、12…誘電体基板、13
…アース板、14…第２の磁性体ブロック、15,16,17…貫
通孔、18…個別電極、19…アース電極。

Claims

【特許請求の範囲】

【請求項１】回路基板（１）と、前記基板（１）に配置
された回路部品（２）と、前記回路部品（２）を含む電
気回路を外部回路に接続するためのコネクタ（３）とか
ら成り、前記コネクタ（３）はコネクタ本体部（５）か
ら導出された複数のリード（７）を有し、前記リード
（７）が前記基板（１）に電気的に接続されている回路
装置において、前記コネクタ（３）の本体部（５）と前記基板（１）と
の間に、前記リード（７）に対応する複数の貫通孔（1
5）を有する単数又は複数の磁性体ブロック（11）（1
4）と、前記リード（７）に対応する複数の貫通孔（1
7）を有し且つ複数のコンデンサを得るための複数の個
別電極（18）とアース電極（19）が設けられている単数
又は複数の誘電体基板（12）とを少なくとも配置し、前記リード（７）を前記磁性体ブロック（11）（14）の
貫通孔（15）と前記誘電体基板（12）の貫通孔（17）に
通し、前記リード（７）に前記個別電極（18）を接続し、前記
アース電極（19）を前記回路基板（１）のアース導体
（21）に導体部材によって接続したことを特徴とする回
路装置。