JPH07105935B2 - 静止画像記録装置 - Google Patents

静止画像記録装置

Info

Publication number
JPH07105935B2
JPH07105935B2 JP61180033A JP18003386A JPH07105935B2 JP H07105935 B2 JPH07105935 B2 JP H07105935B2 JP 61180033 A JP61180033 A JP 61180033A JP 18003386 A JP18003386 A JP 18003386A JP H07105935 B2 JPH07105935 B2 JP H07105935B2
Authority
JP
Japan
Prior art keywords
video signal
signal data
output
time axis
axis correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61180033A
Other languages
English (en)
Other versions
JPS6337790A (ja
Inventor
亨 品田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP61180033A priority Critical patent/JPH07105935B2/ja
Publication of JPS6337790A publication Critical patent/JPS6337790A/ja
Publication of JPH07105935B2 publication Critical patent/JPH07105935B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は静止画像記録装置、とくに、入力映像信号の時
間軸を修正して安定した映像信号を出力する静止画像記
録装置に関する。
背景技術 たとえばビデオフロッピーディスクやビデオテープなど
の映像信号記録媒体から読み出された映像信号を受け
て、印画紙などの画像記録媒体に可視画像を再生する静
止画像記録装置が提案されている。
たとえば顧客から預かったネガフィルムやビデオフロッ
ピーからカラー印画紙に焼き付ける業務用途の装置で
は、記録すべき画像の撮影された条件に応じて色および
階調を補正し、最終画像を自然な画像として再生するこ
とが要求される。そのためには、記録すべき画像の状態
を抽出して画像補正のためのデータを採取する必要があ
る。
先行技術の静止画像記録装置では、画像記録に先立っ
て、1コマの画像のうちのいくつかの画素信号をサンプ
ルし、それらのサンプルデータから画像の状態を判定
し、これによって色および階調補正などの画像補正条件
ないしは補正パラメータの値を決定してこれに従って印
画紙に記録する映像信号の補正を行なう方式がある。こ
の補正条件の決定は、静止画像記録装置内の、たとえば
マイクロプロセッサなどの処理システムによって行なわ
れる。
静止画像記録装置では、記録すべき画像の状態を映像モ
ニタ装置でモニタできることが好ましい。しかし、従来
の装置では、印画紙に記録を行なう際、映像モニタ装置
にて記録画像をモニタしていると、画像補正のために画
素データをサンプルすることに起因してモニタ画像が乱
されることがあった。つまり、映像信号から画素データ
を採取するために映像信号を処理システムに取り込むの
で、その間、モニタ装置への映像信号の供給が中断さ
れ、モニタ画像が暫時乱されることがあった。
ところで静止画像記録装置には、様々な映像信号源から
映像信号が入力されるが、たとえば磁気ディスク再生装
置などでは、磁気ディスクの回転むらなどに起因して時
間軸が変動した映像信号が入力されることがある。その
ため静止画像記録装置には、入力映像信号のこのような
時間軸変動を吸収して、安定した基準周波数クロックに
応じた映像信号を出力するための時間軸修正回路が設け
られている。時間軸修正回路は、1対の映像メモリを有
し、その一方に映像信号を書き込んでいる間、他方から
映像信号を読み出し、これを1対の映像メモリの間で交
互に繰り返す。本発明は、時間軸修正回路のこの1対の
映像メモリを利用して画素信号の採取に起因するモニタ
画像の乱れを最小化する。
目的 したがって本発明は、このような従来技術の欠点を解消
し、画像記録の際、画素信号を採取する際、モニタ画像
の乱れを最小化した静止画像記録装置を提供することを
目的とする。
発明の開示 本発明によれば、静止画を表わすラスタ走査映像信号の
データをそれぞれ少なくとも1フィールド分蓄積可能な
1対の記憶手段を有し、記憶手段に蓄積された映像信号
を所定の速度で定常的に読み出すことによって映像信号
の時間軸を安定化する時間軸修正手段と、時間軸修正手
段を制御し、映像信号データを処理する処理手段と、記
憶手段から読み出されたデータを可視画像として出力す
る出力手段とを有し、処理手段は、1対の記憶手段のう
ちのいずれか一方に処理手段から映像信号データの読出
しまたは書込みを行なうときは、他方の記憶手段からそ
れに蓄積されている映像信号データを繰返し読み出して
出力手段に供給するように、時間軸修正手段を制御する
静止画像記録装置が提供される。
実施例の説明 次に添付図面を参照して本発明による静止画像記録装置
の実施例を詳細に説明する。
第2図を参照すると、本発明をビデオフロッピーディス
クから映像信号を再生する静止画像記録装置に適用した
実施例が示されている。この実施例の静止画像記録装置
は入力部10を有し、これは、映像信号記録媒体として磁
気ディスクすなわちビデオフロッピーディスクからそれ
に記録されている映像信号を読み取る機能を有する。入
力部10は、磁気ディスクの代りに、ビデオテープから映
像信号を再生するものであってもよく、また通信回線や
放送波から映像信号を受信する装置であってもよい。
入力部10は本実施例では、磁気ディスクを所定の速度で
定常的に回転させ、これら映像信号を読み出して出力12
に出力するとともに、それに含まれる、たとえば垂直同
期信号(VSYNC)などの同期信号を分離して入力制御部1
4に供給する機能も有する。これらの同期信号は入力制
御部14から全体制御部24にも供給される。入力部10の出
力12から出力される映像信号はアナログ信号VINであ
り、これは、アナログ・ディジタル変換回路(ADC)16
に入力され、ディジタル信号の形式の映像信号データDI
Nに変換される。この映像信号データは本実施例では、
時間軸修正部18の入力20に供給される。
この映像信号は最終的には出力部22から時間軸の安定し
た映像信号として出力される。出力部22は、映像信号を
可視画像として出力する出力装置であってよく、たとえ
ばカラー印画紙などの画像記録媒体58にハードコピーと
して記録する画像記録装置を含む。本実施例では、白黒
用高輝度CRTに映出した3分解色映像を分解色フィルタ
を含む光学系を介して3分解色ごとに順次カラー印画紙
58上に結像することによって印画紙にカラー映像を記録
するものが有利に適用される。
出力部22はまた、映像信号をソフトコピーとして表示す
る映像モニタ装置56を有する。このモニタ装置56は、た
とえばカラーCRTを有するものでよい。
時間軸修正部18は、本実施例では1フィールドまたは1
フレームの映像信号をそれぞれ一時蓄積する容量の1対
のメモリアレイ100(第1図)を有し、それらの読出し
および書込みは、全体制御部24によって制御される。全
体制御部24は、その制御出力26に時間軸修正部18の読出
し指示(リードイネーブル)信号REおよび書込み指示
(ライトイネーブル)信号WEなどの制御信号を出力し、
またデータ線28には時間軸修正部18に書き込み、またこ
れから読み出すデータを転送する機能を有する。
時間軸修正部18のメモリアドレス(ADE),クロック、
読出し/書込みタイミング信号などの様々な制御信号
は、入力制御部14の出力30、出力制御部32の出力34、お
よび全体制御部24の制御線26から供給される。全体制御
部24から制御線26はまた、時間軸修正部18における後述
のアドレス切換回路104およびシフトクロック切換回路1
12の切換えのための切換信号も転送する。
入力部10の出力12から出力される映像信号には、磁気デ
ィスクや磁気テープなどの映像信号記録媒体の場合、そ
の性質上ジッタが含まれる可能性がある。そこで時間軸
修正部18は、入力20の映像信号データDINを入力部10で
映像信号から分離された水平同期信号に応動した画素ク
ロックに同期していずれかのメモリアレイ100に蓄積し
ては、出力制御部32の安定した基準クロックに同期した
画素クロック速度で出力36側の有効水平走査期間中にこ
れを出力し、その出力36における映像信号データDOUTの
出力速度を安定化する時間軸修正機能を実現している。
この時間軸修正機能は次のようにして実現される。入力
部10から映像信号を時間軸修正部18に読み込むときは、
全体制御部24はその切換回路104および112を制御して時
間軸修正部18の書込み動作が入力制御部14から制御され
るようにする。つまり、入力部10に入力された映像信号
に含まれる同期信号が入力部10で分離され、入力制御部
14はこれに同期してアドレス、クロック、書込みタイミ
ング信号などの制御信号を出力30に出力し、時間軸修正
部18の書込み動作を制御する。
時間軸修正部18から映像信号データを読み出して出力部
22に出力するときは、全体制御部24はその切換回路104
および112を制御して時間軸修正部18の読出し動作が出
力制御部32から制御されるようにする。出力制御部32
は、その内部の基準発生器が発生する安定した周波数の
クロックに従って、メモリアドレス、クロック、読出し
タイミング信号などの制御信号を出力34に出力し、時間
軸修正部18の読出し動作を制御する。
時間軸修正部18の出力36の映像信号データDOUTは補正部
38に入力される。補正部38は、その映像信号が形成され
た条件、たとえば使用されたカメラの階調特性や照明の
状態に応じた色および階調の補正パラメータの値が全体
制御部24から制御線40を通して設定される。補正部38
は、この補正パラメータの値に従って映像信号データDO
UTを補正し、色および階調が適切に補正された映像信号
をその出力42に出力する機能部である。
出力42はディジタル・アナログ変換回路(DAC)44に入
力され、対応するアナログ信号に変換されて、出力46か
ら出力部22へたとえばTVレートの映像信号VOUTとして出
力される。
出力制御部32は、安定した周波数の基準信号を発生する
基準発振器を有し、その制御線34には、メモリアレイ10
0から映像信号データを読み出すための様々なタイミン
グ信号やアドレスを出力する。同様に制御線48には、デ
ィジタル・アナログ変換器44を動作させるためのタイミ
ング信号を出力する。また、出力部22への制御線50に
は、記録用およびモニタ用CRTを動作させるための垂直
同期信号VSYNC,水平同期信号HSYNC,垂直帰線消去信号VB
LKおよび水平帰線消去信号HBLKなどを出力する。これら
の信号は制御線52から全体制御部24にも供給され、その
うち垂直帰線消去信号VBLKは、同制御部24のCPUの割込
み端子に接続されている。なお入力制御部14の同期は、
出力制御部32から外部同期がかけられている。したがっ
て、入力制御部14の垂直帰線消去信号は出力制御部32の
垂直帰線消去信号VBLKに一致している。
これらの本装置各部は全体制御部24によって制御され
る。全体制御部24には、映像信号の記録や補正部38の補
正パラメータの設定などに必要な指示を入力したり、シ
ステムの状態を表示したりする操作表示部を有する。全
体制御部24は、たとえばマイクロプロセッサなどの処理
装置で構成され、本装置全体の動作を統括、制御すると
ともに、たとえば映像信号データの所定の画素位置(複
数)の画素データをサンプルして元の画像の状態を判定
し、補正部38における色および階調の補正パラメータの
値を決定する画像処理機能も有する。
時間軸修正部18の詳細な構成を第1図を参照して説明す
る。1対のメモリアレイ100はそれぞれ、1フィールド
または1フレーム分の映像信号データを蓄積可能な容量
を有するRAMであり、これに対する書込みおよび読出し
は、それぞれ対応のシフトレジスタ102によって行なわ
れる。
メモリアレイ100のアドレスは、アドレス切換回路104に
よって選択的に与えられる。アドレス切換回路104は、
全体制御部24から制御線26によって受けるCPUアドレスC
PU ADR,入力制御部14から制御線30によって受けるビデ
オ書込みアドレスVW ADR、および出力制御部32から制御
線34によって受けるビデオ読出しアドレスVR ADRを選択
して該当するメモリアレイ100に出力106から与えるアド
レス選択回路である。たとえば、メモリアレイ100のう
ちの一万#1が映像信号の書込み状態、他方#2が映像
信号の読出し状態であれば、アドレス切換回路104から
前者にビデオ書込みアドレスVW ADRが、また後者にはビ
デオ読出しアドレスVR ADRがそれぞれ供給される。CPU
アドレスCPU ADRについても同様である。
1対のシフトレジスタ102はそれぞれ、映像信号でデー
タ入力108から直列に入力される映像信号データをシフ
トクロックに応動して順次受信し、これを対応のメモリ
アレイ100に並列データとして書き込んだり、これから
並列に読み出された映像信号データをシフトクロックに
応動して直列データとして出力110に出力したりするシ
フトレジスタ回路である。そのシフトクロックは、シフ
トクロック切換回路112からクロック入力114に供給され
る。
このメモリアレイ100とシフトレジスタ102の間のデータ
転送は、読出しおよび書込みともに水平同期信号▲
▼が低レベルにある期間中に行なわれる。また、
垂直帰線期間中はこの転送は行なわれない。水平同期信
号期間中とこれに続く若干の期間は、水平帰線期間とし
てシフトレジスタ102に対するデータの入出力は行なわ
れない。
シフトクロック切換回路112は、全体制御部24から制御
線26によって受けるCPUクロックCPU CLK,入力制御部14
から制御線30によって受けるビデオ書込みクロックVW C
LK、および出力制御部32から制御線34によって受けるビ
デオ読出しクロックVR CLKを選択して該当するメモリア
レイ100に出力114から与えるクロック選択回路である。
たとえば、メモリアレイ100のうちの一方#1が映像信
号の書込み状態、他方#2が映像信号の読出し状態であ
れば、シフトクロック切換回路112から前者にビデオ書
込みクロックVW CLKが、また後者にはビデオ読出しクロ
ックVR CLKがそれぞれ供給される。CPUクロックCPU CLK
についても同様である。
アナログ・ディジタル変換回路16からの映像信号データ
線20、および全体制御部24からのデータ線28は、同図に
示すように、切換えスイッチ116を介してシフトレジス
タ102のデータ入力108に接続されている。全体制御部24
からのデータ線28はまた、切換え回路120の切換えスイ
ッチ122にも接続されている。また、2つのシフトレジ
スタ102のデータ出力110はそれぞれ、図示のように切換
え回路120の2つの切換えスイッチ122および124に並列
に接続され、これらを介してディジタル・アナログ変換
回路44の入力36に接続されている。
切換えスイッチ116,ならびに切換え回路120は、シフト
クロック切換回路112によってその動作が制御される。
切換え回路120の2つの切換えスイッチ122および124は
互いに独立して動作可能であり、それぞれ図示の接続状
態と、これと反対の接続状態とを選択的にとることがで
きる。これによって、2つのシフトレジスタ102を介し
て2つのメモリアレイ100から交互にデータを読み出し
たり、一方のメモリアレイ100にシフトレジスタ102を介
して全体制御部24のCPUからデータ線28を通してデータ
を書き込んだり、これから読み出したりし、その間、他
方のメモリアレイ100からはシフトレジスタ102を介して
フリーズした画像を出力部22へ読み出したりすることが
できる。
これらシフトクロック切換回路112およびアドレス切換
回路104におけるアドレスおよびシフトクロックの切換
えとスイッチ116および切換え回路120の切換えの選択
は、通常の場合、入力制御部14または出力制御部32から
の同期信号に従って全体制御部24から設定される。これ
によって、メモリアレイ100のうちの一方、たとえば#
1、にアナログ・ディジタル変換回路16からの映像信号
データが書き込まれているときは、他方、この場合は#
2、から映像信号データが読み出されて補正部38へ出力
される。こうして1フィールド期間中に映像信号データ
の書込みと読出しが行なわれると、アドレスおよびシフ
トクロックの選択状態が切り換わり、次の1フィールド
期間では、一方のメモリアレイ、この例では#2、にア
ナログ・ディジタル変換回路16からの映像信号データが
書き込まれ、他方#1から映像信号データが読み出され
て補正部38へ出力される。これを1フィールド周期で交
互に繰り返す。
これによって、映像信号に対して時間軸修正およびラン
ダムノイズリダクションが行なわれる。つまり、入力部
10から入力された静止画像を表わす映像信号が継続的に
時間軸修正部18に供給され、1対のメモリアレイ100に
交互に書き込まれ、それらから交互に読み出されて、最
終的には出力部22へ出力され、印画紙すなわち記録媒体
58に同じ画像が繰り返し記録されることによって、十分
にノイズリデュースされた画像の記録媒体58への記録が
可能となる。
動作を説明する。出力部22によって画像記録媒体58に画
像を記録する場合、入力部10によって磁気ディスクから
同じフレームの映像信号が繰返し読み込まれて出力部22
によって記録媒体58の同じコマに繰返し重ね書きされ
る。
入力部10の読取り動作は、出力制御部32の発生する同期
信号におおむね同期している。全体制御部24は系を初期
設定し、アドレス切換回路104は、メモリアレイ100の書
込みアドレスとして入力制御部14の発生するビデオアド
レスVW ADRをメモリアレイ100に供給する。シフトクロ
ック切換回路112は、スイッチ116を制御してアナログ・
ディジタル変換回路16からの信号線20をシフトレジスタ
102の入力108に接続するとともに、シフトレジスタ102
のうちの一方、たとえば#1にシフトクロックVW CLKを
供給する。シフトクロック切換回路112はまた、切換え
回路120を他方のシフトレジスタ#2に接続する。そこ
で、入力映像信号の垂直同期信号が立り下がると、全体
制御部24は制御線26のライトイネーブル信号WEを付勢し
てメモリアレイ100への書込みを指示する。これによっ
て、メモリアレイ100の書込みは入力制御部14から制御
されるようになる。
磁気ディスクから読み取られた映像信号から入力部10で
分離された同期信号に同期して入力制御部14は、クロッ
ク、書込みタイミング信号などの制御信号を出力30から
時間軸修正部18に出力するとともに、水平同期信号およ
び垂直同期信号に応動してメモリアレイ100の書込みア
ドレスVW ADRを順次発生し、これはアドレス切換回路10
4によってメモリアレイ100に出力される。
そこで、入力部10の出力12に現われた映像信号VINは、
アナログ・ディジタル変換器24によってディジタル信号
データDINに変換され、メモリアレイ#1に順次書き込
まれる。こうして1フールド分の映像信号データがメモ
リアレイ#1に書き込まれた。
シフトクロック切換回路112は、シフトレジスタ#1に
シフトクロックVR CLKを供給する。シフトクロック切換
回路112はまた、スイッチ124をシフトレジスタ#1の出
力110に接続する。これによって、時間軸修正部18の読
出しは出力制御部32から制御されるようになり、また、
メモリアレイ#1の1フィールド分の記憶領域からの蓄
積データの読出しが可能になる。
基準発生器の発生する安定した周波数のクロックに従っ
て出力制御部32は、クロック、読出しタイミング信号な
どの制御信号を出力34から時間軸修正部18に出力すると
ともに、垂直同期信号VSYNCが立ち下がると、水平およ
び垂直同期信号に応動してメモリアレイ100の読出しア
ドレスを順次発生し、これはアドレス切換回路104によ
ってメモリアレイ#1に出力される。
こうしてメモリアレイ#1からは順次、ラスタ走査方式
にて映像信号データが読み出され、これは、補正部38に
て色および階調が補正される。補正された映像信号はデ
ィジタル・アナログ変換器32によってアナログ信号に変
換されて出力部22に与えられる。これは、出力部22のCR
T画面に出力され、光学系を介して記録媒体58に露光さ
れる。こうして、垂直帰線消去信号から1フィールド期
間にわたって1フィールド分の映像信号データが時間軸
修正部18から順次読み出され、最終的に記録媒体58に露
光される。
この読出し動作は、次に垂直同期信号VSYNCが立ち下が
るまで行なわれる。この間、他方のメモリアレイ#2に
は前述と同様にして入力部10からの映像信号データが書
き込まれる。つまりシフトクロック切換回路112は、シ
フトレジスタ#2にシフトクロックVW CLKを供給すると
ともに、スイッチ116をシフトレジスタ#2に接続す
る。
ところで本実施例では、補正部38に設定する色および階
調補正パラメータの値は、時間軸修正部18のいずれかの
メモリアレイ100に格納された映像信号データのうちの
いくつかのサンプル点における画素信号を全体制御部24
のCPUに取り込んで元の画像の状態を判定することによ
って決定される。全体制御部24は、その撮影条件、たと
えば使用したカメラの階調特性や照明状態に応じて補正
パラメータの値を決定し、これを制御線40を通して補正
部38に設定する。この画素信号の採取の間、時間軸修正
部18の他方のメモリアレイ100から補正部38を通して出
力部22に映像信号が読み出され、これが出力部22の映像
モニタ装置56に出力表示される。つまりこの間、映像モ
ニタ装置56の表示映像は、他方のメモリアレイ100に格
納されている映像にフリーズされている。したがって、
この画素データ採取の間もモニタ装置56の表示映像が乱
されることがない。
第3図を参照すると、出力制御部32からの制御線52にお
ける垂直帰線消去信号▲▼が立ち下がると(時
刻t0)全体制御部24のCPUに割込みがかかる。同制御部2
4は、この割込み要求に応動して、すなわち垂直帰線消
去期間内に、入力制御部14からの水平同期信号HSYNCを
監視し、その立下りを検出すると(時刻t1)、制御線26
にフレーム固定信号すなわちフリーズ信号を出力する。
これによってライトイネーブル信号WEを消勢してメモリ
アレイ100への書込みを停止する。
アドレス切換え回路104は、一方のメモリアレイ100,た
とえば#1の書込みアドレスとして全体制御部24の発生
するCPUアドレスCPU ADRをそれに供給する。その際、シ
フトクロック切換回路112は、スイッチ116を制御して全
体制御部24からのデータバス28を一方のシフトレジスタ
#1の入力108に接続するとともに、シフトレジスタ#
1にシフトクロックCPU CLKを供給させる。これによっ
てそのメモリアレイ#1への書込みは、全体制御部24か
ら制御されるようになる。そこでたとえば、全体制御部
24のCPUでテストパターン画像などの所望の画像を表わ
すデータを生成し、その画像データをメモリアレイ#1
に書き込むことができる。
メモリアレイ#1から読み出す場合は、全体制御部24は
シフトクロック切換回路112によって切換回路120のスイ
ッチ122を制御し、全体制御部24からのデータバス28を
シフトレジスタ#1の出力110に接続させる。全体制御
部24は、制御線26にメモリアレイ#1にの読出しイネー
ブル信号REと、同メモリアレイ#1におけるサンプリン
グ画素のアドレスCPU ADRを発生する。読出しアドレスC
PU ADRはアドレス切換回路104によってメモリアレイ#
1に供給され、メモリアレイ#1からシフトレジスタ#
1にその指定されたアドレスの画素データが読み出され
る。これは、シフトクロックCPU CLKに応動してシフト
レジスタ#1から直列に出力され、スイッチ122を通っ
てデータバス28に出力される。
全体制御部24は、こうしてメモリアレイ#1の映像信号
データから採取した画素データにより原画像の撮影条件
に応じて補正パラメータの値を決定し、これを制御線40
を通して補正部38に設定する。この画素信号採取の間、
時間軸修正部18のシフトクロック切換回路112は切換え
回路120のスイッチ124を他方のシフトレジスタ#2の出
力110に接続し、出力制御部32からの読出しクロックVW
CLKをシフトレジスタ#2に供給している。そこでメモ
リアレイ#2から補正部38を通して出力部22に映像信号
が読み出され、これが出力部22の映像モニタ装置56に出
力表示される。
上述したようなタイミングで2つのメモリアレイ100の
書込みと読出しを切り換えると、読出し側は垂直帰線消
去期間中の切換えであるので、出力部22のモニタ映像が
乱れることがない。また書込み側は、水平同期信号▲
▼の立上りのため、メモリアレイ100へのデー
タ転送終了後の帰線消去期間となり、データが失われる
ことがない。
全体制御部24は、補正部38に補正パラメータの値を設定
すると、再び前述のタイミングでメモリアレイ100のフ
リーズを解除する。これによって、入力部10からの映像
信号が時間軸修正部18の1対のメモリアレイ100に交互
に読み込まれては交互に読み出され、時間軸の修正が行
なわれる。
補正部38は、こうして全体制御部24から設定された補正
パラメータの値に従って、メモリアレイ100から読み出
された映像信号データDOUTを補正する。これは、ディジ
タル・アナログ変換回路44で対応するアナログ信号に変
換され、出力部22の映像モニタ装置56や記録用CRTに出
力される。
効果 このように本発明によれば、時間軸修正回路の2つのメ
モリバッファを利用して、いずれか一方のバッファを用
いて映像モニタ装置への出力映像をフリーズし、その間
に他方のバッファに処理システムからアクセスすること
によって、映像モニタの表示映像を乱すことなく映像信
号データを採取することができる。また、これを利用し
てテストパターンなどの所望の画像を処理システムから
メモリバッファに書き込むことができる。
【図面の簡単な説明】
第1図は、第2図に示す実施例における時間軸修正部の
とくに本発明に関連する部分を示す機能ブロック図、 第2図は本発明による静止画像記録装置の実施例を示す
概略ブロック図、 第3図は、第1図に示す装置の動作を説明するためのタ
イミング波形を示すタイミング図である。 主要部分の符号の説明 14……入力制御部 18……時間軸修正部 24……全体制御部 32……出力制御部 38……補正部 56……モニタ装置 100……メモリアレイ 104……アドレス切換回路 112……シフトクロック切換回路 116……切換えスイッチ 120……切換え回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/91 H04N 5/91 J 1/40 101 E

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】静止画を表わすラスタ走査の第1の映像信
    号データを入力する入力手段と、 第1の映像信号データをそれぞれ少なくとも1フィール
    ド分蓄積可能な1対の記憶手段を有し、該記憶手段に蓄
    積された第1の映像信号データを所定の速度で定常的に
    読み出すことによって該映像信号データの時間軸を安定
    化する時間軸修正手段と、 該時間軸修正手段を制御し、第1の映像信号データを処
    理する処理手段であって、前記記憶手段に蓄積された第
    1の映像信号データを読み出す処理手段と、 前記時間軸修正手段から読み出されたデータを可視画像
    として出力する出力手段とを有し、 前記処理手段は、前記1対の記憶手段のうちのいずれか
    一方の記憶手段に蓄積された第1の映像信号データを該
    処理手段へ読み出すときには、他方の記憶手段に蓄積さ
    れている第1の映像信号データを繰返し読み出して前記
    出力手段に供給するように、前記時間軸修正手段を制御
    し、前記出力手段は、前記他方の記憶手段から読み出さ
    れた第1の映像信号データを出力することを特徴とする
    静止画像記録装置。
  2. 【請求項2】特許請求の範囲第1項記載の装置におい
    て、前記出力手段は、前記可視画像をソフトコピーとし
    て表示する映像モニタ装置を有することを特徴とする静
    止画像記録装置。
  3. 【請求項3】特許請求の範囲第1項記載の装置におい
    て、該装置は、 前記時間軸修正手段の出力に接続され、該時間軸修正手
    段から出力される第1の映像信号データを補正条件に従
    って補正する補正手段を有し、 前記処理手段は、前記いずれか一方の記憶手段からそれ
    に蓄積されている第1の映像信号データを読み出し、該
    読み出した第1の映像信号データに基づいて前記補正条
    件を決定し、該決定した補正条件を前記補正手段に設定
    し、 前記出力手段は、前記補正手段にて補正された第1の映
    像信号データを出力することを特徴とする静止画像記録
    装置。
  4. 【請求項4】特許請求の範囲第1項記載の装置におい
    て、前記処理手段は、前記出力手段に出力する可視画像
    を表わす第2の映像信号データを前記いずれか一方の記
    憶手段に書き込むときには、他方の記憶手段に蓄積され
    ている第1の映像信号データを繰返し読み出して前記出
    力手段に供給するように、前記時間軸修正手段を制御す
    ることを特徴とする静止画像記録装置。
  5. 【請求項5】特許請求の範囲第1項記載の装置におい
    て、前記処理手段は、前記1対の記憶手段の読出しまた
    は書込みの切換えを前記映像信号の垂直帰線消去期間内
    に行なうことを特徴とする静止画像記録装置。
JP61180033A 1986-08-01 1986-08-01 静止画像記録装置 Expired - Lifetime JPH07105935B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61180033A JPH07105935B2 (ja) 1986-08-01 1986-08-01 静止画像記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61180033A JPH07105935B2 (ja) 1986-08-01 1986-08-01 静止画像記録装置

Publications (2)

Publication Number Publication Date
JPS6337790A JPS6337790A (ja) 1988-02-18
JPH07105935B2 true JPH07105935B2 (ja) 1995-11-13

Family

ID=16076297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61180033A Expired - Lifetime JPH07105935B2 (ja) 1986-08-01 1986-08-01 静止画像記録装置

Country Status (1)

Country Link
JP (1) JPH07105935B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531103A (ja) * 1991-07-29 1993-02-09 Konica Corp 医用放射線画像表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57116485A (en) * 1981-01-13 1982-07-20 Hitachi Denshi Ltd Time-axis correcting device
JPS58170180A (ja) * 1982-03-30 1983-10-06 Sony Corp フイ−ルドメモリの読出し装置
JPS6028389A (ja) * 1983-07-26 1985-02-13 Sony Corp 静止画像再生装置

Also Published As

Publication number Publication date
JPS6337790A (ja) 1988-02-18

Similar Documents

Publication Publication Date Title
JP3903090B2 (ja) 電子カメラ
US5452022A (en) Image signal storage device for a still video apparatus
JP3893441B2 (ja) 表示装置およびその制御方法
JPH09322026A (ja) 画像表示装置
JPH07105935B2 (ja) 静止画像記録装置
JPH0563072B2 (ja)
JPH0453148B2 (ja)
JPH1166289A (ja) 画像信号処理回路
JP2975469B2 (ja) 画像評価装置およびこれを使用した画像表示装置
JPH11308535A (ja) 撮像装置
JP3274479B2 (ja) 画像記憶方法及び画像記憶装置
TW432873B (en) Photographing apparatus
JPH0832872A (ja) 表示装置及びメモリ装置
JP3125903B2 (ja) 撮像装置
JP2943546B2 (ja) 画像記憶回路及びこれを用いた映像処理装置
JPS59126377A (ja) 高速度撮像装置
JPH071888Y2 (ja) 記録再生装置
JP3159783B2 (ja) 映像信号処理装置
JP3119378B2 (ja) 画像信号処理装置
JP3224737B2 (ja) 映像判定装置
JPH05244519A (ja) テレビジョンカメラ装置
JPH0739175U (ja) フレームメモリ読み出し回路
JPH10257450A (ja) ビデオ信号の多重化方法および装置
JPH066752A (ja) 画像取込方法及び画像取込装置
JPH0595529A (ja) 画像表示方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term