JPH07106042B2 - Power supply device using solar cells - Google Patents
Power supply device using solar cellsInfo
- Publication number
- JPH07106042B2 JPH07106042B2 JP61237133A JP23713386A JPH07106042B2 JP H07106042 B2 JPH07106042 B2 JP H07106042B2 JP 61237133 A JP61237133 A JP 61237133A JP 23713386 A JP23713386 A JP 23713386A JP H07106042 B2 JPH07106042 B2 JP H07106042B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output
- solar cell
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B10/00—Integration of renewable energy sources in buildings
- Y02B10/70—Hybrid systems, e.g. uninterruptible or back-up power supplies integrating renewable energies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/56—Power conversion systems, e.g. maximum power point trackers
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Electromechanical Clocks (AREA)
- Stand-By Power Supply Arrangements (AREA)
Description
【発明の詳細な説明】 ［産業上の技術分野］ この発明は、太陽電池を用いた電源装置に関する。Description: TECHNICAL FIELD The present invention relates to a power supply device using a solar cell.
［従来技術とその問題点］ 一般に、太陽電池を電源として使用する電源装置は、第
６図に示すように、太陽電池SCからの起電力を単一のコ
ンデンサC0へ充電し、このコンデンサC0に蓄積された電
力で時計回路等の負荷Ｒを駆動するようにしている。こ
こで、コンデンサC0に蓄えられる電荷量ＱはＱ＝Ｃ・V
SCで表わされる。なお、ＣはコンデンサC0の静電容量、
VSCは太陽電池SCの起電力である。[Prior Art and its Problems] In general, a power supply device using a solar cell as a power source charges an electromotive force from the solar cell SC to a single capacitor C 0 as shown in FIG. The load R such as a clock circuit is driven by the electric power stored at 0 . Here, the amount of charge Q stored in the capacitor C 0 is Q = C · V
Represented by SC . C is the capacitance of the capacitor C 0 ,
V SC is the electromotive force of the solar cell SC.
ところで、この種の電源装置を電子腕時計に用いた場
合、太陽電池SCに長期間光が照射されないでいると、時
計回路を確実に動作させることができる動作保障期間
は、上述の電荷量Ｑや時計回路の消費電力にもよるが、
一般に２〜３日程度と短かく、実用性に乏しいといった
欠点があり、また大容量の大型コンデンサを用いると実
装上の問題が残る。By the way, when this type of power supply device is used in an electronic wristwatch, if the solar cell SC is not irradiated with light for a long period of time, the operation guarantee period during which the timepiece circuit can be reliably operated is equal to the above-described charge amount Q or It depends on the power consumption of the clock circuit,
Generally, it has a shortness of about 2 to 3 days and poor practicality, and when a large-capacity large capacitor is used, a mounting problem remains.
更に、太陽電池SCへの光照射が連続して行なわれた場
合、コンデンサC0は比較的短時間で完全充電されるが、
その後に発生する太陽電池の起電力は、有効に利用され
ず、無駄なものとなっていた。Furthermore, when the solar cell SC is continuously irradiated with light, the capacitor C 0 is fully charged in a relatively short time,
The electromotive force of the solar cell generated thereafter was not effectively used and was wasted.
［発明の目的］ この発明は上述した事情に鑑みてなされたもので、その
目的とするところは、比較的小型のコンデンサを用いて
も負荷の動作保障期間を大幅に伸ばすことができると共
に、太陽電池からの起電力を効率的に利用することがで
きる太陽電池を用いた電源装置を提供しようとするもの
である。[Object of the Invention] The present invention has been made in view of the above-described circumstances, and an object of the present invention is to significantly extend the operation guarantee period of a load even if a relatively small capacitor is used, and An object of the present invention is to provide a power supply device using a solar cell that can efficiently use electromotive force from the battery.
［発明の要点］ この発明は上述した目的を達成するために、負荷に電力
を供給する通常のコンデンサの他に、太陽電池からの起
電力を昇圧して得られた昇圧電圧を蓄えるコンデンサを
設けた点を要旨とするものである。In order to achieve the above-mentioned object, the present invention is provided with a capacitor for storing a boosted voltage obtained by boosting an electromotive force from a solar cell, in addition to an ordinary capacitor for supplying power to a load. The points are summarized.
［実施例］ 以下、この発明を第１図〜第５図に示す一実施例に基づ
いて具体的に説明する。なお、本実施例は太陽電池付き
電子腕時計に適用した例を示している。[Embodiment] The present invention will be specifically described below based on an embodiment shown in FIGS. 1 to 5. The present embodiment is an example applied to an electronic wrist watch with a solar cell.
構 成 第２図はこの電子腕時計の電源装置全体の回路構成図で
ある。図中１は最大起電力が例えば−1.5Vの太陽電池
で、この太陽電池１の両端子間にはコンデンサC1が接続
されている。なお、コンデンサC1と太陽電池１の間に
は、太陽電池１の電位がコンデンサC1の電位より低いと
きにコンデンサC1から太陽電池１に流れるロス電流を防
止する為の逆流防止ダイオードDiが設けられている。ま
た、太陽電池１の両端子間には、コンデンサC2がパワー
スイッチPS1を介して接続されている。したがって、本
実施例においては太陽電池１に対して２つのコンデンサ
C1、C2が並列接続されている。しかして、コンデンサC1
は負荷に電力を供給するもので、その放電電圧は時計負
荷用電源端子に供給される他、パワースイッチPS2を介
してボルテーダブラ回路（V/D回路）２に供給されてい
る。Configuration FIG. 2 is a circuit configuration diagram of the entire power supply device of the electronic wrist watch. In the figure, 1 is a solar cell having a maximum electromotive force of, for example, -1.5 V, and a capacitor C 1 is connected between both terminals of the solar cell 1. A backflow prevention diode Di for preventing a loss current flowing from the capacitor C 1 to the solar cell 1 when the potential of the solar cell 1 is lower than the potential of the capacitor C 1 is provided between the capacitor C 1 and the solar cell 1. It is provided. A capacitor C 2 is connected between both terminals of the solar cell 1 via a power switch PS 1. Therefore, in this embodiment, two capacitors are provided for the solar cell 1.
C 1 and C 2 are connected in parallel. Then capacitor C 1
Supplies power to the load, and its discharge voltage is supplied to the power source terminal for the watch load and also to the voltage doubler circuit (V / D circuit) 2 via the power switch PS2.
このV/D回路２はコンデンサC1の放電電圧を２倍に昇圧
するもので、その出力電圧はパワースイッチPS3を介し
てコンデンサC2に充電される。また、コンデンサC2の放
電電圧はパワースイッチPS4を介してボルテージハーバ
回路（V/H回路）３に供給される。このV/H回路３はコン
デンサC2の放電電圧を1/2倍に降圧するもので、その出
力電圧はパワースイッチPS5を介してコンデンサC1に供
給される。This V / D circuit 2 doubles the discharge voltage of the capacitor C 1 , and its output voltage is charged in the capacitor C 2 via the power switch PS 3. Further, the discharge voltage of the capacitor C 2 is supplied to the voltage harvester circuit (V / H circuit) 3 via the power switch PS4. This V / H circuit 3 reduces the discharge voltage of the capacitor C 2 by half, and the output voltage thereof is supplied to the capacitor C 1 via the power switch PS 5.
なお、パワースイッチPS1〜PS5はFETトランジスタから
なるスイッチングトランジスタであり、そのゲートにハ
イレベルの信号が印加されることによってそのソースと
ドレインが導通するものである。The power switches PS1 to PS5 are switching transistors composed of FET transistors, and their sources and drains become conductive when a high-level signal is applied to their gates.
また、コンデンサC1、C2の放電電圧はコンパレータ４、
５の一方の入力端子に印加されている。コンパレータ４
はその他方の入力端子に基準電圧Vref1が供給され、両
入力電圧の比較結果に応じてロジックレベルの信号、即
ち、コンデンサC1の放電電圧が基準電圧Vref1以上にな
ったときハイレベルの信号を出力する。また、コンパレ
ータ５はその他方の入力端子に基準電圧Vref2が供給さ
れ、コンデンサC1の放電電圧が基準電圧Vref2以上にな
るとハイレベルの信号を出力する。なお、上記基準電圧
Vref1は太陽電池１の最大起電力よりも低く、また基準
電圧Vref2は更に基準電圧Vref1よりも低く設定されてい
る。しかして、コンパレータ４の出力電圧はRS型フリッ
プフロップからなるラッチ回路６のセット端子Ｓには直
接、またそのリセット端子Ｒにはインバータ７を介して
印加されている。同様に、コンパレータ５の出力電圧は
RS型フリップフロップからなるラッチ回路８のセット端
子Ｓには直接、またそのリセット端子Ｒにはインバータ
９を介して印加されている。そして、ラッチ回路６、８
のセット出力は夫々アンドゲート10に送られる。したが
って、このアンドゲート10はコンパレータ４、５の出力
信号が夫々ハイレベル４、５の出力信号が夫々ハイレベ
ル、即ち、ラッチ回路６、８のセット出力が夫々ハイレ
ベルの期間ハイレベルの信号を出力するもので、この出
力信号はパワースイッチPS2のゲートに印加されると共
に、インバータ11を介してアンドゲート12に与えられ
る。なお、アンドゲート12の出力信号はパワースイッチ
PS1のゲートに印加される。The discharge voltage of the capacitors C 1 and C 2 is the comparator 4,
5 is applied to one of the input terminals. Comparator 4
Is supplied with the reference voltage V ref 1 to the other input terminal, and goes high when the logic level signal, that is, the discharge voltage of the capacitor C 1 exceeds the reference voltage V ref 1 according to the comparison result of both input voltages. Output level signal. Further, the comparator 5 is supplied with the reference voltage V ref 2 at the other input terminal and outputs a high level signal when the discharge voltage of the capacitor C 1 becomes equal to or higher than the reference voltage V ref 2. The above reference voltage
V ref 1 is set lower than the maximum electromotive force of the solar cell 1, and the reference voltage V ref 2 is set lower than the reference voltage V ref 1. Then, the output voltage of the comparator 4 is applied directly to the set terminal S of the latch circuit 6 composed of an RS flip-flop and to the reset terminal R thereof via the inverter 7. Similarly, the output voltage of the comparator 5 is
It is applied to the set terminal S of the latch circuit 8 formed of an RS flip-flop directly and to the reset terminal R thereof via an inverter 9. Then, the latch circuits 6 and 8
The set output of each is sent to the AND gate 10. Therefore, the AND gate 10 outputs a high level signal while the output signals of the comparators 4 and 5 are high level and the output signals of 5 and 5 are high level, that is, the set outputs of the latch circuits 6 and 8 are high level respectively. This output signal is applied to the gate of the power switch PS2 and is also applied to the AND gate 12 via the inverter 11. The output signal from the AND gate 12 is the power switch.
Applied to the gate of PS1.
また、ラッチ回路６のセット出力は立ち下がり検出回路
13に送られる。立ち下がり検出回路13は立ち下がり検出
回路13の立ち下がりを検出してワンショットのパルス信
号Ｐを出力するものである。即ち、立ち下がり検出回路
13はカスケード接続されたＤ型フリップフロップ（Ｄ−
FF）13−１、13−２を備え、前段のＤ−FF13のＤ入力端
子にラッチ回路６のセット出力が印加され、そして、後
段のＤ−FF13−２のＱ出力は直接、前段のＤ−FF13−１
のＱ出力はインバータ13−３を介して夫々アンドゲート
13−４に与えられることにより、アンドゲート13−４か
らワンショットのパルス信号Ｐが出力されるようになっ
ている。なお、各Ｄ−FF13−１、13−２のＣ入力端子に
は所定周波数のクロック信号CPが入力されている。Also, the set output of the latch circuit 6 is a fall detection circuit.
Sent to 13. The fall detection circuit 13 detects the fall of the fall detection circuit 13 and outputs a one-shot pulse signal P. That is, the fall detection circuit
13 is a cascaded D-type flip-flop (D-
FF) 13-1 and 13-2, the set output of the latch circuit 6 is applied to the D input terminal of the front stage D-FF13, and the Q output of the rear stage D-FF13-2 is directly applied to the front stage D-FF13-2. -FF13-1
Q output of each is AND gate via inverter 13-3
The one-shot pulse signal P is output from the AND gate 13-4 by being applied to 13-4. A clock signal CP having a predetermined frequency is input to the C input terminals of the D-FFs 13-1 and 13-2.
この立ち下がり検出回路13を構成するアンドゲート13−
４の出力は、RSフリップフロップからなるラッチ回路14
のセット端子Ｓに与えられる。このラッチ回路14のリセ
ット端子Ｒにはラッチ回路８の出力がインバータ15を介
して入力されている。そして、ラッチ回路14のセット出
力はアンドゲート16に入力される。なお、アンドゲート
16の他方の入力端子にはラッチ回路６のセット出力がイ
ンバータ17を介して入力されている。しかして、アンド
ゲート16の出力信号はパワースイッチPS4、PS5のゲート
に夫々印加されると共に、インバータ18を介してアンド
ゲート12の他方の入力端子に送られる。AND gate 13-which constitutes this fall detection circuit 13
The output of 4 is a latch circuit 14 composed of an RS flip-flop.
Is applied to the set terminal S of. The output of the latch circuit 8 is input to the reset terminal R of the latch circuit 14 via the inverter 15. Then, the set output of the latch circuit 14 is input to the AND gate 16. In addition, AND gate
The set output of the latch circuit 6 is input to the other input terminal of 16 via an inverter 17. The output signal of the AND gate 16 is applied to the gates of the power switches PS4 and PS5, respectively, and is also sent to the other input terminal of the AND gate 12 via the inverter 18.
動 作 次に、第２図〜第５図を参照して上記実施例の動作につ
いて説明する。第２図（イ）は太陽電池１の出力電圧の
時間的変化を示し、第２図（ロ）は各コンデンサC1,C2
における充電電圧の時間的変化を示し、更に第２図
（ハ）〜（ヌ）は各種回路の出力波形およびパワースイ
ッチPS1〜PS5のオン、オフ状態を示したタイムチャート
である。Operation Next, the operation of the above embodiment will be described with reference to FIGS. FIG. 2 (a) shows the time variation of the output voltage of the solar cell 1, and FIG. 2 (b) shows the capacitors C 1 and C 2
2 shows changes over time in the charging voltage, and FIGS. 2C to 2C are time charts showing output waveforms of various circuits and ON / OFF states of the power switches PS1 to PS5.
太陽電池１は第２図（イ）に示すように光が連続して照
射されることにより、その起電力が上昇し、コンパレー
タ４、５の基準電圧Vref1、Vref2を越えてその最大起電
力VSC ・ MAXまで上昇し、それを維持する。As shown in FIG. 2 (a), the solar cell 1 is continuously irradiated with light, so that the electromotive force thereof rises and exceeds the reference voltages V ref 1 and V ref 2 of the comparators 4 and 5. Increase and maintain the maximum electromotive force V SC · MAX .
いま、コンデンサC1,C2の充電電圧が第２図（ロ）に示
すように変遷した場合の動作を期間（Ａ）、（Ｂ）、
（Ｃ、（Ｄ）の順に時間を追って説明する。ここで、第
３図〜第５図は第１図で示した電源装置の等価回路を示
し、第３図は期間（Ａ）、（Ｄ）、第４図は期間
（Ｂ）、第５図は期間（Ｃ）に対応している。Now, the operation when the charging voltage of the capacitors C 1 and C 2 is changed as shown in FIG. 2 (B) is for the periods (A), (B),
(C and (D) will be sequentially described in order. Here, FIGS. 3 to 5 show equivalent circuits of the power supply device shown in FIG. 1, and FIG. 3 shows periods (A) and (D). ), FIG. 4 corresponds to the period (B), and FIG. 5 corresponds to the period (C).
＜期間（Ａ）＞ 期間（Ａ）は太陽電池１の起電力がコンパレータ４の基
準電圧Vref1に到達するまでの間で、この期間（Ａ）で
は次の如く動作する。いま、太陽電池１に充分な光が照
射されると、その起電力が上昇してゆき、そしてその起
電力がコンパレータ５の基準電圧Vref2に達するまでの
間では、コンパレータ４、５の出力は夫々ローレベル、
したがって、ラッチ回路６、８の出力は第２図（ハ）、
（ニ）に示すようにローレベルとなっている。この状態
においては、アンドゲート10から出力されるローレベル
の信号がインバータ11で反転されてアンドゲート12の一
方の入力端子に与えられている。また、ラッチ回路８の
出力がインバータ15で反転されてラッチ回路14のリセッ
ト端子Ｒに与えられるので、ラッチ回路14の出力は第２
図（ヘ）に示すようにローレベル、したがってアンドゲ
ート16の出力はローレベルとなり、インバータ18で反転
されてアンドゲート12の他方の入力端子にハイレベルの
信号が与えられる。この結果、太陽電池１の起電力が基
準電圧Vref2に達するまでの間では第２図（ト）〜
（ヌ）に示すようにパワースイッチPS1のみがオン、そ
の他のパワースイッチPS2〜PS5が夫々オフされている。
このため、第３図に示すような等価回路が形成され、コ
ンデンサC1とコンデンサC2とは夫々並列接続されたこと
になり、太陽電池１の起電力が夫々コンデンサC1、C2に
直接充電される。したがって、コンデンサC1、C2の充電
電圧は第２図（ロ）に示すようになだらかに上昇する。<Period (A)> During the period (A), the electromotive force of the solar cell 1 reaches the reference voltage V ref 1 of the comparator 4, and during this period (A), the following operation is performed. Now, when the solar cell 1 is irradiated with sufficient light, the electromotive force thereof rises, and until the electromotive force reaches the reference voltage V ref 2 of the comparator 5, the output of the comparators 4 and 5 is increased. Are low level,
Therefore, the outputs of the latch circuits 6 and 8 are as shown in FIG.
It is at a low level as shown in (d). In this state, the low level signal output from the AND gate 10 is inverted by the inverter 11 and applied to one input terminal of the AND gate 12. Further, since the output of the latch circuit 8 is inverted by the inverter 15 and applied to the reset terminal R of the latch circuit 14, the output of the latch circuit 14 is the second output.
As shown in the figure (f), the low level, and therefore the output of the AND gate 16 becomes low level, is inverted by the inverter 18, and the high level signal is given to the other input terminal of the AND gate 12. As a result, the time until the electromotive force of the solar cell 1 reaches the reference voltage V ref 2 is shown in FIG.
As shown in (g), only the power switch PS1 is turned on, and the other power switches PS2 to PS5 are turned off.
Therefore, an equivalent circuit as shown in FIG. 3 is formed, and the capacitors C 1 and C 2 are connected in parallel, respectively, and the electromotive force of the solar cell 1 is directly applied to the capacitors C 1 and C 2 , respectively. Be charged. Therefore, the charging voltage of the capacitors C 1 and C 2 gradually rises as shown in FIG.
しかして、コンデンサC1の充電電圧がコンパレータ５の
基準電圧Vref2に達すると、コンパレータ５の出力はハ
イレベル、したがってラッチ回路８の出力は第２図
（ニ）に示すようにハイレベルとなるが、この場合にお
いてもラッチ回路６の出力はローレベル、したがってア
ンドゲート10の出力はローレベルのままとなる。また、
ラッチ回路14はリセット状態を維持しているので、アン
ドゲート16の出力はローレベルのままとなる。この結
果、コンデンサC1の充電電圧が基準電圧Vref1に達する
までは上述と同様、パワースイッチPS1のみがオン、そ
の他のパワースイッチPS2〜PS5が夫々オフされた状態を
維持することになり、コンデンサC1、C2が並列接続さ
れ、太陽電池１の起電力がコンデンサC1、C2に充電され
る。Then, when the charging voltage of the capacitor C 1 reaches the reference voltage V ref 2 of the comparator 5, the output of the comparator 5 becomes high level, and therefore the output of the latch circuit 8 becomes high level as shown in FIG. However, even in this case, the output of the latch circuit 6 remains at the low level, and the output of the AND gate 10 remains at the low level. Also,
Since the latch circuit 14 maintains the reset state, the output of the AND gate 16 remains low level. As a result, until the charging voltage of the capacitor C 1 reaches the reference voltage V ref 1, similar to the above, only the power switch PS1 is turned on, and the other power switches PS2 to PS5 are kept turned off, respectively. The capacitors C 1 and C 2 are connected in parallel, and the electromotive force of the solar cell 1 charges the capacitors C 1 and C 2 .
＜期間（Ｂ）＞ 期間（Ｂ）はコンデンサC1の充電電圧がコンパレータ４
の基準電圧Vref1を越えている間で、この期間（Ｂ）で
は次の如く動作する。いま、太陽電池１に光が連続照射
されてコンデンサC1の充電電圧がコンパレータ４の基準
電圧Vref1を越えた場合、その時点でコンパレータ４の
出力はハイレベル、したがってラッチ回路６の出力は第
２図（ハ）に示すようにハイレベルとなる。ここで、基
準電圧Vref1は他の基準電圧Vref2よりも高いので、ラッ
チ回路６の出力がハイレベルとなる前に、ラッチ回路８
の出力は既にハイレベルとなっている。しかして、ラッ
チ回路６の出力がハイレベルとなると、パワースイッチ
PS2がオンされると共にアンドゲート10の出力がハイレ
ベルとなるので、パワースイッチPS3がオンされる。こ
の場合、アンドゲート12、16の出力はローレベルである
から、他のパワースイッチPS1、PS4、PS5はオフされて
いる。したがって、コンデンサC1の充電電圧が基準電圧
Vref1を越えた時点で、第４図に示すような等価回路が
形成され、コンデンサC1とコンデンサC2とは切り離され
ると共に、コンデンサC1は太陽電池１の起電力で充電さ
れるが、コンデンサC2はV/D回路２からの高電圧（２倍
の電圧）で充電される。したがって、太陽電池１の起電
力をVSCとすると、コンデンサC2には2VSCの電力が充電
される（第２図（ロ）参照）。この場合、負荷Ｒにはコ
ンデンサC1の放電電圧が供給されている。<Period (B)> During the period (B), the charging voltage of the capacitor C 1 is the comparator 4
During the period (B) while the reference voltage V ref 1 of 1 is exceeded, the operation is as follows. Now, when the solar cell 1 is continuously irradiated with light and the charging voltage of the capacitor C 1 exceeds the reference voltage V ref 1 of the comparator 4, the output of the comparator 4 is at a high level at that time, and therefore the output of the latch circuit 6 is It becomes high level as shown in FIG. Here, since the reference voltage V ref 1 is higher than the other reference voltages V ref 2, before the output of the latch circuit 6 becomes high level, the latch circuit 8
The output of is already at high level. Then, when the output of the latch circuit 6 becomes high level, the power switch
Since PS2 is turned on and the output of the AND gate 10 becomes high level, the power switch PS3 is turned on. In this case, since the outputs of the AND gates 12 and 16 are low level, the other power switches PS1, PS4 and PS5 are turned off. Therefore, the charging voltage of the capacitor C 1 is the reference voltage.
When V ref 1 is exceeded, an equivalent circuit as shown in FIG. 4 is formed, the capacitor C 1 and the capacitor C 2 are separated, and the capacitor C 1 is charged by the electromotive force of the solar cell 1. , The capacitor C 2 is charged with a high voltage (double voltage) from the V / D circuit 2. Therefore, when the electromotive force of the solar cell 1 is V SC , the capacitor C 2 is charged with 2 V SC (see FIG. 2B). In this case, the load R is supplied with the discharge voltage of the capacitor C 1 .
＜期間（Ｃ）＞ 太陽電池１に照射される光量が減少し、その起電力が負
荷で消費される電力よりも小さくなった場合、当然コン
デンサC1の充電電圧が減少するが、この充電電圧が基準
電圧Vref1〜Vref2の間、即ち、期間（Ｃ）では次の如く
動作する。即ち、コンデンサC1から負荷への放電が続く
と、その電圧は基準電圧Vref1まで減少してくる。これ
によって、コンパレータ４の出力はローレベルとなり、
ラッチ回路６の出力は第２図（ハ）に示すようにローレ
ベルとなる。この結果、パワースイッチPS2はオフとな
り、V/D回路２はコンデンサC1から切り離され、またパ
ワースイッチPS3がオフとなり、V/D回路２とコンデンサ
C2も切り離される。また、ラッチ回路６の出力がハイレ
ベルからローレベルに変化すると、立ち下がり検出回路
13からワンショットのパルス信号Ｐが出力される（第２
図（ホ）参照）。これによって、ラッチ回路14の出力が
セットされるので、アンドゲート16の出力はハイレベル
となる。これによって、パワースイッチPS4、PS5が夫々
オンされ、またアンドゲート16の出力がインバータ18で
反転されてアンドゲート12に与えられるので、アンドゲ
ート12の出力はローレベル、したがってパワースイッチ
PS1はオフされる。このようにコンデンサC1の充電電圧
が基準電圧Vref1まで減少すると、パワースイッチPS4、
PS5がオン、その他のパワースイッチPS1、PS2、PS3がオ
フされた状態となり、第５図に示すような等価回路が形
成される。この結果、コンデンサC2に充電された高電圧
がV/H回路３に入力され、ここで降圧された電圧がコン
デンサC1に供給される。この状態はコンデンサC1の電圧
が基準電圧Vref2となるまで維持される。<Period (C)> When the amount of light applied to the solar cell 1 decreases and the electromotive force becomes smaller than the power consumed by the load, the charging voltage of the capacitor C 1 naturally decreases, but this charging voltage There between the reference voltage V ref 1 to V ref 2, i.e., it operates as the period of the next in (C). That is, when the discharge from the capacitor C 1 to the load continues, the voltage decreases to the reference voltage V ref 1. As a result, the output of the comparator 4 becomes low level,
The output of the latch circuit 6 becomes low level as shown in FIG. As a result, the power switch PS2 is turned off, the V / D circuit 2 is disconnected from the capacitor C 1 , the power switch PS3 is turned off, and the V / D circuit 2 and the capacitor C1 are turned off.
C 2 is also disconnected. Further, when the output of the latch circuit 6 changes from high level to low level, the fall detection circuit
One-shot pulse signal P is output from 13 (second
(See Figure (e)). As a result, the output of the latch circuit 14 is set, and the output of the AND gate 16 becomes high level. As a result, the power switches PS4 and PS5 are turned on, respectively, and the output of the AND gate 16 is inverted by the inverter 18 and given to the AND gate 12.
PS1 is turned off. Thus, when the charging voltage of the capacitor C 1 decreases to the reference voltage V ref 1, the power switch PS4,
PS5 is turned on and the other power switches PS1, PS2, PS3 are turned off, and an equivalent circuit as shown in FIG. 5 is formed. As a result, the high voltage charged in the capacitor C 2 is input to the V / H circuit 3, and the voltage reduced here is supplied to the capacitor C 1 . This state is maintained until the voltage of the capacitor C 1 becomes the reference voltage V ref 2.
＜期間（Ｄ）＞ しかして、太陽電池１への光量が充分でないままコンデ
ンサC1の放電が続き、その電圧が基準電圧Vref2以下と
なると、期間（Ｄ）に入る。これによってコンパレータ
５の出力はローレベル、したがって、ラッチ回路８はリ
セットされ、その出力はローレベルとなる（第２図
（ニ）参照）。この結果、ラッチ回路14がリセットさ
れ、ラッチ回路14の出力はローレベルとなる（第２図
（ヘ）参照）。したがって、上述の期間（Ａ）と同様
に、パワースイッチPS1がオン、その他のパワースイッ
チPS2〜PS5がオフされた状態となり、第３図に示すよう
にコンデンサC1とコンデンサC2が並列接続される。<Period (D)> Then, when the capacitor C 1 continues to be discharged while the amount of light to the solar cell 1 is insufficient and the voltage becomes equal to or lower than the reference voltage V ref 2, the period (D) is entered. As a result, the output of the comparator 5 is at a low level, therefore the latch circuit 8 is reset and its output is at a low level (see FIG. 2 (d)). As a result, the latch circuit 14 is reset and the output of the latch circuit 14 becomes low level (see FIG. 2F). Therefore, similarly to the period described above (A), the power switch PS1 is turned on, becomes the other state the power switch PS2~PS5 is turned off, the capacitor C 1 and capacitor C 2 are connected in parallel as shown in FIG. 3 It
このように本実施例では、期間（Ａ）、（Ｄ）におい
て、コンデンサC1、C2に蓄えられる全電荷量Q0は、 Q0＝（C1＋C2）VSC……（１）となる。As described above, in the present embodiment, the total charge amount Q 0 stored in the capacitors C 1 and C 2 in the periods (A) and (D) is Q 0 = (C 1 + C 2 ) V SC (1) Becomes
また、期間（Ｂ）ではコンデンサC2にはコンデンサC1に
比べて倍圧で蓄電されるため、このときの全電荷量Q
1は、次のように Q1＝C1VSC＋2C2VSC……（２）となる。Further, during the period (B), the capacitor C 2 is charged with a voltage double that of the capacitor C 1 , so that the total charge amount Q at this time is
1 becomes Q 1 = C 1 V SC + 2C 2 V SC (2) as follows.
ここで例えばC1＝C2＝Ｃとすると、 （１）式はQ0＝2CVSC……（３）、 （２）式はQ1＝3CVSC……（４）となり、 （４）式と（３）式の比を取ると、 Q1/Q0＝3/2＝1.5となる。If, for example, C 1 = C 2 = C, then equation (1) becomes Q 0 = 2CV SC ...... (3), equation (2) becomes Q 1 = 3CV SC ...... (4), and equation (4) Taking the ratio of Eq. (3) and Eq. (3), Q 1 / Q 0 = 3/2 = 1.5.
故に、Q1＝1.5Q0となり、従来に比べて50％余分に充電
できることになる。Therefore, Q 1 = 1.5Q 0 , which means that the battery can be charged 50% more than before.
なお、上記実施例ではV/D回路２、V/H回路３を用いた
が、その他の昇圧回路、降圧回路であってもよい。Although the V / D circuit 2 and the V / H circuit 3 are used in the above embodiment, other booster circuits and step-down circuits may be used.
［発明の効果］ この発明は以上詳細に説明したように、負荷に電力を供
給する通常のコンデンサの他に、太陽電池からの起電力
を昇圧して得られた昇圧電圧を蓄えるコンデンサを設け
たから、比較的小型のコンデンサを用いても負荷の動作
保障期間を大幅に伸ばすことができると共に、太陽電池
からの起電力を効率的に利用することができる等の効果
を有する。[Effects of the Invention] As described in detail above, according to the present invention, in addition to the ordinary capacitor that supplies electric power to the load, the capacitor that stores the boosted voltage obtained by boosting the electromotive force from the solar cell is provided. Even if a relatively small capacitor is used, the operation guarantee period of the load can be significantly extended, and the electromotive force from the solar cell can be efficiently used.
第１図は本発明の太陽電池を用いた電源装置の全体回路
図、第２図（イ）は太陽電池の起電力が時間的に変化す
る状態を示した図、第２図（ロ）は各コンデンサの充電
電圧が時間的に変化する状態を示した図、第２図（ハ）
〜（ヌ）は動作を説明するためのタイムチャート、第３
図乃至第５図は本発明の動作を説明するための等価回
路、第６図は従来の電源装置の回路図である。 １……太陽電池、２……V/D回路、３……V/H回路、４、
５……コンパレータ、PSI〜PS5……パワースイッチ。FIG. 1 is an overall circuit diagram of a power supply device using a solar cell of the present invention, FIG. 2 (a) shows a state in which the electromotive force of the solar cell changes with time, and FIG. 2 (b) is Figure 2 (c) showing the state where the charging voltage of each capacitor changes with time
~ (Nu) is a time chart to explain the operation, No. 3
5 to 5 are equivalent circuits for explaining the operation of the present invention, and FIG. 6 is a circuit diagram of a conventional power supply device. 1 ... Solar cell, 2 ... V / D circuit, 3 ... V / H circuit, 4,
5: Comparator, PSI to PS5: Power switch.
Claims (1)
されると共に負荷に電力を供給する第１のコンデンサ
と、この第１のコンデンサの放電電圧を昇圧する昇圧回
路と、この昇圧回路からの昇圧電圧を蓄える第２のコン
デンサと、この第２のコンデンサの電力を前記第１のコ
ンデンサの電圧が低下した際に、前記負荷に供給する供
給手段とを具備したことを特徴とする太陽電池を用いた
電源装置。1. A solar cell, a first capacitor charged with the electromotive force of the solar cell and supplying power to a load, a booster circuit for boosting a discharge voltage of the first capacitor, and the booster circuit. A second capacitor for storing a boosted voltage from the solar cell, and a supply means for supplying the electric power of the second capacitor to the load when the voltage of the first capacitor drops. Power supply device using batteries.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61237133A JPH07106042B2 (en) | 1986-10-07 | 1986-10-07 | Power supply device using solar cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61237133A JPH07106042B2 (en) | 1986-10-07 | 1986-10-07 | Power supply device using solar cells |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6392235A JPS6392235A (en) | 1988-04-22 |
| JPH07106042B2 true JPH07106042B2 (en) | 1995-11-13 |
Family
ID=17010894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61237133A Expired - Lifetime JPH07106042B2 (en) | 1986-10-07 | 1986-10-07 | Power supply device using solar cells |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106042B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5707946B2 (en) * | 2011-01-11 | 2015-04-30 | カシオ計算機株式会社 | Power supply device and electronic timepiece |
-
1986
- 1986-10-07 JP JP61237133A patent/JPH07106042B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6392235A (en) | 1988-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4653931A (en) | Self-charging electronic timepiece | |
| JP3147395B2 (en) | Integrated circuits and electronic equipment | |
| JPH08275506A (en) | Voltage multiplier, voltage booster, and voltage regulator | |
| GB2090483A (en) | Dc-to-dc voltage converter | |
| JPH0833323A (en) | DC-DC boost converter for driving capacitive load | |
| JPWO1999030212A1 (en) | Electronic clock | |
| JP4652491B2 (en) | Electrical devices powered by optical power, especially watches | |
| JP3102833B2 (en) | Boost circuit | |
| JP6853332B2 (en) | DC-DC converter for low voltage power supply | |
| JPH1073675A (en) | Continuous electric power supply circuit controlled by reversible converter | |
| JPH0792506B2 (en) | Electronic clock | |
| JP3132614B2 (en) | DC-DC converter | |
| JPH07106042B2 (en) | Power supply device using solar cells | |
| JPH1146450A (en) | Solar battery power unit | |
| JPH0430207B2 (en) | ||
| JPH10210681A (en) | POWER CONTROL DEVICE AND ELECTRONIC EQUIPMENT WITH THE SAME | |
| JPS6215023B2 (en) | ||
| JP2765576B2 (en) | Electronic clock | |
| JP2866536B2 (en) | Boost circuit | |
| JPH08149802A (en) | Booster circuit | |
| JPH10201128A (en) | POWER CONTROL DEVICE AND ELECTRONIC EQUIPMENT WITH THE SAME | |
| JPS61189140A (en) | Electronic clock with solar battery | |
| RU2031512C1 (en) | Gear to supply load with direct current | |
| JPH1146455A (en) | Solar cell power supply | |
| JPS6373835A (en) | Dc source system |