JPH07106391A - 半導体デバイス及びその検査方法 - Google Patents
半導体デバイス及びその検査方法Info
- Publication number
- JPH07106391A JPH07106391A JP5247659A JP24765993A JPH07106391A JP H07106391 A JPH07106391 A JP H07106391A JP 5247659 A JP5247659 A JP 5247659A JP 24765993 A JP24765993 A JP 24765993A JP H07106391 A JPH07106391 A JP H07106391A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- interlayer insulating
- insulating film
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】半導体デバイスの製造工程で層間絶縁膜に形成
されるコンタクトホール或はスルーホールの径を迅速か
つ精度よく測定する。 【構成】検査素子として層間絶縁膜上のフォトレジスト
に対をなす正方形のパターン１をその間隔があらかじめ
段階的に変えた異る寸法で複数組配置してコンタクトホ
ール或はスルーホール形成時に層間絶縁膜にフリンジ２
を形成する。この対をなすフリンジ２の境界がないか、
接しているか或は離れているかを顕微鏡で観察すること
により、層間絶縁膜に形成されたコンタクトホール或は
スルーホールの径を測定する。
されるコンタクトホール或はスルーホールの径を迅速か
つ精度よく測定する。 【構成】検査素子として層間絶縁膜上のフォトレジスト
に対をなす正方形のパターン１をその間隔があらかじめ
段階的に変えた異る寸法で複数組配置してコンタクトホ
ール或はスルーホール形成時に層間絶縁膜にフリンジ２
を形成する。この対をなすフリンジ２の境界がないか、
接しているか或は離れているかを顕微鏡で観察すること
により、層間絶縁膜に形成されたコンタクトホール或は
スルーホールの径を測定する。
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイス及びその
検査方法に関し、特にコンタクトホール或はスルーホー
ルを有する半導体デバイス及びその検査方法に関する。
検査方法に関し、特にコンタクトホール或はスルーホー
ルを有する半導体デバイス及びその検査方法に関する。
【０００２】
【従来の技術】半導体の製造工程に於いて、半導体基板
に形成された不純物拡散層或は多結晶シリコン等で形成
されたゲート電極を電気的に接続する為にはこれら不純
物拡散層上或は多結晶シリコン上に絶縁用の層間絶縁膜
を堆積したのち、所定の領域にコンタクトホールを開口
し、Ａｌ等で配線する。又、Ａｌ等で多層配線技術を用
いる場合もＡｌ配線間を層間絶縁膜で電気的に分離した
後、所謂スルーホールを形成して第１のＡｌ配線と第２
のＡｌ配線を接続する方法が一般に用いられている。
に形成された不純物拡散層或は多結晶シリコン等で形成
されたゲート電極を電気的に接続する為にはこれら不純
物拡散層上或は多結晶シリコン上に絶縁用の層間絶縁膜
を堆積したのち、所定の領域にコンタクトホールを開口
し、Ａｌ等で配線する。又、Ａｌ等で多層配線技術を用
いる場合もＡｌ配線間を層間絶縁膜で電気的に分離した
後、所謂スルーホールを形成して第１のＡｌ配線と第２
のＡｌ配線を接続する方法が一般に用いられている。
【０００３】これら層間絶縁膜に形成されたコンタクト
ホール或はスルーホールの径を測定する為には、側長用
のＳＥＭ（走査型電子顕鏡）を用いたり、或はＡｌ配線
を形成した後、コンタクトホール或はスルーホールの径
とＡｌ配線幅との寸法上の相対比較を顕微鏡を用いた外
観検査によって行なっている。
ホール或はスルーホールの径を測定する為には、側長用
のＳＥＭ（走査型電子顕鏡）を用いたり、或はＡｌ配線
を形成した後、コンタクトホール或はスルーホールの径
とＡｌ配線幅との寸法上の相対比較を顕微鏡を用いた外
観検査によって行なっている。
【０００４】
【発明が解決しようとする課題】しかしながら、側長Ｓ
ＥＭを用いる方法では、コンタクトホール或はスルーホ
ールの径を測定する工程が必要になる為、工期が延びる
こと又通常処理能力の問題から数多くの点のデータが取
れるという問題点がある。
ＥＭを用いる方法では、コンタクトホール或はスルーホ
ールの径を測定する工程が必要になる為、工期が延びる
こと又通常処理能力の問題から数多くの点のデータが取
れるという問題点がある。
【０００５】又、Ａｌ配線幅との相対的な比較による検
査では、コンタクトホール或はスルーホールの径を数値
で表現出来ない、或は形成工程自身で開口したコンタク
トホール或はスルーホールが正常かどうかＡｌ配線が形
成されていない為判断がつかないという問題点がある。
査では、コンタクトホール或はスルーホールの径を数値
で表現出来ない、或は形成工程自身で開口したコンタク
トホール或はスルーホールが正常かどうかＡｌ配線が形
成されていない為判断がつかないという問題点がある。
【０００６】本発明の目的は、コンタクトホール或はス
ルーホールの径を短時間で精度よく測定できる半導体デ
バイス及びその検査方法を提供することにある。
ルーホールの径を短時間で精度よく測定できる半導体デ
バイス及びその検査方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、層間絶縁膜に
コンタクトホール或はスルーホールを有する半導デバイ
スに於いて、前記層間絶縁膜に間隔があらかじめ段階的
に変えた異なる寸法で複数組配置された同一サイスの一
対のパターンと、エッチングにより前記パターンの周囲
に形成されたフリンジとを備えて構成された検査素子と
を有する。
コンタクトホール或はスルーホールを有する半導デバイ
スに於いて、前記層間絶縁膜に間隔があらかじめ段階的
に変えた異なる寸法で複数組配置された同一サイスの一
対のパターンと、エッチングにより前記パターンの周囲
に形成されたフリンジとを備えて構成された検査素子と
を有する。
【０００８】本発明の半導体デバイスの検査方法は、前
記検査素子のパターンの周囲に形成された対をなすフリ
ンジが境界がないか、接しているか或は離れているかに
よってコンタクトホール或はスルーホールの寸法を測定
する。
記検査素子のパターンの周囲に形成された対をなすフリ
ンジが境界がないか、接しているか或は離れているかに
よってコンタクトホール或はスルーホールの寸法を測定
する。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の第１の実施例の検査素子の
パターンの平面図、図２（ａ），（ｂ）はエッチング後
の層間絶縁膜の形状を説明する平面図及び断面図であ
る。本発明の第１の実施例は、図２（ａ），（ｂ）に示
す様に、ウェーハシリコン基板或はＡｌ配線５上に形成
された層間絶縁膜４上にフォトレジスト３に図１に示す
検査素子の正方形のパターン１を形成する。この検素子
の正方形のパターン１は、一辺が１．５μｍの一対の正
方形で構成され、それぞれの対を構成する正方形のパタ
ーン１の対向する辺の間隔Ｌ１，Ｌ２，Ｌ３，Ｌ４があ
らかじめ決められた寸法に従って段階的に変えられ、そ
れぞれの辺の間隔Ｌが、Ｌ１＝０．７５μｍ，Ｌ２＝
１．５μｍ，Ｌ３＝２．２５μｍ，Ｌ４＝３μｍと０．
７５μｍのステップで段階的に配置される。
パターンの平面図、図２（ａ），（ｂ）はエッチング後
の層間絶縁膜の形状を説明する平面図及び断面図であ
る。本発明の第１の実施例は、図２（ａ），（ｂ）に示
す様に、ウェーハシリコン基板或はＡｌ配線５上に形成
された層間絶縁膜４上にフォトレジスト３に図１に示す
検査素子の正方形のパターン１を形成する。この検素子
の正方形のパターン１は、一辺が１．５μｍの一対の正
方形で構成され、それぞれの対を構成する正方形のパタ
ーン１の対向する辺の間隔Ｌ１，Ｌ２，Ｌ３，Ｌ４があ
らかじめ決められた寸法に従って段階的に変えられ、そ
れぞれの辺の間隔Ｌが、Ｌ１＝０．７５μｍ，Ｌ２＝
１．５μｍ，Ｌ３＝２．２５μｍ，Ｌ４＝３μｍと０．
７５μｍのステップで段階的に配置される。
【００１１】この様なフォトレジスト３の検査素子のパ
ターンアレーに、等方性のエッチング技術及び異方性の
エッチング技術を用いてコンタクトホール或はスルーホ
ールを形成すると、図２（ａ），（ｂ）に示す様に、シ
リコン基板或はＡｌ配線５上の層間絶縁膜４にテーパが
付く為、金属顕微鏡を用いてエッチング後の外観を観察
するとフリンジ２が見える。この結果、エッチング後の
図１に示す検査素子の正方形のパターン１は、図２
（ａ），（ｂ）に示す様に、所請、フリンジ２を伴って
観測できる。このフリンジ２は、フォトレジスト３を除
去した後でも観測可能である為、層間絶縁膜４にコンタ
クトホール或はスルーホール形成以降の工程でも測定す
ることが可能である。
ターンアレーに、等方性のエッチング技術及び異方性の
エッチング技術を用いてコンタクトホール或はスルーホ
ールを形成すると、図２（ａ），（ｂ）に示す様に、シ
リコン基板或はＡｌ配線５上の層間絶縁膜４にテーパが
付く為、金属顕微鏡を用いてエッチング後の外観を観察
するとフリンジ２が見える。この結果、エッチング後の
図１に示す検査素子の正方形のパターン１は、図２
（ａ），（ｂ）に示す様に、所請、フリンジ２を伴って
観測できる。このフリンジ２は、フォトレジスト３を除
去した後でも観測可能である為、層間絶縁膜４にコンタ
クトホール或はスルーホール形成以降の工程でも測定す
ることが可能である。
【００１２】図３は図１の検査素子パターンのコンタク
トホール或はスルーホール形成後の平面図である。寸法
の測定は、コンタクトホール或はスルーホール形成後に
行う。図３に示す様に、Ｌ２＝１．５μｍの正方形のパ
ターン１のフリンジ２が接して観測される場合には、形
成されたコンタクトホール或はスルーホールの径の大き
さが３μｍであることを示す。同様に、正方形のパター
ン１の辺間の間隔Ｌ１，Ｌ３，Ｌ４のフリンジ２のそれ
ぞれが接して観測される場合には、コンタクトホール或
はスルーホールの径の大きさがそれぞれ１．５μｍ，
４．５μｍ，６μｍであることを示す。あらかじめフォ
トレジスト３に形成された検査素子により、コンタクト
ホール或はスルーホールの寸法の測定が可能となる。
トホール或はスルーホール形成後の平面図である。寸法
の測定は、コンタクトホール或はスルーホール形成後に
行う。図３に示す様に、Ｌ２＝１．５μｍの正方形のパ
ターン１のフリンジ２が接して観測される場合には、形
成されたコンタクトホール或はスルーホールの径の大き
さが３μｍであることを示す。同様に、正方形のパター
ン１の辺間の間隔Ｌ１，Ｌ３，Ｌ４のフリンジ２のそれ
ぞれが接して観測される場合には、コンタクトホール或
はスルーホールの径の大きさがそれぞれ１．５μｍ，
４．５μｍ，６μｍであることを示す。あらかじめフォ
トレジスト３に形成された検査素子により、コンタクト
ホール或はスルーホールの寸法の測定が可能となる。
【００１３】以上正方形のパターン１の間隔Ｌが０．７
５μｍのステップで配置された実施例について説明した
が、このステップを小さくすることにより精度を高める
ことができる。間隔がＬの場合には、精度はＬ／２とな
る為、例えば０．１μｍの精度を得る為には、０．２μ
ｍのステップで正方形のパターン１を配置するとよい。
５μｍのステップで配置された実施例について説明した
が、このステップを小さくすることにより精度を高める
ことができる。間隔がＬの場合には、精度はＬ／２とな
る為、例えば０．１μｍの精度を得る為には、０．２μ
ｍのステップで正方形のパターン１を配置するとよい。
【００１４】図４は本発明の第２の実施例の検査素子の
パターンの平面図である。本発明の第２の実施例は、図
４に示すように、検査素子の正方形のパターン１の間隔
Ｌ１，Ｌ２，Ｌ３，Ｌ４があらかじめ決められた寸法に
従って段階的に変えられ横に配置された例である。この
第２の実施例では少いパターンの検査素子で第１の実施
例と同じ精度で測定できるという効果がある。
パターンの平面図である。本発明の第２の実施例は、図
４に示すように、検査素子の正方形のパターン１の間隔
Ｌ１，Ｌ２，Ｌ３，Ｌ４があらかじめ決められた寸法に
従って段階的に変えられ横に配置された例である。この
第２の実施例では少いパターンの検査素子で第１の実施
例と同じ精度で測定できるという効果がある。
【００１５】
【発明の効果】以上説明した様に本発明は、検査素子と
して層間絶縁膜上のフォトレジストに対をなすパターン
をその間隔があらかじめ段階的に変えた異る寸法で複数
組配置して層間絶縁膜をエッチングしフリンジを形成す
ることにより、層間絶縁膜に形成されたコンタクトホー
ル或はスルーホールの径を迅速かつ精度よく測定できる
という効果がある。
して層間絶縁膜上のフォトレジストに対をなすパターン
をその間隔があらかじめ段階的に変えた異る寸法で複数
組配置して層間絶縁膜をエッチングしフリンジを形成す
ることにより、層間絶縁膜に形成されたコンタクトホー
ル或はスルーホールの径を迅速かつ精度よく測定できる
という効果がある。
【図１】本発明の第１の実施例の検査素子パターンの平
面図である。
面図である。
【図２】（ａ），（ｂ）はエッチング後の層間絶縁膜の
形状を説明する平面図及び断面図である。
形状を説明する平面図及び断面図である。
【図３】図１の検査素子パターンのコンタクトホール或
はスルーホール形成後の平面図である。
はスルーホール形成後の平面図である。
【図４】本発明の第２の実施例の検査素子パターンの平
面図である。
面図である。
１ 正方形のパターン ２ フリンジ ３ フォトレジスト ４ 層間絶縁膜 ５ シリコン基板或はＡｌ配線
Claims (2)
- 【請求項１】 層間絶縁膜にコンタクトホール或はスル
ーホールを有する半導デバイスに於いて、前記層間絶縁
膜に間隔があらかじめ段階的に変えた異なる寸法で複数
組配置された同一サイスの一対のパターンと、エッチン
グにより前記パターンの周囲に形成されたフリンジとを
備えて構成された検査素子とを有することを特徴とする
半導体デバイス。 - 【請求項２】 前記検査素子のパターンの周囲に形成さ
れた対をなすフリンジが境界がないか、接しているか或
は離れているかによってコンタクトホール或はスルーホ
ールの寸法を測定することを特徴とする半導体デバイス
の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247659A JPH07106391A (ja) | 1993-10-04 | 1993-10-04 | 半導体デバイス及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247659A JPH07106391A (ja) | 1993-10-04 | 1993-10-04 | 半導体デバイス及びその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106391A true JPH07106391A (ja) | 1995-04-21 |
Family
ID=17166766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247659A Withdrawn JPH07106391A (ja) | 1993-10-04 | 1993-10-04 | 半導体デバイス及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106391A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370127B1 (ko) * | 1999-12-31 | 2003-01-30 | 주식회사 하이닉스반도체 | 모니터 패턴의 홀 불량 검출방법 |
-
1993
- 1993-10-04 JP JP5247659A patent/JPH07106391A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370127B1 (ko) * | 1999-12-31 | 2003-01-30 | 주식회사 하이닉스반도체 | 모니터 패턴의 홀 불량 검출방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0927529A (ja) | 位置合わせ検出用半導体装置 | |
| US20070210306A1 (en) | Test pattern for measuring contact short at first metal level | |
| US20090212794A1 (en) | Test key for semiconductor structure | |
| JP3214279B2 (ja) | 半導体装置の製造方法 | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JPH1126533A (ja) | 層間絶縁膜の膜厚測定方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JP2587614B2 (ja) | 半導体装置 | |
| JPH0298955A (ja) | 半導体装置の製造方法 | |
| JPH0290511A (ja) | 半導体装置 | |
| JP2993468B2 (ja) | スパッタエッチモニタ方法およびスパッタエッチモニタ用基板 | |
| KR20000043042A (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| KR100192578B1 (ko) | 비아 저항 체크 패턴 형성 방법 | |
| JPH0714831A (ja) | 半導体装置及びその製造方法 | |
| JP3341694B2 (ja) | プラズマ損傷の検査方法、およびその検査素子 | |
| KR100440071B1 (ko) | 반도체 소자의 테스트 패턴 | |
| JP3890919B2 (ja) | 半導体装置の製造方法 | |
| JPH04116948A (ja) | 絶縁層貫通孔の寸法測定法 | |
| JPH10200071A (ja) | 半導体装置及び欠陥検出方法 | |
| JP2704054B2 (ja) | 層間絶縁膜の検査方法 | |
| CN105590876A (zh) | 半导体元件的制作以及检测方法 | |
| JPH01225138A (ja) | 半導体集積回路装置の短絡モニタ | |
| JPH07153802A (ja) | 半導体装置 | |
| JPS62206845A (ja) | 半導体装置の製造方法 | |
| JPH08250565A (ja) | 半導体ウェーハ及び半導体素子の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |