JPH07153802A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07153802A JPH07153802A JP29879893A JP29879893A JPH07153802A JP H07153802 A JPH07153802 A JP H07153802A JP 29879893 A JP29879893 A JP 29879893A JP 29879893 A JP29879893 A JP 29879893A JP H07153802 A JPH07153802 A JP H07153802A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- etching
- holes
- patterns
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 abstract description 24
- 239000011159 matrix material Substances 0.000 abstract 1
- 230000000007 visual effect Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】コンタクトホールやスルーホール等の開口時に
使用する等方性エッチングのエッチング量を顕微鏡によ
り目視でモニタする。 【構成】４μｍのスルーホールを縦方向に６μｍの等間
隔で、横方向に１μｍから５μｍまで１μｍステップの
間隔で形成された等方性エッチングのモニターパターン
１をスクライブ線上に持つレチクルを用いて、スルーホ
ールのＰＲを行なった後、等方性エッチングを用いてス
ルーホールのエッチングを行う。ＰＲ、およびエッチン
グ後のチェックパターンは円形となり、等方性エッチン
グのエッチング量に見合った間隔のチェックパターンは
点で接触するが、チェックパターンが行列状に配置され
ている為に視認性がよく、容易に顕微鏡を用いて目視
で、エッチング量の検出が可能である。
使用する等方性エッチングのエッチング量を顕微鏡によ
り目視でモニタする。 【構成】４μｍのスルーホールを縦方向に６μｍの等間
隔で、横方向に１μｍから５μｍまで１μｍステップの
間隔で形成された等方性エッチングのモニターパターン
１をスクライブ線上に持つレチクルを用いて、スルーホ
ールのＰＲを行なった後、等方性エッチングを用いてス
ルーホールのエッチングを行う。ＰＲ、およびエッチン
グ後のチェックパターンは円形となり、等方性エッチン
グのエッチング量に見合った間隔のチェックパターンは
点で接触するが、チェックパターンが行列状に配置され
ている為に視認性がよく、容易に顕微鏡を用いて目視
で、エッチング量の検出が可能である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体基板の表面にエッチングの程度やエッチング寸法
精度等を視認するテストパターンを配置した半導体装置
に関する。
半導体基板の表面にエッチングの程度やエッチング寸法
精度等を視認するテストパターンを配置した半導体装置
に関する。
【０００２】
【従来の技術】半導体基板の製造工程におけるフォトリ
ソグラフィ（ＰＲ）工程の外観検査において、その寸法
精度はデバイス性能に直接影響を与えるので、適宜テス
トパターンを設けて、このパターンの寸法測定を行い、
この測定値をもとに不純物拡散を制御したり、またコン
タクトホールの場合もリーク電流の増加や電流利得の低
下等が発生するのを防止するため、このテストパターン
が利用される。
ソグラフィ（ＰＲ）工程の外観検査において、その寸法
精度はデバイス性能に直接影響を与えるので、適宜テス
トパターンを設けて、このパターンの寸法測定を行い、
この測定値をもとに不純物拡散を制御したり、またコン
タクトホールの場合もリーク電流の増加や電流利得の低
下等が発生するのを防止するため、このテストパターン
が利用される。
【０００３】
【発明が解決しようとする課題】このような従来の測定
に用いられたパターンを示す特開昭６０−１３２３３７
号公報を参照すると、同公報の第３図乃至第６図に示さ
れているように、いずれも長方形の多数のパターンで構
成されており、特定の位置関係にあるパターンの一辺が
一直線上に並ぶことを以って良好とする技術が示されて
いる。この様子を示す図５を参照すると、上中下の各段
の中央にあるパターン１４の一辺が一直線として記載さ
れている。このような状態になっていることが視認され
易いとしているが、このようなマスクパターンが実際に
半導体基板上にどれ程正確に投影されているかは全く不
明であり、このため半導体基板上におけるパターン判定
基準そのものが一定となっていないという欠点がある。
に用いられたパターンを示す特開昭６０−１３２３３７
号公報を参照すると、同公報の第３図乃至第６図に示さ
れているように、いずれも長方形の多数のパターンで構
成されており、特定の位置関係にあるパターンの一辺が
一直線上に並ぶことを以って良好とする技術が示されて
いる。この様子を示す図５を参照すると、上中下の各段
の中央にあるパターン１４の一辺が一直線として記載さ
れている。このような状態になっていることが視認され
易いとしているが、このようなマスクパターンが実際に
半導体基板上にどれ程正確に投影されているかは全く不
明であり、このため半導体基板上におけるパターン判定
基準そのものが一定となっていないという欠点がある。
【０００４】また、スルーホールのＰＲパターンが実際
には円形となるために、一直線上になり得ず、波状にう
ねって見え、このために顕微鏡等による目視検査では判
定し難いという欠点がある。特に、同公報の第６図に見
られるような千鳥足状上のパターン配置では視認性が悪
いばかりでなく、目の過度の疲労もともない、生産性が
向上しない。
には円形となるために、一直線上になり得ず、波状にう
ねって見え、このために顕微鏡等による目視検査では判
定し難いという欠点がある。特に、同公報の第６図に見
られるような千鳥足状上のパターン配置では視認性が悪
いばかりでなく、目の過度の疲労もともない、生産性が
向上しない。
【０００５】本発明の目的は、以上の諸問題を解決し
て、極めて視認性がよくしかも正確に判定できるパター
ン形状を備えた半導体装置を提供することにある。
て、極めて視認性がよくしかも正確に判定できるパター
ン形状を備えた半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の構
成は、一直線上に多数のパターンを、ピッチ寸法を所定
値だけ順次増加させて配列してなるパターン群を、互い
に並行して複数形成したテストパターンが、半導体基板
上に備えられたことを特徴とする
成は、一直線上に多数のパターンを、ピッチ寸法を所定
値だけ順次増加させて配列してなるパターン群を、互い
に並行して複数形成したテストパターンが、半導体基板
上に備えられたことを特徴とする
【実施例】図１は本発明の第１の実施例の半導体装置に
おいて用意されるレチクルを示す平面図、図２はこのレ
チクルを用いて半導体基板上にＰＲパターンを形成しエ
ッチングを行なった状態を示す平面図である。
おいて用意されるレチクルを示す平面図、図２はこのレ
チクルを用いて半導体基板上にＰＲパターンを形成しエ
ッチングを行なった状態を示す平面図である。
【０００７】図１において、この実施例で用意されるレ
チクルは、すべて４．０μｍ各の正方形のスルーホール
・パターン１を縦に４個、横に６個合計２４個配列して
いる。各スルーホール・パターン１は、縦方向が６．０
μｍの等間隔で、横方向が左側に１．０μｍから右側の
５．０μｍまで１．０μｍのピッチ（間隔）で形成され
ている。これらのスルーホールのパターン１は、スクラ
イブ線領域又はその近傍に作成される。即ち、回路の配
線、パッド領域等以外の空き領域が利用されることにな
る。
チクルは、すべて４．０μｍ各の正方形のスルーホール
・パターン１を縦に４個、横に６個合計２４個配列して
いる。各スルーホール・パターン１は、縦方向が６．０
μｍの等間隔で、横方向が左側に１．０μｍから右側の
５．０μｍまで１．０μｍのピッチ（間隔）で形成され
ている。これらのスルーホールのパターン１は、スクラ
イブ線領域又はその近傍に作成される。即ち、回路の配
線、パッド領域等以外の空き領域が利用されることにな
る。
【０００８】このレチクルを用いて、リソグラフィー法
で５分の１に縮小を行い、シリコン基板上にスルーホー
ルのＰＲパターンを形成した図２を参照すると、この図
では図１の図面寸法を約５倍程度拡大してある。点線で
示す正方形のパターン２は、図１のレチクル・パターン
を５分の１に縮小したものであり、この場合、実際には
スルーホールのＰＲパターンは円形を呈することにな
り、この円の直径を約１．０μｍ程度とする様に、ＰＲ
パターン３を形成する。この１．０μｍの寸法は、左側
のパターン３同士がちょうど接触した状態となってお
り、確認は容易であり、このようなＰＲパターンが所望
の大きさに出来ているか否かは専用の測長装置等を用い
てもよい。
で５分の１に縮小を行い、シリコン基板上にスルーホー
ルのＰＲパターンを形成した図２を参照すると、この図
では図１の図面寸法を約５倍程度拡大してある。点線で
示す正方形のパターン２は、図１のレチクル・パターン
を５分の１に縮小したものであり、この場合、実際には
スルーホールのＰＲパターンは円形を呈することにな
り、この円の直径を約１．０μｍ程度とする様に、ＰＲ
パターン３を形成する。この１．０μｍの寸法は、左側
のパターン３同士がちょうど接触した状態となってお
り、確認は容易であり、このようなＰＲパターンが所望
の大きさに出来ているか否かは専用の測長装置等を用い
てもよい。
【０００９】その後、等方性エッチング法を用いて、ス
ルーホール・パターン３のエッチングを進行させ、この
進行状態を適宜顕微鏡にて目視検査を行う。あるいは、
エッチング終了直後に検査を行う。ここで、図示されて
いないが、半導体ウェハ上の回路部等に所望のパターン
が形成されており、ここで良好なエッチングが行われて
いるかのモニタを、このパターンで行っている。
ルーホール・パターン３のエッチングを進行させ、この
進行状態を適宜顕微鏡にて目視検査を行う。あるいは、
エッチング終了直後に検査を行う。ここで、図示されて
いないが、半導体ウェハ上の回路部等に所望のパターン
が形成されており、ここで良好なエッチングが行われて
いるかのモニタを、このパターンで行っている。
【００１０】エッチング進行にともない、次第に左側か
ら右側に向ってパターン３同士が接触していくが、左側
から四番目までのパターン３同士が接触した時点を最良
品の認定基準として、最良寸法のパターン４とする。エ
ッチング不足の場合は左側から三番目までのパターン３
同士の接触となり、過エッチングの場合は左側から五番
目以上のパターン３同士の接触となる。
ら右側に向ってパターン３同士が接触していくが、左側
から四番目までのパターン３同士が接触した時点を最良
品の認定基準として、最良寸法のパターン４とする。エ
ッチング不足の場合は左側から三番目までのパターン３
同士の接触となり、過エッチングの場合は左側から五番
目以上のパターン３同士の接触となる。
【００１１】ここで、これらパターン４の配列は４列と
も同一であるから、パターン４同士の接触のうち一番右
側の接触点を包絡する線１０は、理想的には縦の一直線
となる。この包絡線１０は、顕微鏡を介して、極めて視
認の容易な形であることが判明した。また、離間部分を
包絡する線１１も視認のし易い部分である。このような
配列パターン４は、目視によらず、コンピュータでのパ
ターン認識も容易であることか解り、自動化にも大きな
道がひらけている。
も同一であるから、パターン４同士の接触のうち一番右
側の接触点を包絡する線１０は、理想的には縦の一直線
となる。この包絡線１０は、顕微鏡を介して、極めて視
認の容易な形であることが判明した。また、離間部分を
包絡する線１１も視認のし易い部分である。このような
配列パターン４は、目視によらず、コンピュータでのパ
ターン認識も容易であることか解り、自動化にも大きな
道がひらけている。
【００１２】仮りに、この線１０が折れ線になったり、
斜めの線となれば、局部的なエッチングの過不足の原因
が発生したことを意味する。このような状態を呈した半
導体チップは不良品として直ちに廃棄し、半導体装置と
してのその後の工程を通さない。
斜めの線となれば、局部的なエッチングの過不足の原因
が発生したことを意味する。このような状態を呈した半
導体チップは不良品として直ちに廃棄し、半導体装置と
してのその後の工程を通さない。
【００１３】図３は本発明の第２の実施例で用いるレチ
クルの平面図、図４はこのレチクルを用いてＰＲパター
ンを形成しエッチングした状態を示す平面図であり、こ
れら図における図１，図２と共通する部分の説明は省略
する。
クルの平面図、図４はこのレチクルを用いてＰＲパター
ンを形成しエッチングした状態を示す平面図であり、こ
れら図における図１，図２と共通する部分の説明は省略
する。
【００１４】図３において、このレチクルは、すべて
５．０μｍ角の正方形のコンタクト・ホールのパターン
１を、横に４個、縦に８個合計３２個配列している。各
パターン１は、横方向には１０μｍのピッチで等間隔
に、縦方向には１．０μｍから７．０μｍまでの１．０
μｍステップ差の間隔で並べてある。これらのレチクル
・パターン１は、リソグラフィー法で５分の１に縮小し
て、シリコン基板上のスクライブ線領域等にコンタクト
ホールのＰＲパターンを形成すると、図４に示すよう
に、コンタクトホールのレチクルパターンの５分の１縮
小パターン２は正方形であるが、ＰＲパターン３は円形
となり、この円の直径は、約１．２μｍ程度となる様に
形成する。この時、コンタクトホールのＰＲパターン３
が所望の大きさに出来ているか否かは、測長装置でも測
定できるが、最上段と次段のパターン３同士が円周上で
接触している関係で、直ちに認め得る。
５．０μｍ角の正方形のコンタクト・ホールのパターン
１を、横に４個、縦に８個合計３２個配列している。各
パターン１は、横方向には１０μｍのピッチで等間隔
に、縦方向には１．０μｍから７．０μｍまでの１．０
μｍステップ差の間隔で並べてある。これらのレチクル
・パターン１は、リソグラフィー法で５分の１に縮小し
て、シリコン基板上のスクライブ線領域等にコンタクト
ホールのＰＲパターンを形成すると、図４に示すよう
に、コンタクトホールのレチクルパターンの５分の１縮
小パターン２は正方形であるが、ＰＲパターン３は円形
となり、この円の直径は、約１．２μｍ程度となる様に
形成する。この時、コンタクトホールのＰＲパターン３
が所望の大きさに出来ているか否かは、測長装置でも測
定できるが、最上段と次段のパターン３同士が円周上で
接触している関係で、直ちに認め得る。
【００１５】その後エッチングが行われるが、パターン
３同士の接触チェックを顕微鏡にて目視で行う。最下段
の接触点を包絡する線１０が、直線であり、かつ５個の
パターン４同士が接触及び重複していれば、理想状態と
なる。この際、離間したパターン４間を包絡する線１１
を基準に視認してもよい。
３同士の接触チェックを顕微鏡にて目視で行う。最下段
の接触点を包絡する線１０が、直線であり、かつ５個の
パターン４同士が接触及び重複していれば、理想状態と
なる。この際、離間したパターン４間を包絡する線１１
を基準に視認してもよい。
【００１６】以上、第１，第２の実施例を挙げたが、こ
れらの実施例を一枚の半導体基板上に並用してもよく、
この場合は平面的な異方性の有無がわかる。また、ピッ
チについては、１．０μｍに限らず、０．５μｍピッチ
でもよく、１．５μｍでもよい。さらに、より細かなエ
ッチング進行度を視認したい場合には、多くのパターン
を縦・横に配列すればよい。本実施例で用いるエッチン
グ液や被エッチング膜等は、どのようなものであって
も、適用し得る。
れらの実施例を一枚の半導体基板上に並用してもよく、
この場合は平面的な異方性の有無がわかる。また、ピッ
チについては、１．０μｍに限らず、０．５μｍピッチ
でもよく、１．５μｍでもよい。さらに、より細かなエ
ッチング進行度を視認したい場合には、多くのパターン
を縦・横に配列すればよい。本実施例で用いるエッチン
グ液や被エッチング膜等は、どのようなものであって
も、適用し得る。
【００１７】
【発明の効果】以上の通り、本発明は、スルーホールや
コンタクトホール等のエッチング量をモニタするテスト
パターンを行又は列状に配置したため、顕微鏡による視
認が極めて容易となるという効果がある。
コンタクトホール等のエッチング量をモニタするテスト
パターンを行又は列状に配置したため、顕微鏡による視
認が極めて容易となるという効果がある。
【図１】本発明の第１の実施例の半導体装置で使用され
るレチクルパターンの平面図である。
るレチクルパターンの平面図である。
【図２】図１のレチクルパターンを用いて半導体基板上
にＰＲパターンを形成しエッチングした状態を示す平面
図である。
にＰＲパターンを形成しエッチングした状態を示す平面
図である。
【図３】本発明の第２の実施例で使用されるレチクルパ
ターンの平面図である。
ターンの平面図である。
【図４】図３のレチクルパターンを用いて半導体基板上
にＰＲパターンを形成しエッチングした状態を示す平面
図である。
にＰＲパターンを形成しエッチングした状態を示す平面
図である。
【図５】従来のマスクパターンを示す平面図である。
１，１４ スルーホールのレチクルパターン ２ ５分の１に縮小したレチクルパターン ３ スルーホールのＰＲパターン ４ 等方性エッチング後のパターン １０，１１ 包絡した線
Claims (2)
- 【請求項１】 一直線上に多数のパターンを、ピッチ寸
法を所定値だけ順次増加させて配列してなるパターン群
を、互いに並行して複数形成したテストパターンが、半
導体基板上に備えられたことを特徴とする半導体装置。 - 【請求項２】 前記パターンが円形となっている請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29879893A JPH07153802A (ja) | 1993-11-30 | 1993-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29879893A JPH07153802A (ja) | 1993-11-30 | 1993-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153802A true JPH07153802A (ja) | 1995-06-16 |
Family
ID=17864364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29879893A Pending JPH07153802A (ja) | 1993-11-30 | 1993-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07153802A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792673A (en) * | 1995-01-31 | 1998-08-11 | Yamaha Corporation | Monitoring of eching |
| CN105607308A (zh) * | 2015-12-24 | 2016-05-25 | 南京中电熊猫液晶显示科技有限公司 | 一种测量标尺、以及制造方法和使用方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108772A (en) * | 1977-03-04 | 1978-09-21 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS647043A (en) * | 1987-06-30 | 1989-01-11 | Nec Corp | Photomask |
-
1993
- 1993-11-30 JP JP29879893A patent/JPH07153802A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108772A (en) * | 1977-03-04 | 1978-09-21 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS647043A (en) * | 1987-06-30 | 1989-01-11 | Nec Corp | Photomask |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792673A (en) * | 1995-01-31 | 1998-08-11 | Yamaha Corporation | Monitoring of eching |
| CN105607308A (zh) * | 2015-12-24 | 2016-05-25 | 南京中电熊猫液晶显示科技有限公司 | 一种测量标尺、以及制造方法和使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4550457B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07183345A (ja) | 半導体装置 | |
| JPH01216278A (ja) | 電子的ミクロ構造体におけるランダム欠陥の試験方法 | |
| US5721619A (en) | Misregistration detecting marks for pattern formed on semiconductor substrate | |
| US6713843B2 (en) | Scribe lines for increasing wafer utilizable area | |
| US3304594A (en) | Method of making integrated circuit by controlled process | |
| JPH07153802A (ja) | 半導体装置 | |
| JP3496523B2 (ja) | 半導体装置及びその評価方法と半導体素子の製造方法 | |
| KR20050013435A (ko) | 원하는 분석 위치를 용이하게 찾을 수 있는 반도체 소자 | |
| JP2975843B2 (ja) | 測長用モニター | |
| JP2587614B2 (ja) | 半導体装置 | |
| KR20020058462A (ko) | 반도체 소자의 성능 검증용 테스트 패턴 | |
| KR100591132B1 (ko) | 반도체 공정 마진 확인용 패턴 | |
| KR20060110334A (ko) | 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
| JP3786782B2 (ja) | プロセス管理用半導体装置およびプロセス管理方法 | |
| JPH04288811A (ja) | 半導体装置の製造方法 | |
| JP2853471B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6323314A (ja) | 半導体装置の製造方法 | |
| JPH01305344A (ja) | パターン欠陥検査装置 | |
| JPH06267878A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01194435A (ja) | 半導体ウエハにおけるモニタパターンの配設方法 | |
| JPH07106391A (ja) | 半導体デバイス及びその検査方法 | |
| JPS6238849B2 (ja) | ||
| JPS61144838A (ja) | 半導体装置及びその不良解析方法 | |
| KR20070071655A (ko) | 반도체 소자의 모니터링 패턴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970121 |