JPH07106496A

JPH07106496A - 半導体装置

Info

Publication number: JPH07106496A
Application number: JP5251956A
Authority: JP
Inventors: Yukinori Aoki; 幸典青木; Satoshi Honda; 智本田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-10-07
Filing date: 1993-10-07
Publication date: 1995-04-21

Abstract

(57)【要約】【目的】多端子化が容易な半導体装置を提供することに
ある。【構成】端縁部に沿って所定のピッチで配設された多数
の電極２５ａ、２５ｂを有する半導体素子２２と、この
半導体素子２２を封止したパッケ−ジ２８と、一端部が
パッケ−ジ２８から導出され他端部がパッケ−ジの外壁
に近接した内部に位置し半導体素子２２の電極２５ａ、
２５ｂよりも大きいピッチで配設された多数のリ−ド端
子２６を有する第１リ−ド部２３と、半導体素子２２の
電極２５ａ、２５ｂと第１リ−ド部２３とを電気的に接
続する第２リ−ド部３０とを具備し、第２リ−ド部３０
は、電気的に絶縁して厚さ方向に重ねられた複数のリ−
ド３１，３２を有し、且つ、両端が電極２５ａ、２５ｂ
のピッチ及び第１リ−ド部２３のリ−ド端子２６のピッ
チに対応して分岐して設けられている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、狭ピッチで多
数のリ−ドが形成された半導体装置に関する。

【０００２】

【従来の技術】例えば、図１０に示すＳＯＰ(Small Out
line Package) １や、図１１に示すＱＦＰ(Quad Flat P
ackage) ２などの半導体装置が知られている。これらの
うちのＱＦＰ２においては、図１２に示すように半導体
素子３がアイランド４に接合されるとともに、図１３に
示すように半導体素子のバンプ電極５が、金属細線６を
介して対応するリ−ド端子７の基端部に接続されてい
る。さらに、半導体素子３は矩形な樹脂製のパッケ−ジ
８に封止されており、多数のリ−ド端子７の一部がパッ
ケ−ジ８の四つの側面から突出している。

【０００３】ここで、リ−ド端子７はアイランド４とと
もにリ−ドフレ−ム（図示しない）から打抜かれてい
る。そして、リ−ド端子７の金属細線６が接続された側
の端部はインナリ−ド９であり、パッケ−ジ８から突出
した部分の先端部はアウタリ−ド１０である。

【０００４】半導体素子３の封止の際には、半導体素子
３が装着されたリ−ドフレ−ムが金型に装填され、金型
にエポキシ樹脂等の熱硬化性樹脂が供給されて、パッケ
−ジ８がトランスファ成形される。

【０００５】なお、図１０のＳＯＰ１についても、同様
な結線構造及び封止方法を適用することが可能である。
上述のＱＦＰ２に代表されるように、高機能な半導体装
置においては、リ−ド端子７の数が極めて多い。一方、
半導体装置には、実装密度を高めることを目的として小
型化が要求されている。そして、多端子化及び小型化を
両立するために、リ−ド端子７の狭ピッチ化が進められ
ている。

【０００６】

【発明が解決しようとする課題】ところで、リ−ド端子
７の狭ピッチ化を進めるほど、各インナリ−ド９の幅が
小さくなり、金属細線６の接続スペ−スが狭くなる。こ
のため、インナリ−ド９と半導体素子３との距離を拡げ
てインナリ−ドピッチＡを増すことによって、インナリ
−ド９の接続スペ−スが確保されている。そして、これ
に伴って、金属細線６は長ル−プ化（金属細線６の長さ
を大とすること）されている。

【０００７】しかし、金属細線６を長ル−プ化すると、
樹脂封止の際に樹脂から金属細線６に作用する力が増す
ため、金属細線６の変形が生じ易くなる。そして、変形
が過度に大きい場合には、金属細線６が半導体素子３や
隣の金属細線６と短絡することがある。

【０００８】また、金属細線６の接続ピッチには限界が
あるため、電極ピッチＢやインナリ−ドピッチＡを、金
属細線６の接続可能な最小ピッチよりも小さく設定する
ことはできない。このため、半導体素子３及びパッケ−
ジ８の面積を拡大せずに多端子化を進めることは困難で
ある。

【０００９】さらに、近年は、半導体の高集積度化も進
んでいるが、集積度が高まるほど消費電力が増すため、
半導体装置の低熱抵抗化の要求が高まっている。本発明
の目的とするところは、多端子化が容易な半導体装置を
提供することにある。

【００１０】

【課題を解決するための手段および作用】上記目的を達
成するために請求項１の発明は、端縁部に沿って所定の
ピッチで配設された多数の電極を有する半導体素子と、
この半導体素子を封止したパッケ−ジと、一端部がパッ
ケ−ジから導出され他端部がパッケ−ジの外壁に近接し
た内部に位置し半導体素子の電極よりも大きいピッチで
配設された多数のリ−ドを有する第１リ−ド部と、半導
体素子の電極と第１リ−ド部とを電気的に接続する第２
リ−ド部とを具備し、第２リ−ド部は、電気的に絶縁し
て厚さ方向に重ねられた複数のリ−ドを有し、且つ、両
端が電極のピッチ及び第１リ−ド部のリ−ドのピッチに
対応して分岐して設けられている。

【００１１】また、請求項６の発明は、端縁部に沿って
所定のピッチで配設された多数の電極を有する半導体素
子と、この半導体素子を封止したパッケ−ジと、一端部
がパッケ−ジから導出され他端部がパッケ−ジの外壁に
近接した内部に位置し半導体素子の電極よりも大きいピ
ッチで配設された多数のリ−ドを有する第１リ−ド部
と、パッケ−ジ内で半導体素子を支持する絶縁性の内部
基板と、この内部基板上に薄膜状に形成され一端部が電
極に電気的に接続されるとともに他端部が内部基板の外
縁部に放射状に延在して電極よりも大きいピッチで拡が
った複数のリ−ドを有する第２リ−ド部と、第１リ−ド
部と第２リ−ド部とを接続するワイヤとを具備した。そ
して、これらの発明は半導体装置を容易に多端子化でき
るようにした。

【００１２】

【実施例】以下、本発明の各実施例を図１〜図９に基づ
いて説明する。図１〜図４は本発明の第１実施例の要部
を示すもので、図１中の符号２１はＱＦＰ(Quad Flat P
ackage) 型の半導体装置である。この半導体装置２１
は、半導体素子２２と第１リ−ド部２３とを有してい
る。ここで、図１は半導体装置２１の約１／４の部分の
みを示しており、その他の部分の図示は省略されてい
る。

【００１３】半導体素子２２の素子形成面２４には多数
の電極としてのバンプ電極（以下、電極と称する）２５
ａ、２５ｂが形成されており、これら電極２５ａ、２５
ｂは半導体素子２２の端縁部に沿って二列に千鳥配列さ
れている。ここで、図１中の符号Ｄは電極２５ａ、２５
ｂのピッチを示している。また、素子形成面２４の電極
２５ａ、２５ｂ以外の部分には、絶縁性材料がコ−ティ
ングされている。なお、半導体素子２２をアイランドに
装着してもよい。

【００１４】第１リ−ド部２３は多数のリ−ド端子２６
によって構成されている。リ−ド端子２６は半導体素子
２２の各片毎に一列に且つ平行に並べられている。さら
に、リ−ド端子２６の半導体素子２２の側の端部（イン
ナリ−ド）２７は直線状に延びており、リ−ド端子２６
のピッチＥは略均一に設定されている。そして、リ−ド
２３の端部２７は略同一平面上に揃っている。

【００１５】半導体素子２２とリ−ド端子２６の端部２
７は矩形なパッケ−ジ２８によって封止されており、リ
−ド２３はパッケ−ジ２８の四つの側面２９（外壁）か
ら略垂直に突出している。つまり、リ−ド端子２６の端
部２７はパッケ−ジ２８の、側面２９に近接した内部に
位置している。パッケ−ジ２８の材質としてエポキシ樹
脂を利用し、成型方法としてトランスファ成形を採用す
ることが可能である。なお、図１においては、パッケ−
ジ２６は二点鎖線によって概略的に示されている。

【００１６】また、図１中に符号３０で示すのは複数の
第２リ−ド部である。各第２リ−ド部３０は、図２及び
図３中に示すように、ともに導電性の材質からなる二枚
のリ−ド３１、３２と、絶縁性の材質からなる両面テ−
プ３３とを有している。リ−ド３１、３２と両面テ−プ
３３との幅は略等しく設定されており、リ−ド３１、３
２は両面テ−プ３３を挟んで積層されている。第２リ−
ド部３０は、半導体素子２２の周囲に放射状に配設され
ている。そして、第２リ−ド部３０の長さは、半導体装
置２２（及びパッケ−ジ２８）の各片の中央から両端へ
いくほど長い。

【００１７】また、各第２リ−ド部３０の両端において
は、図３（ａ）及び図４（ａ）に示すように、リ−ド３
１、３２が異なる方向に延びて分岐している。分岐した
部分においては、リ−ド３１、３２に両面テ−プ３３は
貼着されていない。さらに、上側のリ−ド３２両端は、
図３（ｂ）及び図４（ｂ）に示すように、下側のリ−ド
３１の端部と同じ高さに位置するよう折曲されている。

【００１８】第２リ−ド部３０の一方の端部において、
リ−ド３１、３２の間隔は電極２５ａ、２５ｂのピッチ
Ｄに略一致しており、この部分は各電極２５ａ、２５ｂ
に接合されている。また、他方の端部におけるリ−ド３
１、３２の間隔はリ−ド端子２６のピッチＥに略一致し
ており、この部分はリ−ド端子２６に接合されている。

【００１９】ここで、リ−ド３１、３２と電極２５ａ、
２５ｂ及びリ−ド端子２６との接合方法として、熱圧着
を採用することが可能である。また、本実施例では、リ
−ド３１、３２の積層は成形の後に行われている。

【００２０】上述のような半導体装置２１においては、
半導体素子２２の電極２５ａ、２５ｂと第１リ−ド部２
３リ−ド端子２６とが、第２リ−ド部３０を介して接続
されている。さらに、第２リ−ド部３０においてはリ−
ド３１、３２が積層されており、これらリ−ド３１、３
２が分岐して電極２５ａ、２５ｂ及びリ−ド端子２６に
接合されている。

【００２１】したがって、金属細線を用いることなく電
極２５ａ、２５ｂをリ−ド端子２６に接続することがで
きる。このため、金属細線の接続ピッチによって制限さ
れることなく、電極ピッチＤやリ−ド端子ピッチＥを狭
く設定することが可能になる。そして、半導体素子２２
やパッケ−ジ２４の面積を大としなくても、多端子化を
行うことができる。

【００２２】また、ル−プ状の金属細線を用いていない
ので、樹脂封止の際に金属細線の変形が生じにくい。し
たがって、断線や短絡を防止することが可能になる。さ
らに、金属細線を用いることなく結線を行っているの
で、電極２５ａ、２５ｂの配置の自由度が高まる。した
がって、半導体素子２２の設計の自由度も高まる。

【００２３】なお、本発明は、要旨を逸脱しない範囲で
種々に変形することが可能である。例えば、本実施例で
は、第２リ−ド部３０のリ−ド３１、３２が両面テ−プ
３３を介して積層されているが、本発明はこれに限定さ
れるものではなく、例えば絶縁性の被膜を利用すること
が可能である。絶縁性の被膜として、高分子材料からな
る塗料や接着剤等が考えられる。

【００２４】また、本実施例では、両リ−ド３１、３２
の端部を同一平面上に揃えているが、例えば、図５に示
すように電極２５ａ、２５ｂに高低差を設ければ、リ−
ド３２の折曲が不要になる。この場合、電極２５ａ、２
５ｂを真横に並べることが可能になるので、更に電極を
狭ピッチ化することができる。高低差の量は、例えばリ
−ド３１及び両面テ−プ３３の厚みを足し合わせた量に
略等しい。なお、図示しないが、隣合ったリ−ド端子２
６に高低差を設けてもよい。

【００２５】また、本実施例では電極２５ａ、２５ｂが
二列に並べられているが、例えば図６に示すように、電
極２５を前述の実施例と同じピッチＥで一列に並べても
よい。

【００２６】さらに、図７に示すように、パッケ−ジ４
２に、アルミ合金等の高熱伝性材料からなるヒ−トシン
ク４３をインサ−トしてもよい。図７においては、半導
体素子２２の素子形成面２４に対して逆側の面４４に板
状のヒ−トシンク４３が熱伝性の接着剤を介して接合さ
れており、このヒ−トシンク４３の放熱面４５がパッケ
−ジ４２の表面４７から面一で露出している。半導体素
子２２に発生した熱はヒ−トシンク４３に伝わり、ヒ−
トシンク４３からパッケ−ジ４２の外へ放出される。ま
た、ヒ−トシンク４３の側面４６はアンダ−カットされ
ており、半導体素子２２の側へ拡がりながら傾斜してい
る。そして、この側面４６によってヒ−トシンク４３の
抜け落ちが防止されている。

【００２７】このような半導体装置４１によれば、多端
子化の上に低熱抵抗化が可能になる。したがって、この
構造は、高集積化された半導体素子を備えた半導体装置
に適している。なお、ヒ−トシンク４３をパッケ−ジ４
２から突出させてもよい。

【００２８】また、本発明はＱＦＰに限らず、その他の
種々のタイプの半導体装置に適用可能である。つぎに、
本発明の第２実施例を図８及び図９に基づいて説明す
る。

【００２９】図８は本発明の第２実施例の要部を一部破
断して示しており、図中の符号５１は半導体装置５１で
ある。この半導体装置５１はＱＦＰ(Quad Flat Packag
e) 型のもので、半導体素子５２、内部基板５３、矩形
なパッケ−ジ５４、及び、第１リ−ド部５５を有してい
る。第１リ−ド部５５はリ−ドとしての多数のリ−ド端
子５６を有している。

【００３０】これらのうち半導体素子５２は、多数（二
つのみ図示）のバンプ電極（以下、電極と称する）５７
を有しており、これら電極５７は半導体素子５２の四つ
の辺のそれぞれに沿って略等ピッチで一列に並んでい
る。

【００３１】また、内部基板５３は絶縁性材料からなる
もので、正方形な枠状に加工されている。さらに、内部
基板５３の一方の板面５８には第２リ−ド部５９が形成
されている。第２リ−ド部５９は多数の薄膜状のリ−ド
６０を有しており、これらのリ−ド６０は内部基板５３
の貫通孔６１を中心として放射状に配設されている。そ
して、リ−ド６０の外側の端部のピッチは内側の端部の
ピッチに比べて大きく拡がっている。

【００３２】内部基板５３の中央には半導体素子５２が
装着されている。半導体素子５２は内部基板５３にフェ
イスダウン式に装着されており、半導体素子５２の電極
５７がリ−ド６０の内側の端部に熱圧着されている。

【００３３】リ−ド端子５６は内部基板５３の周囲に配
設されており、内部基板５３の各辺に沿って一列に並ん
でいる。さらに、リ−ド端子５６の内側の部分（インナ
リ−ド）は内部基板５３に対して放射状に延びており、
外側の部分（アウタリ−ド）は内部基板５３の各辺に対
して略垂直に延びている。そして、リ−ド端子５６の外
側の部分のピッチは、内側の部分のピッチに比べて大き
く拡がっている。なお、リ−ド端子５６の内側の端部は
内部基板５３と略同じ高さに位置している。

【００３４】内部基板５３のリ−ド６０の外側の端部
と、リ−ド端子５６の内側の端部とは、ワイヤとしての
ボンディングワイヤ（金属細線）６２を介して結線され
ている。そして、半導体素子５２の電極５９、内部基板
５３のリ−ド６０、ボンディングワイヤ６２、及び、リ
−ド端子５６によって信号伝達経路が構成されている。

【００３５】パッケ−ジ５４は、半導体素子５２、内部
基板５３、ボンディングワイヤ６２、及び、リ−ド端子
５６の内側の端部を封止している。さらに、リ−ド端子
５６の外側の部分はパッケ−ジ５４の四つの側面から略
垂直に、且つ、互いに平行に突出している。パッケ−ジ
５４の材質としてエポキシ樹脂等を利用し、成形方法と
してトランスファ成形を採用することが可能である。

【００３６】また、パッケ−ジ５４の中にはヒ−トシン
ク６３が組込まれている。このヒ−トシンク６３は、例
えばアルミニウム合金等のような高熱伝性材料からなる
もので、平板状に加工されている。また、ヒ−トシンク
６３の一方の板面が、半導体素子５２の内部基板５３に
接合された側の面に対して逆側の面に接合されている。
ヒ−トシンク６３と半導体素子５２との接合に、充分な
熱伝性を有する接着剤を利用することが可能である。

【００３７】ヒ−トシンク６３の他方の板面６４はパッ
ケ−ジ５４の表面６５から面一で露出している。さら
に、ヒ−トシンク６３の側面６６はアンダ−カットされ
ており、半導体素子５２の側へ拡がるよう傾斜してい
る。ヒ−トシンク６３はパッケ−ジ５４の成形時にイン
サ−トされている。そして、傾斜した側面６６によっ
て、ヒ−トシンク６３の抜け落ちが防止されている。

【００３８】半導体素子５２に発生した熱は、ヒ−トシ
ンク６３へ伝わり、ヒ−トシンク６３の露出した板面６
４からパッケ−ジ５４の外へ放出される。上述のような
半導体装置５１においては、半導体素子５２の電極５６
とボンディングワイヤ６２との間に、内部基板５３のリ
−ド６０が介在しているので、ボンディングワイヤ６１
を従来よりも短くすることができる。この結果、ボンデ
ィングワイヤ６２の低ル−プ化が可能になり、封止時に
ボンディングワイヤ６２が変形しにくくなる。そして、
半導体装置５１の信頼性が向上する。

【００３９】また、半導体素子５２の電極５６とボンデ
ィングワイヤ６２との間に、内部基板５３のリ−ド６０
が介在しているので、半導体素子５２の電極５６のピッ
チが、ボンディングワイヤ６２の半導体素子側の接続ピ
ッチよりも小となる。つまり、ボンディングワイヤ６２
の最小の接続可能なピッチに制限されることなく、電極
５６を狭ピッチ化することができる。そして、半導体装
置５１の狭ピッチ・多端子化が可能になる。また、放射
状に延在されたリ−ド６０の外側端部にボンディングワ
イヤ６２が接続されるので、接続ピッチが拡がり、ワイ
ヤボンディングが容易になる。

【００４０】さらに、ヒ−トシンク６３が設けられてい
るので、狭ピッチ・多端子化が可能な上に、熱抵抗を低
減できる。したがって、半導体素子の高集積化が可能に
なる。また、本実施例の半導体装置５１の製造にあた
って、熱圧着、ワイヤボンディング、及び、トランスフ
ァ成形等のように一般的な技術を適用することができ
る。したがって、新たな設備投資や技術開発を行う必要
がない。

【００４１】なお、本発明は、要旨を逸脱しない範囲で
種々に変形することが可能である。例えば、本実施例で
はＱＦＰが例として挙げられているが、これ以外の一般
的な種々の半導体装置に適用可能である。また、必要に
応じて、ヒ−トシンク６３を省略してもよい。

【００４２】

【発明の効果】以上説明したように請求項１の発明は、
端縁部に沿って所定のピッチで配設された多数の電極を
有する半導体素子と、この半導体素子を封止したパッケ
−ジと、一端部がパッケ−ジから導出され他端部がパッ
ケ−ジの外壁に近接した内部に位置し半導体素子の電極
よりも大きいピッチで配設された多数のリ−ドを有する
第１リ−ド部と、半導体素子の電極と第１リ−ド部とを
電気的に接続する第２リ−ド部とを具備し、第２リ−ド
部は、電気的に絶縁して厚さ方向に重ねられた複数のリ
−ドを有し、且つ、両端が電極のピッチ及び第１リ−ド
部のリ−ドのピッチに対応して分岐して設けられてい
る。

【００４３】また、請求項６の発明は、端縁部に沿って
所定のピッチで配設された多数の電極を有する半導体素
子と、この半導体素子を封止したパッケ−ジと、一端部
がパッケ−ジから導出され他端部がパッケ−ジの外壁に
近接した内部に位置し半導体素子の電極よりも大きいピ
ッチで配設された多数のリ−ドを有する第１リ−ド部
と、パッケ−ジ内で半導体素子を支持する絶縁性の内部
基板と、この内部基板上に薄膜状に形成され一端部が電
極に電気的に接続されるとともに他端部が内部基板の外
縁部に放射状に延在して電極よりも大きいピッチで拡が
った複数のリ−ドを有する第２リ−ド部と、第１リ−ド
部と第２リ−ド部とを接続するワイヤとを具備した。そ
して、これらの発明によれば、半導体装置を容易に多端
子化できるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１実施例の半導体装置を一部省略し
て示す平面図。

【図２】第２リ−ド部と半導体素子との接続状態を拡大
して示す側面図。

【図３】（ａ）は図１中の円IVで囲った部分の拡大図、
（ｂ）は（ａ）中に矢印Ｖで示す方向の矢視図。

【図４】（ａ）は図１中の円VIで囲った部分の拡大図、
（ｂ）は（ａ）中に矢印VIIで示す方向の矢視図。

【図５】変形例を示すもので、（ａ）は平面図、（ｂ）
は側面図。

【図６】他の変形例を示す平面図。

【図７】他の変形例を示す側断面図。

【図８】本発明の第２実施例の半導体装置の要部を示す
側断面図。

【図９】本発明の第２実施例の半導体装置を一部省略し
て示す平面図。

【図１０】一般のＳＯＰを示す斜視図。

【図１１】一般のＱＦＰを示す斜視図。

【図１２】一般のＱＦＰを一部省略して示す平面図。

【図１３】ＱＦＰのリ−ドと半導体素子との接続状態を
一部省略して示す側面図。

【符号の説明】

２１…半導体装置、２２…半導体素子、２３…第１リ−
ド部、２６…リ−ド端子（リ−ド）、２５ａ、２５ｂ…
バンプ電極（電極）、２８…パッケ−ジ、３０…第２リ
−ド部、３１、３２…リ−ド、４１…半導体装置、４３
…ヒ−トシンク、５１…半導体装置、５２…半導体素
子、５３…内部基板、５４…パッケ−ジ、５５…第１リ
−ド部、５６…リ−ド端子、５７…バンプ電極（電
極）、５９…第２リ−ド部、６０…リ−ド、６２…ワイ
ヤ、６３…ヒ−トシンク。

Claims

【特許請求の範囲】

【請求項１】端縁部に沿って所定のピッチで配設され
た多数の電極を有する半導体素子と、この半導体素子を
封止したパッケ−ジと、一端部が上記パッケ−ジから導
出され他端部が上記パッケ−ジの外壁に近接した内部に
位置し上記半導体素子の電極よりも大きいピッチで配設
された多数のリ−ドを有する第１リ−ド部と、上記半導
体素子の電極と上記第１リ−ド部とを電気的に接続する
第２リ−ド部とを具備し、上記第２リ−ド部は、電気的
に絶縁して厚さ方向に重ねられた複数のリ−ドを有し、
且つ、両端が上記電極のピッチ及び上記第１リ−ド部の
リ−ドのピッチに対応して分岐して設けられていること
を特徴とする半導体装置。
【請求項２】電極が複数列に配設されていることを特
徴とする上記請求項１記載の半導体装置。
【請求項３】第２リ−ド部の半導体素子側の端部にお
いて分岐したリ−ドは、同一平面上に揃って設けられて
いることを特徴とする上記請求項２記載の半導体装置。
【請求項４】第２リ−ド部の半導体素子側の端部にお
いて分岐したリ−ドが高低差を有するとともに、電極が
各列毎に上記リ−ドに応じた高低差を有していることを
特徴とする上記請求項２記載の半導体装置。
【請求項５】電極の高低差がバンプによって形成され
ていることを特徴とする上記請求項４記載の半導体装
置。
【請求項６】端縁部に沿って所定のピッチで配設され
た多数の電極を有する半導体素子と、この半導体素子を
封止したパッケ−ジと、一端部が上記パッケ−ジから導
出され他端部が上記パッケ−ジの外壁に近接した内部に
位置し上記半導体素子の電極よりも大きいピッチで配設
された多数のリ−ドを有する第１リ−ド部と、上記パッ
ケ−ジ内で上記半導体素子を支持する絶縁性の内部基板
と、この内部基板上に薄膜状に形成され一端部が上記電
極に電気的に接続されるとともに他端部が上記内部基板
の外縁部に放射状に延在して上記電極よりも大きいピッ
チで拡がった複数のリ−ドを有する第２リ−ド部と、上
記第１リ−ド部と上記第２リ−ド部とを接続するワイヤ
とを具備した半導体装置。
【請求項７】パッケ−ジに組込まれ半導体素子に熱伝
達可能に接合されるとともに上記パッケ−ジから露出し
たヒ−トシンクを設けたことを特徴とする上記請求項１
または上記請求項６記載の半導体装置。