JPH07106936A - 信号切替装置 - Google Patents
信号切替装置Info
- Publication number
- JPH07106936A JPH07106936A JP24554593A JP24554593A JPH07106936A JP H07106936 A JPH07106936 A JP H07106936A JP 24554593 A JP24554593 A JP 24554593A JP 24554593 A JP24554593 A JP 24554593A JP H07106936 A JPH07106936 A JP H07106936A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- circuit
- processing circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 接続ピン数の増加、外装体の外形増大、実装
回路基板の面積増大及び実装するための回路部品の増加
を阻止する。 【構成】 負荷抵抗器ＲＬを切替回路Ｓｗで電源Ｖｃｃ
に接続した場合、出力端子Ｔ４に電流が流れ、カレント
ミラーを構成するトランジスタ（Ｔｒ）Ｑ３，Ｑ７，Ｑ
９，Ｑ１，Ｑ２に電流が流れて、ＴｒＱ４〜Ｑ７で構成
されるボルテージフォロアが動作して入力信号Ｓ１を出
力端子Ｔ４から出力し、同時にＴｒＱ１１〜ＴｒＱ２０
及び抵抗器Ｒ２の回路がカットオフとなる。負荷抵抗器
ＲＬを切り替え回路Ｓｗでアースに接続した場合、Ｔｒ
Ｑ１２，Ｑ１３，Ｑ１９，Ｑ１４，Ｑ１５で構成される
カレントミラーに電流が流れてＴｒＱ１６〜Ｑ１９で構
成されるボルテージフォロアが動作して入力信号Ｓ２が
出力端子Ｔ４から出力され、同時にＴｒＱ１〜Ｑ１０及
び抵抗器Ｒ１の回路がカットオフになる。
回路基板の面積増大及び実装するための回路部品の増加
を阻止する。 【構成】 負荷抵抗器ＲＬを切替回路Ｓｗで電源Ｖｃｃ
に接続した場合、出力端子Ｔ４に電流が流れ、カレント
ミラーを構成するトランジスタ（Ｔｒ）Ｑ３，Ｑ７，Ｑ
９，Ｑ１，Ｑ２に電流が流れて、ＴｒＱ４〜Ｑ７で構成
されるボルテージフォロアが動作して入力信号Ｓ１を出
力端子Ｔ４から出力し、同時にＴｒＱ１１〜ＴｒＱ２０
及び抵抗器Ｒ２の回路がカットオフとなる。負荷抵抗器
ＲＬを切り替え回路Ｓｗでアースに接続した場合、Ｔｒ
Ｑ１２，Ｑ１３，Ｑ１９，Ｑ１４，Ｑ１５で構成される
カレントミラーに電流が流れてＴｒＱ１６〜Ｑ１９で構
成されるボルテージフォロアが動作して入力信号Ｓ２が
出力端子Ｔ４から出力され、同時にＴｒＱ１〜Ｑ１０及
び抵抗器Ｒ１の回路がカットオフになる。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機の
ディレイライン切替回路などに利用し、二つの入力信号
の一方を負荷抵抗器の接続状態によって選択して出力す
る信号切替装置に関する。
ディレイライン切替回路などに利用し、二つの入力信号
の一方を負荷抵抗器の接続状態によって選択して出力す
る信号切替装置に関する。
【０００２】
【従来の技術】従来の電子機器では複数の信号の一つを
選択する信号切替回路が多用されている。図３は、従来
の信号切替回路の一例を示す回路図である。図３におい
て、この信号切替装置は、トランジスタＱ１のベースに
入力端子Ｔ１を通じて入力信号Ｓ１が入力され、トラン
ジスタＱ４のベースに入力端子Ｔ２を通じて入力信号Ｓ
２が入力される。トランジスタＱ１，Ｑ４のそれぞれの
コレクタは電源Ｖｃｃが印加される端子Ｔ３に接続され
ている。トランジスタＱ１のエミッタはトランジスタＱ
２のエミッタ及びトランジスタＱ５のコレクタに接続さ
れている。トランジスタＱ２のコレクタは他端が電源に
接続された電流源Ｉ１と、トランジスタＱ３のコレクタ
及びトランジスタＱ７のベースに接続され、トランジス
タＱ２のベースはトランジスタＱ３のベースとトランジ
スタＱ７のエミッタと接続されるとともに、このエミッ
タが出力端子Ｔ４を通じて負荷抵抗器ＲＬに接続されて
いる。
選択する信号切替回路が多用されている。図３は、従来
の信号切替回路の一例を示す回路図である。図３におい
て、この信号切替装置は、トランジスタＱ１のベースに
入力端子Ｔ１を通じて入力信号Ｓ１が入力され、トラン
ジスタＱ４のベースに入力端子Ｔ２を通じて入力信号Ｓ
２が入力される。トランジスタＱ１，Ｑ４のそれぞれの
コレクタは電源Ｖｃｃが印加される端子Ｔ３に接続され
ている。トランジスタＱ１のエミッタはトランジスタＱ
２のエミッタ及びトランジスタＱ５のコレクタに接続さ
れている。トランジスタＱ２のコレクタは他端が電源に
接続された電流源Ｉ１と、トランジスタＱ３のコレクタ
及びトランジスタＱ７のベースに接続され、トランジス
タＱ２のベースはトランジスタＱ３のベースとトランジ
スタＱ７のエミッタと接続されるとともに、このエミッ
タが出力端子Ｔ４を通じて負荷抵抗器ＲＬに接続されて
いる。
【０００３】トランジスタＱ３のエミッタはトランジス
タＱ４のエミッタ及びトランジスタＱ６のコレクタに接
続され、トランジスタＱ６のベースは信号切り替え信号
Ｓｗが入力される端子Ｔ５に接続されている。トランジ
スタＱ５のベースはバイアス電源である電位ＶＢに接続
されている。トランジスタＱ５，Ｑ６のエミッタは他端
が端子Ｔ６を通じてアースに接続された電流源Ｉ２に接
続されている。
タＱ４のエミッタ及びトランジスタＱ６のコレクタに接
続され、トランジスタＱ６のベースは信号切り替え信号
Ｓｗが入力される端子Ｔ５に接続されている。トランジ
スタＱ５のベースはバイアス電源である電位ＶＢに接続
されている。トランジスタＱ５，Ｑ６のエミッタは他端
が端子Ｔ６を通じてアースに接続された電流源Ｉ２に接
続されている。
【０００４】この構成の回路において、端子Ｔ５に加え
られる信号切り替え信号Ｓｗの電圧（ハイ：Ｈ、ロー：
Ｌ）によりトランジスタＱ５，Ｑ６によるスイッチが切
り替えられ、トランジスタＱ１，Ｑ２，Ｑ７及び電流源
Ｉ１で構成されるボルテージフォロア又はトランジスタ
Ｑ３，Ｑ４，Ｑ７及び電流源Ｉ１で構成されるボルテー
ジフォロアの一方が動作する。これによって入力信号Ｓ
１，Ｓ２の一方が選択され、出力端子Ｔ４を通じて負荷
抵抗器ＲＬに送出される。
られる信号切り替え信号Ｓｗの電圧（ハイ：Ｈ、ロー：
Ｌ）によりトランジスタＱ５，Ｑ６によるスイッチが切
り替えられ、トランジスタＱ１，Ｑ２，Ｑ７及び電流源
Ｉ１で構成されるボルテージフォロア又はトランジスタ
Ｑ３，Ｑ４，Ｑ７及び電流源Ｉ１で構成されるボルテー
ジフォロアの一方が動作する。これによって入力信号Ｓ
１，Ｓ２の一方が選択され、出力端子Ｔ４を通じて負荷
抵抗器ＲＬに送出される。
【０００５】
【発明が解決しようとする課題】上記のような従来例の
信号切替は、この構成を半導体集積回路内で実現して電
子回路に装備する場合、この半導体集積回路に信号切り
替信号を入力する接続ピンが必要となる。したがって、
接続ピンの増加で半導体集積回路のパッケージ外形が大
きくなり、表面実装回路基板などでの装着面積が増大化
する。さらに、表面実装回路基板などには、信号切り替
信号を供給するための配線パターン及び電子部品も必要
になり、コストが嵩むという欠点がある。
信号切替は、この構成を半導体集積回路内で実現して電
子回路に装備する場合、この半導体集積回路に信号切り
替信号を入力する接続ピンが必要となる。したがって、
接続ピンの増加で半導体集積回路のパッケージ外形が大
きくなり、表面実装回路基板などでの装着面積が増大化
する。さらに、表面実装回路基板などには、信号切り替
信号を供給するための配線パターン及び電子部品も必要
になり、コストが嵩むという欠点がある。
【０００６】本発明は、このような従来の技術における
欠点を解決するものであり、半導体集積回路として構成
した際に、接続ピン数の増加、外装体の外形増大、実装
回路基板の面積増大及び実装するための回路部品の増加
をそれぞれに阻止して、コスト増加を抑えることが出来
る信号切替装置の提供を目的とする。
欠点を解決するものであり、半導体集積回路として構成
した際に、接続ピン数の増加、外装体の外形増大、実装
回路基板の面積増大及び実装するための回路部品の増加
をそれぞれに阻止して、コスト増加を抑えることが出来
る信号切替装置の提供を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の信号切替装置は、第１の入力信号を処理し
て出力端から送出する第１の信号処理回路と、第２の入
力信号を処理して出力端から送出する第２の信号処理回
路と、前記第１及び第２の信号処理回路のそれぞれの出
力端を接続した共通出力端に一端が接続される負荷と、
前記負荷の他端を電源又は接地に接続を変更する接続変
更手段とを備え、前記接続変更手段が負荷の他端を電源
又は接地に接続変更した際に、前記負荷から前記共通出
力端に電流が流れ込む場合、前記第１の信号処理回路が
動作して前記共通出力端に第１の入力信号を処理して出
力し、かつ、前記第２の信号処理回路が非動作となると
ともに、前記接続変更手段が負荷の他端を電源又は接地
に接続変更した際に、前記負荷に前記共通出力端から電
流が流れ出る場合、前記第２の信号処理回路が動作して
前記共通出力端に第２の入力信号を処理して出力し、か
つ、前記第１の信号処理回路が非動作となることを特徴
とを備えている。
に、本発明の信号切替装置は、第１の入力信号を処理し
て出力端から送出する第１の信号処理回路と、第２の入
力信号を処理して出力端から送出する第２の信号処理回
路と、前記第１及び第２の信号処理回路のそれぞれの出
力端を接続した共通出力端に一端が接続される負荷と、
前記負荷の他端を電源又は接地に接続を変更する接続変
更手段とを備え、前記接続変更手段が負荷の他端を電源
又は接地に接続変更した際に、前記負荷から前記共通出
力端に電流が流れ込む場合、前記第１の信号処理回路が
動作して前記共通出力端に第１の入力信号を処理して出
力し、かつ、前記第２の信号処理回路が非動作となると
ともに、前記接続変更手段が負荷の他端を電源又は接地
に接続変更した際に、前記負荷に前記共通出力端から電
流が流れ出る場合、前記第２の信号処理回路が動作して
前記共通出力端に第２の入力信号を処理して出力し、か
つ、前記第１の信号処理回路が非動作となることを特徴
とを備えている。
【０００８】この場合、第１の信号処理回路をｎｐｎ型
トランジスタを用いたボルテージフォロアで構成し、か
つ、第２の信号処理回路をｐｎｐ型トランジスタを用い
たボルテージフォロアで構成するとともに、それぞれの
ボルテージフォロアを動作させる電流源の基準電流を共
通出力端に接続した負荷に流れる電流に基づいて生成す
るとともに、前記負荷を、電源又は接地のいずれかに接
続して、それぞれのボルテージフォロアに入力される二
つの入力信号の一方を前記共通出力端から出力してい
る。
トランジスタを用いたボルテージフォロアで構成し、か
つ、第２の信号処理回路をｐｎｐ型トランジスタを用い
たボルテージフォロアで構成するとともに、それぞれの
ボルテージフォロアを動作させる電流源の基準電流を共
通出力端に接続した負荷に流れる電流に基づいて生成す
るとともに、前記負荷を、電源又は接地のいずれかに接
続して、それぞれのボルテージフォロアに入力される二
つの入力信号の一方を前記共通出力端から出力してい
る。
【０００９】
【作用】このような構成により、本発明の信号切替装置
は、負荷を電源又はアースに接続し、この接続で出力端
子に電流が流れ込む場合に第１の回路が動作し、かつ、
第２の回路を非動作としている。また、出力端子から電
流が流れ出る場合に第２の回路が動作し、かつ、第１の
回路を非動作に設定している。この動作で第１及び第２
の回路への入力信号の一方を選択して出力端子から出力
する。
は、負荷を電源又はアースに接続し、この接続で出力端
子に電流が流れ込む場合に第１の回路が動作し、かつ、
第２の回路を非動作としている。また、出力端子から電
流が流れ出る場合に第２の回路が動作し、かつ、第１の
回路を非動作に設定している。この動作で第１及び第２
の回路への入力信号の一方を選択して出力端子から出力
する。
【００１０】したがって、半導体集積回路として構成し
た際に、例えば、信号切り替信号を入力するための接続
ピンが不要となって接続ピン数の増加、外装体の外形増
大、実装回路基板の面積増大及び実装するための回路部
品の増加をそれぞれ阻止できることになる。
た際に、例えば、信号切り替信号を入力するための接続
ピンが不要となって接続ピン数の増加、外装体の外形増
大、実装回路基板の面積増大及び実装するための回路部
品の増加をそれぞれ阻止できることになる。
【００１１】
【実施例】次に、本発明の信号切替装置の実施例を図面
を参照して詳細に説明する。 図１は本発明の信号切替
装置の実施例の構成を示す回路図である。図１におい
て、この信号切替装置は、入力信号Ｓ１が供給される入
力端子Ｔ１がトランジスタＱ４のベースに接続されてい
る。このトランジスタＱ４のコレクタは端子Ｔ６を通じ
てアースに接続されている。トランジスタＱ４のエミッ
タはトランジスタＱ５のエミッタ及びトランジスタＱ２
のコレクタに接続されている。またトランジスタＱ２の
エミッタは、電源Ｖｃｃが印加される端子Ｔ３に接続さ
れ、トランジスタＱ２のベースは、トランジスタＱ１の
コレクタ及びエミッタと、トランジスタＱ３のコレクタ
に接続され、さらに、トランジスタＱ３のエミッタがア
ースに接続されている。
を参照して詳細に説明する。 図１は本発明の信号切替
装置の実施例の構成を示す回路図である。図１におい
て、この信号切替装置は、入力信号Ｓ１が供給される入
力端子Ｔ１がトランジスタＱ４のベースに接続されてい
る。このトランジスタＱ４のコレクタは端子Ｔ６を通じ
てアースに接続されている。トランジスタＱ４のエミッ
タはトランジスタＱ５のエミッタ及びトランジスタＱ２
のコレクタに接続されている。またトランジスタＱ２の
エミッタは、電源Ｖｃｃが印加される端子Ｔ３に接続さ
れ、トランジスタＱ２のベースは、トランジスタＱ１の
コレクタ及びエミッタと、トランジスタＱ３のコレクタ
に接続され、さらに、トランジスタＱ３のエミッタがア
ースに接続されている。
【００１２】トランジスタＱ５のコレクタはトランジス
タＱ６のベース及びトランジスタＱ７のコレクタに接続
され、トランジスタＱ７のエミッタがアースに接続され
ている。トランジスタＱ５のベースはトランジスタＱ６
のエミッタとトランジスタＱ１８のエミッタとトランジ
スタＱ１７のベース及び出力端子Ｔ４に接続されてい
る。トランジスタＱ１７のコレクタは、トランジスタＱ
１９のコレクタとトランジスタＱ１８のベースに接続さ
れており、トランジスタＱ１９のエミッタとトランジス
タＱ１６のコレクタが端子Ｔ３に接続されている。
タＱ６のベース及びトランジスタＱ７のコレクタに接続
され、トランジスタＱ７のエミッタがアースに接続され
ている。トランジスタＱ５のベースはトランジスタＱ６
のエミッタとトランジスタＱ１８のエミッタとトランジ
スタＱ１７のベース及び出力端子Ｔ４に接続されてい
る。トランジスタＱ１７のコレクタは、トランジスタＱ
１９のコレクタとトランジスタＱ１８のベースに接続さ
れており、トランジスタＱ１９のエミッタとトランジス
タＱ１６のコレクタが端子Ｔ３に接続されている。
【００１３】トランジスタＱ１７のエミッタは、トラン
ジスタＱ１６のエミッタ及びトランジスタＱ１５のコレ
クタに接続され、トランジスタＱ１５のエミッタがアー
スに接続されている。トランジスタＱ１５のベースはト
ランジスタＱ１４のベース及びコレクタとトランジスタ
Ｑ１３のコレクタに接続されている。トランジスタＱ１
４のエミッタはアースに接続され、トランジスタＱ１３
のエミッタが端子Ｔ３に接続されている。
ジスタＱ１６のエミッタ及びトランジスタＱ１５のコレ
クタに接続され、トランジスタＱ１５のエミッタがアー
スに接続されている。トランジスタＱ１５のベースはト
ランジスタＱ１４のベース及びコレクタとトランジスタ
Ｑ１３のコレクタに接続されている。トランジスタＱ１
４のエミッタはアースに接続され、トランジスタＱ１３
のエミッタが端子Ｔ３に接続されている。
【００１４】トランジスタＱ１８のコレクタは、トラン
ジスタＱ２０のコレクタ及びベースとトランジスタＱ１
９のベースとトランジスタＱ１３のベースとトランジス
タＱ１２のベースとトランジスタＱ１０のコレクタにそ
れぞれ接続されている。トランジスタＱ１２のエミッタ
端子Ｔ３に接続され、トランジスタＱ１２のコレクタに
は抵抗器Ｒ２の一端とトランジスタＱ１１のベースが接
続され、抵抗器Ｒ２の他端がアースに接続されている。
ジスタＱ２０のコレクタ及びベースとトランジスタＱ１
９のベースとトランジスタＱ１３のベースとトランジス
タＱ１２のベースとトランジスタＱ１０のコレクタにそ
れぞれ接続されている。トランジスタＱ１２のエミッタ
端子Ｔ３に接続され、トランジスタＱ１２のコレクタに
は抵抗器Ｒ２の一端とトランジスタＱ１１のベースが接
続され、抵抗器Ｒ２の他端がアースに接続されている。
【００１５】トランジスタＱ１０のベースには抵抗器Ｒ
１の一端とトランジスタＱ９のコレクタが接続され、ト
ランジスタＱ９のエミッタがアースに接続されている。
トランジスタＱ９のベースは、トランジスタＱ１１のコ
レクタとトランジスタＱ８のベース及びコレクタとトラ
ンジスタＱ６のコレクタとトランジスタＱ７のベースと
トランジスタＱ３のベースに接続されている。また、ト
ランジスタＱ１６のベースは、入力信号Ｓ２が供給され
る入力端子Ｔ２に接続されている。
１の一端とトランジスタＱ９のコレクタが接続され、ト
ランジスタＱ９のエミッタがアースに接続されている。
トランジスタＱ９のベースは、トランジスタＱ１１のコ
レクタとトランジスタＱ８のベース及びコレクタとトラ
ンジスタＱ６のコレクタとトランジスタＱ７のベースと
トランジスタＱ３のベースに接続されている。また、ト
ランジスタＱ１６のベースは、入力信号Ｓ２が供給され
る入力端子Ｔ２に接続されている。
【００１６】出力端子Ｔ４には、負荷抵抗器ＲＬの一端
が接続され、負荷抵抗器ＲＬの他端が切り替え回路Ｓｗ
を通じて電源Ｖｃｃ又はアースに接続される。
が接続され、負荷抵抗器ＲＬの他端が切り替え回路Ｓｗ
を通じて電源Ｖｃｃ又はアースに接続される。
【００１７】次に、この実施例の構成における動作につ
いて説明する。図１において、負荷抵抗器ＲＬの他端を
切り替え回路Ｓｗを通じて電源Ｖｃｃに接続した場合、
電源Ｖｃｃから負荷抵抗器ＲＬを通じて出力端子Ｔ４に
電流が流れ込む。この電流はトランジスタＱ６を通じて
トランジスタＱ８に流れる。また、トランジスタＱ８と
カレントミラーを構成するトランジスタＱ３，Ｑ７，Ｑ
９にも電流が流れる。
いて説明する。図１において、負荷抵抗器ＲＬの他端を
切り替え回路Ｓｗを通じて電源Ｖｃｃに接続した場合、
電源Ｖｃｃから負荷抵抗器ＲＬを通じて出力端子Ｔ４に
電流が流れ込む。この電流はトランジスタＱ６を通じて
トランジスタＱ８に流れる。また、トランジスタＱ８と
カレントミラーを構成するトランジスタＱ３，Ｑ７，Ｑ
９にも電流が流れる。
【００１８】さらに、トランジスタＱ１，Ｑ２で構成さ
れるカレントミラーにもトランジスタＱ３に流れる電流
によって電流が流れ、トランジスタＱ４〜Ｑ７で構成さ
れるボルテージフォロアが動作して入力端子Ｔ１に供給
された入力信号Ｓ１が出力端子Ｔ４から出力される。
れるカレントミラーにもトランジスタＱ３に流れる電流
によって電流が流れ、トランジスタＱ４〜Ｑ７で構成さ
れるボルテージフォロアが動作して入力端子Ｔ１に供給
された入力信号Ｓ１が出力端子Ｔ４から出力される。
【００１９】一方、トランジスタＱ９に流れる電流によ
り、抵抗器Ｒ１に電流が流れてトランジスタＱ１０のベ
ース電位が低下するため、トランジスタＱ１０のコレク
タ電位が上昇してトランジスタＱ１２，Ｑ１３，Ｑ１
９，Ｑ２０がカットオフとなる。そして、トランジスタ
Ｑ１１〜Ｑ２０及び抵抗器Ｒ２で構成される回路がカッ
トオフとなり、その動作を停止する。
り、抵抗器Ｒ１に電流が流れてトランジスタＱ１０のベ
ース電位が低下するため、トランジスタＱ１０のコレク
タ電位が上昇してトランジスタＱ１２，Ｑ１３，Ｑ１
９，Ｑ２０がカットオフとなる。そして、トランジスタ
Ｑ１１〜Ｑ２０及び抵抗器Ｒ２で構成される回路がカッ
トオフとなり、その動作を停止する。
【００２０】また、負荷抵抗器ＲＬの他端を切り替え回
路Ｓｗを通じてアースに接続した場合、出力端子Ｔ４か
ら負荷抵抗器ＲＬに電流が流れるが、この電流は、電源
ＶｃｃからトランジスタＱ２０，Ｑ１８を通じて出力端
子Ｔ４に流れたものである。また、トランジスタＱ２０
とカレントミラーを構成するトランジスタＱ１２，Ｑ１
３，Ｑ１９にも電流が流れる。そして、トランジスタＱ
１３に流れた電流によってトランジスタＱ１４，Ｑ１５
で構成されるカレントミラーに電流が流れてトランジス
タＱ１６〜Ｑ１９で構成されるボルテージフォロアが動
作する。これによって、入力端子Ｔ２に供給された入力
信号Ｓ２が出力端子Ｔ４から出力される。
路Ｓｗを通じてアースに接続した場合、出力端子Ｔ４か
ら負荷抵抗器ＲＬに電流が流れるが、この電流は、電源
ＶｃｃからトランジスタＱ２０，Ｑ１８を通じて出力端
子Ｔ４に流れたものである。また、トランジスタＱ２０
とカレントミラーを構成するトランジスタＱ１２，Ｑ１
３，Ｑ１９にも電流が流れる。そして、トランジスタＱ
１３に流れた電流によってトランジスタＱ１４，Ｑ１５
で構成されるカレントミラーに電流が流れてトランジス
タＱ１６〜Ｑ１９で構成されるボルテージフォロアが動
作する。これによって、入力端子Ｔ２に供給された入力
信号Ｓ２が出力端子Ｔ４から出力される。
【００２１】さらに、トランジスタＱ１２に流れる電流
によって、抵抗器Ｒ２に電流が流れ、トランジスタＱ１
１のベース電位が高くなるためトランジスタＱ１１のコ
レクタ電位が低下する。この電位低下でトランジスタＱ
３，Ｑ７，Ｑ８，Ｑ９がカットオフとなる。このカット
オフの動作停止でトランジスタＱ１〜Ｑ１０及び抵抗器
Ｒ１で構成される回路がカットオフとなって動作が停止
する。
によって、抵抗器Ｒ２に電流が流れ、トランジスタＱ１
１のベース電位が高くなるためトランジスタＱ１１のコ
レクタ電位が低下する。この電位低下でトランジスタＱ
３，Ｑ７，Ｑ８，Ｑ９がカットオフとなる。このカット
オフの動作停止でトランジスタＱ１〜Ｑ１０及び抵抗器
Ｒ１で構成される回路がカットオフとなって動作が停止
する。
【００２２】このようにして、入力端子Ｔ１，Ｔ２にそ
れぞれ入力された入力信号Ｓ１，Ｓ２の一方を負荷抵抗
器ＲＬを電源Ｖｃｃ又はアースする接続方法によって、
選択して出力端子Ｔ４から出力している。
れぞれ入力された入力信号Ｓ１，Ｓ２の一方を負荷抵抗
器ＲＬを電源Ｖｃｃ又はアースする接続方法によって、
選択して出力端子Ｔ４から出力している。
【００２３】次に、この信号切替装置を用いた応用例を
説明する。この応用例はテレビジョン受像機で多用され
る輝度（Ｙ）信号と色（Ｃ）処理時間を整合させるディ
レイラインの切り替えに応用した例である。この種のテ
レビジョン受像機では仕向地で異なるテレビジョン方式
（ＮＴＳＣ，ＰＡＬ等）のディレイ時間に適応させたデ
ィスクリートディレイラインを個別に用いている。この
ディスクリートディレイラインは高価であるため、半導
体集積回路化してコスト低減を図りたい要求がある。こ
の場合、半導体集積回路のディスクリートディレイライ
ンを仕向地ごとに個別に製造すると、その製造効率が悪
く、コストが低減できない。このため結果的にディスク
リートディインラインを用いているものである。
説明する。この応用例はテレビジョン受像機で多用され
る輝度（Ｙ）信号と色（Ｃ）処理時間を整合させるディ
レイラインの切り替えに応用した例である。この種のテ
レビジョン受像機では仕向地で異なるテレビジョン方式
（ＮＴＳＣ，ＰＡＬ等）のディレイ時間に適応させたデ
ィスクリートディレイラインを個別に用いている。この
ディスクリートディレイラインは高価であるため、半導
体集積回路化してコスト低減を図りたい要求がある。こ
の場合、半導体集積回路のディスクリートディレイライ
ンを仕向地ごとに個別に製造すると、その製造効率が悪
く、コストが低減できない。このため結果的にディスク
リートディインラインを用いているものである。
【００２４】図２は、テレビジョン受像機で多用される
輝度（Ｙ）信号と色（Ｃ）処理時間を整合させるディレ
イラインの切り替え回路の構成を示すブロック図であ
る。図２において、このディレイライン切り替え回路
は、入力信号に所定の遅延量を施して出力する遅延回路
１０と、この遅延回路１０の遅延量と加算して所定の遅
延量を得る遅延回路１１とを有している。さらに、遅延
回路１０からの遅延信号又は遅延回路１１からの遅延信
号の一方を選択する信号切替回路１２とを有している。
輝度（Ｙ）信号と色（Ｃ）処理時間を整合させるディレ
イラインの切り替え回路の構成を示すブロック図であ
る。図２において、このディレイライン切り替え回路
は、入力信号に所定の遅延量を施して出力する遅延回路
１０と、この遅延回路１０の遅延量と加算して所定の遅
延量を得る遅延回路１１とを有している。さらに、遅延
回路１０からの遅延信号又は遅延回路１１からの遅延信
号の一方を選択する信号切替回路１２とを有している。
【００２５】この構成における信号切替回路１２は、図
１に示した構成である。また、遅延回路１０からの遅延
信号が図１における入力端子Ｔ１に供給される入力信号
Ｓ１に対応し、また遅延回路１１からの遅延信号が図１
における入力端子Ｔ２に供給される入力信号Ｓ２に対応
する。
１に示した構成である。また、遅延回路１０からの遅延
信号が図１における入力端子Ｔ１に供給される入力信号
Ｓ１に対応し、また遅延回路１１からの遅延信号が図１
における入力端子Ｔ２に供給される入力信号Ｓ２に対応
する。
【００２６】この構成では、負荷抵抗器ＲＬを電源Ｖｃ
ｃに接続した場合、図１をもって説明したように遅延回
路１０からの遅延信号（入力端子Ｔ１に供給される入力
信号Ｓ１）が出力端子Ｔ４から出力される。また負荷抵
抗器ＲＬをアースに接続した場合、遅延回路１１からの
遅延信号（入力端子Ｔ２に供給される入力信号Ｓ２）が
出力端子Ｔ４から出力される。
ｃに接続した場合、図１をもって説明したように遅延回
路１０からの遅延信号（入力端子Ｔ１に供給される入力
信号Ｓ１）が出力端子Ｔ４から出力される。また負荷抵
抗器ＲＬをアースに接続した場合、遅延回路１１からの
遅延信号（入力端子Ｔ２に供給される入力信号Ｓ２）が
出力端子Ｔ４から出力される。
【００２７】
【発明の効果】以上の説明から明らかなように、本発明
の信号切替装置は、負荷を電源又はアースに接続し、こ
の接続で出力端子に電流が流れ込む場合に第１の回路が
動作し、かつ、第２の回路を非動作としている。また、
出力端子から電流が流れ出る場合に第２の回路が動作
し、かつ、第１の回路を非動作に設定している。この動
作で第１及び第２の回路への入力信号の一方を選択して
出力端子から出力するので、半導体集積回路として構成
した際に、信号切り替え信号を入力するための接続ピン
が不要となって接続ピン数の増加、外装体の外形増大、
実装回路基板の面積増大及び実装するための回路部品の
増加をそれぞれ阻止できるという効果を有する。
の信号切替装置は、負荷を電源又はアースに接続し、こ
の接続で出力端子に電流が流れ込む場合に第１の回路が
動作し、かつ、第２の回路を非動作としている。また、
出力端子から電流が流れ出る場合に第２の回路が動作
し、かつ、第１の回路を非動作に設定している。この動
作で第１及び第２の回路への入力信号の一方を選択して
出力端子から出力するので、半導体集積回路として構成
した際に、信号切り替え信号を入力するための接続ピン
が不要となって接続ピン数の増加、外装体の外形増大、
実装回路基板の面積増大及び実装するための回路部品の
増加をそれぞれ阻止できるという効果を有する。
【図１】本発明の信号切替装置の実施例の構成を示す回
路図である。
路図である。
【図２】図１に示す構成をテレビジョン受像機に於ける
ディレイラインの切り替えに応用した構成を示すブロッ
ク図である。
ディレイラインの切り替えに応用した構成を示すブロッ
ク図である。
【図３】従来の信号切替回路の一例を示す回路図であ
る。
る。
Ｑ１〜Ｑ２０…トランジスタ Ｒ１，Ｒ２…抵
抗器 Ｓ１，Ｓ２…入力信号 Ｖｃｃ…電源 ＲＬ…負荷抵抗器 Ｓｗ…切替回路
抗器 Ｓ１，Ｓ２…入力信号 Ｖｃｃ…電源 ＲＬ…負荷抵抗器 Ｓｗ…切替回路
Claims (2)
- 【請求項１】 第１の入力信号を処理して出力端から送
出する第１の信号処理回路と、 第２の入力信号を処理して出力端から送出する第２の信
号処理回路と、 前記第１及び第２の信号処理回路のそれぞれの出力端を
接続した共通出力端に一端が接続される負荷と、 前記負荷の他端を電源又は接地に接続を変更する接続変
更手段とを備え、 前記接続変更手段が負荷の他端を電源又は接地に接続変
更した際に、前記負荷から前記共通出力端に電流が流れ
込む場合、前記第１の信号処理回路が動作して前記共通
出力端に第１の入力信号を処理して出力し、かつ、前記
第２の信号処理回路が非動作となるとともに、 前記接続変更手段が負荷の他端を電源又は接地に接続変
更した際に、前記負荷に前記共通出力端から電流が流れ
出る場合、前記第２の信号処理回路が動作して前記共通
出力端に第２の入力信号を処理して出力し、かつ、前記
第１の信号処理回路が非動作となることを特徴とする信
号切替装置。 - 【請求項２】 第１の信号処理回路をｎｐｎ型トランジ
スタを用いたボルテージフォロアで構成し、かつ、第２
の信号処理回路をｐｎｐ型トランジスタを用いたボルテ
ージフォロアで構成するとともに、それぞれのボルテー
ジフォロアを動作させる電流源の基準電流を共通出力端
に接続した負荷に流れる電流に基づいて生成するととも
に、前記負荷を、電源又は接地のいずれかに接続して、
それぞれのボルテージフォロアに入力される二つの入力
信号の一方を前記共通出力端から出力することを特徴と
する請求項１記載の信号切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24554593A JPH07106936A (ja) | 1993-09-30 | 1993-09-30 | 信号切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24554593A JPH07106936A (ja) | 1993-09-30 | 1993-09-30 | 信号切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106936A true JPH07106936A (ja) | 1995-04-21 |
Family
ID=17135298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24554593A Withdrawn JPH07106936A (ja) | 1993-09-30 | 1993-09-30 | 信号切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106936A (ja) |
-
1993
- 1993-09-30 JP JP24554593A patent/JPH07106936A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413399B1 (ko) | 트랜지스터-증폭기단 | |
| US4814724A (en) | Gain control circuit of current mirror circuit type | |
| EP0137844B1 (en) | Ttl-ecl input translation with and/nand function | |
| US4673830A (en) | Biasing network for multifunction bipolar integrated system | |
| JPH07106936A (ja) | 信号切替装置 | |
| EP1057263B1 (en) | High speed pin driver integrated circuit architecture for commercial automatic test equipment applications | |
| US4970416A (en) | Emitter coupled logic circuit having rapid output voltage | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4791325A (en) | Class B clamp circuit | |
| US4912429A (en) | Operational amplifier | |
| US5107134A (en) | Matrix circuit of fm stereo multiplex demodulation circuit | |
| JPH08274564A (ja) | コアリング及びピーキング回路 | |
| JP2921968B2 (ja) | 比較器 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| EP0868029A1 (en) | Crosspoint switch module with an increased number of inputs | |
| GB2135847A (en) | Amplifier arrangement | |
| KR200145193Y1 (ko) | 음성신호 출력제어회로 | |
| JP3078699B2 (ja) | アクティブターミネータ | |
| US4841171A (en) | High speed comparator circuit with single supply voltage | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JP2674518B2 (ja) | 切換回路 | |
| JP2000183667A (ja) | 電流電圧変換回路 | |
| JPH0332110Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |