JPH07107943B2 - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JPH07107943B2 JPH07107943B2 JP61124932A JP12493286A JPH07107943B2 JP H07107943 B2 JPH07107943 B2 JP H07107943B2 JP 61124932 A JP61124932 A JP 61124932A JP 12493286 A JP12493286 A JP 12493286A JP H07107943 B2 JPH07107943 B2 JP H07107943B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- voltage
- reference potential
- peak detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光データリンクなどに用いられるデイジタル信
号を扱う光受信回路に関し、とくに受光素子から得られ
る光電流を電圧に変換し増幅する増幅回路の出力の大小
により、２値のデイジタル信号に復元するコンパレータ
の基準電位をコントロールする光ATC回路の改良に関す
るものである。
号を扱う光受信回路に関し、とくに受光素子から得られ
る光電流を電圧に変換し増幅する増幅回路の出力の大小
により、２値のデイジタル信号に復元するコンパレータ
の基準電位をコントロールする光ATC回路の改良に関す
るものである。
光データリンクなどに用いられる、デイジタル信号を扱
う光受信回路の基本構成は、第５図に示すように、受光
素子51から得られる光電流を電圧に変換し増幅する増幅
回路52と、２値のデイジタル信号に復元するコンパレー
タ53から構成される。54は出力信号端子を示す。増幅回
路52の出力信号は、通常第６図に示すように受光レベル
の大小により、たとえばI,II,IIIで示す受光レベル大・
中・小により応答性が異り、一定レベルの基準電位Vrと
比較して２値化すると、コンパレータ53から出力のデユ
ーテイ（duty）比が変化し、波形歪が増大するという問
題がある（従来技術１）。
う光受信回路の基本構成は、第５図に示すように、受光
素子51から得られる光電流を電圧に変換し増幅する増幅
回路52と、２値のデイジタル信号に復元するコンパレー
タ53から構成される。54は出力信号端子を示す。増幅回
路52の出力信号は、通常第６図に示すように受光レベル
の大小により、たとえばI,II,IIIで示す受光レベル大・
中・小により応答性が異り、一定レベルの基準電位Vrと
比較して２値化すると、コンパレータ53から出力のデユ
ーテイ（duty）比が変化し、波形歪が増大するという問
題がある（従来技術１）。
この問題を解決するため、増幅回路52の出力の変化点を
検出する微分回路を付加した後、２値化する手段を含む
光受信回路を本願発明者は既に発明した（特開昭58−20
1331号公報，特開昭59−96989号公報）（従来技術
２）。
検出する微分回路を付加した後、２値化する手段を含む
光受信回路を本願発明者は既に発明した（特開昭58−20
1331号公報，特開昭59−96989号公報）（従来技術
２）。
従来技術２は従来技術１ににおける波形歪について改善
効果があるが、ノイズに弱いという欠点がある。したが
つて受光レベルの大・小にかかわらず波形歪の小さい出
力信号を得ることと同時に、ノイズにも強い方式、すな
わち、従来技術２のような微分方式を用いることなく、
ダイナミツクレンジが大きく、波形歪が小さく、かつノ
イズにも強い光受信回路の実現が望まれる。
効果があるが、ノイズに弱いという欠点がある。したが
つて受光レベルの大・小にかかわらず波形歪の小さい出
力信号を得ることと同時に、ノイズにも強い方式、すな
わち、従来技術２のような微分方式を用いることなく、
ダイナミツクレンジが大きく、波形歪が小さく、かつノ
イズにも強い光受信回路の実現が望まれる。
従来の問題点を解決するための手段として通常次の２方
式がある。
式がある。
（１） 受光レベルの大・小により増幅回路のゲインを
コントロールするAGC（Automatic Gain Control）方
式、 （２） 増幅回路出力の大・小によりコンパレータの基
準電位をコントロールするATC（Auto Threshhold Contr
ol）方式 本発明は（２）のATC方式に関するもので、受光素子か
ら得られる光電流を電圧に変換し増幅する第１の電流−
電圧変換部と、第１の電流−電圧変換部と対称構造の第
２の電流−電圧変換部と、第１の電流−電圧変換部の出
力のピーク値を検出し保持するピーク検出部と、第２の
電流−電圧変換部の出力とピーク検出部の出力から第１
の電流−電圧変換部の出力の中央値を作成する基準電位
作成部を形成するコンパレータとを備え、基準電位作成
部で作成された基準電位を、２値のディジタル信号に復
元するコンパレータの基準電位とすることを特徴とす
る。
コントロールするAGC（Automatic Gain Control）方
式、 （２） 増幅回路出力の大・小によりコンパレータの基
準電位をコントロールするATC（Auto Threshhold Contr
ol）方式 本発明は（２）のATC方式に関するもので、受光素子か
ら得られる光電流を電圧に変換し増幅する第１の電流−
電圧変換部と、第１の電流−電圧変換部と対称構造の第
２の電流−電圧変換部と、第１の電流−電圧変換部の出
力のピーク値を検出し保持するピーク検出部と、第２の
電流−電圧変換部の出力とピーク検出部の出力から第１
の電流−電圧変換部の出力の中央値を作成する基準電位
作成部を形成するコンパレータとを備え、基準電位作成
部で作成された基準電位を、２値のディジタル信号に復
元するコンパレータの基準電位とすることを特徴とす
る。
〔作 用〕 本発明の光受光回路は、増幅回路のピーク値を検出し、
そのピーク電位と光入力＝０時の電位から中央値を決
め、コンパレータの基準電位とする。つまり増幅回路の
出力の大・小にかかわらず、言い換えれば、受光レベル
の大・小にかかわらずコンパレータの基準電位が常に振
幅の中央にくる。さらに本方式はコンデンサC,抵抗Ｒの
デイスクリート部品により容易に構成できるが、本発明
はモノリシツクIC化の可能な構成とする。ピーク値のホ
ールド時間は通常Ｃ・Ｒの時定数で決定され、大きいほ
どATC機能が作用する時間が長く優れている。本発明で
は小さいC,大きいＲに相当する微小定電流源により構成
する。本発明の構成により、コンパレータの基準電位が
常にコンパレータ入力の中央値にくるため、波形歪の小
さい出力が得られ、増幅回路の出力波形がなまつていて
も、中央でコンパレートできるから高速応答が可能で、
かつピーク検出部は小さいコンデンサと微小定電流源で
構成することから、ホールド時間の長いピーク検出部の
モノリシツクIC化を可能とする。以下図面にもとづき実
施例について説明する。
そのピーク電位と光入力＝０時の電位から中央値を決
め、コンパレータの基準電位とする。つまり増幅回路の
出力の大・小にかかわらず、言い換えれば、受光レベル
の大・小にかかわらずコンパレータの基準電位が常に振
幅の中央にくる。さらに本方式はコンデンサC,抵抗Ｒの
デイスクリート部品により容易に構成できるが、本発明
はモノリシツクIC化の可能な構成とする。ピーク値のホ
ールド時間は通常Ｃ・Ｒの時定数で決定され、大きいほ
どATC機能が作用する時間が長く優れている。本発明で
は小さいC,大きいＲに相当する微小定電流源により構成
する。本発明の構成により、コンパレータの基準電位が
常にコンパレータ入力の中央値にくるため、波形歪の小
さい出力が得られ、増幅回路の出力波形がなまつていて
も、中央でコンパレートできるから高速応答が可能で、
かつピーク検出部は小さいコンデンサと微小定電流源で
構成することから、ホールド時間の長いピーク検出部の
モノリシツクIC化を可能とする。以下図面にもとづき実
施例について説明する。
第１図に本発明の光受信回路のブロツク構成を示す。１
は受光素子６から得られる光電流を電圧に変換し増幅す
る第１の電流−電圧変換部、２は第１の電流−電圧変換
部１と対称構造の第２の電流−電圧変換部、３は第１の
電流−電圧変換部１の出力のピーク値を検出して保持
するピーク検出部、４は第２の電流−電圧変換部２の出
力とピーク検出部３の出力から第１の電流−電圧変
換部の出力の中央値を作成する基準電位作成部を形
成するコンパレータ、５は出力信号端子である。
は受光素子６から得られる光電流を電圧に変換し増幅す
る第１の電流−電圧変換部、２は第１の電流−電圧変換
部１と対称構造の第２の電流−電圧変換部、３は第１の
電流−電圧変換部１の出力のピーク値を検出して保持
するピーク検出部、４は第２の電流−電圧変換部２の出
力とピーク検出部３の出力から第１の電流−電圧変
換部の出力の中央値を作成する基準電位作成部を形
成するコンパレータ、５は出力信号端子である。
第２図に第１図における各部の信号波形図を示す。出力
信号の遅れ時間は第１の電流−電圧変換部１の出力の
立上り，立下り時間に依存するが、中央値が常に出力
の中央にくるから、出力信号の立上り、立上りの遅れ
時間は同一となり、波形歪は小さい。
信号の遅れ時間は第１の電流−電圧変換部１の出力の
立上り，立下り時間に依存するが、中央値が常に出力
の中央にくるから、出力信号の立上り、立上りの遅れ
時間は同一となり、波形歪は小さい。
第１の電流−電圧変換部１は本願発明者により既に発明
した（特開昭 − 号公報）回路による。第２の
電流−電圧変換部２は第１の電流−電圧変換部１と全く
対称の回路構成からなり、光入力＝０のときのバイアス
を与えてある。ただし、全く対称にしたのでは,DCレベ
ルの判別が難しく、誤動作し易いので、バイアスに差を
つけるため帰還抵抗の値を異ならせる。
した（特開昭 − 号公報）回路による。第２の
電流−電圧変換部２は第１の電流−電圧変換部１と全く
対称の回路構成からなり、光入力＝０のときのバイアス
を与えてある。ただし、全く対称にしたのでは,DCレベ
ルの判別が難しく、誤動作し易いので、バイアスに差を
つけるため帰還抵抗の値を異ならせる。
第３図は第１図に示した本発明の構成ブロツクの具体的
一実施例を示す回路図である。31は微小定電源、32は基
準電位作成部,33は差動アンプに相当する。第１の電流
−電圧変換部１（ヘツドアンプ）と第２の電流−電圧変
換部２（ダミーアンプ）のバイアスに差をつけるための
帰還抵抗R4とR16の値を異にし、この実施例の回路でば
それぞれ20KΩと10KΩに選定してある。
一実施例を示す回路図である。31は微小定電源、32は基
準電位作成部,33は差動アンプに相当する。第１の電流
−電圧変換部１（ヘツドアンプ）と第２の電流−電圧変
換部２（ダミーアンプ）のバイアスに差をつけるための
帰還抵抗R4とR16の値を異にし、この実施例の回路でば
それぞれ20KΩと10KΩに選定してある。
本発明の回路構成の特徴は次の２点にある。
第１および第２の電流−電圧変換部１および２を形
成するヘツドアンプおよびダミーアンプを対称構造に
し、DCレベルを判別するため、帰還抵抗R4とR16の値の
み変えることにより、バイアスに差をつける。
成するヘツドアンプおよびダミーアンプを対称構造に
し、DCレベルを判別するため、帰還抵抗R4とR16の値の
み変えることにより、バイアスに差をつける。
ピーク検出部３に大きい値のＣやＲを用いることな
しに、ホールド時間の長い回路として、モノリシツクIC
化を可能とする。
しに、ホールド時間の長い回路として、モノリシツクIC
化を可能とする。
本実施例におけるピーク検出部３の動作を第４図により
説明する。ピーク検出部３の検出機能はPNPトランジス
タQ10のコレクタ、コンデンサC1およびコンデンサC1、P
NPトランジスタQ11のコレクタを流れる微小電流からな
る。第１の電流−電圧変換部１を形成するヘツドアンプ
の出力 の下限値をホールドするパスはPNPトランジスタQ11のエ
ミツタで、またホールドするまでの時間はコンデンサC1
とPNPトランジスタQ11のエミツタの電流で決まり、かな
り速い。
説明する。ピーク検出部３の検出機能はPNPトランジス
タQ10のコレクタ、コンデンサC1およびコンデンサC1、P
NPトランジスタQ11のコレクタを流れる微小電流からな
る。第１の電流−電圧変換部１を形成するヘツドアンプ
の出力 の下限値をホールドするパスはPNPトランジスタQ11のエ
ミツタで、またホールドするまでの時間はコンデンサC1
とPNPトランジスタQ11のエミツタの電流で決まり、かな
り速い。
一方ヘツドアンプの出力 の電位が高くなると、コンデンサC1に充電が開始される
が、トランジスタQ11はPNPのため、微小定電源31からの
定電流I1しか供給されず、定電流I1を小さく選べばホー
ルド電位が復帰する時間は長くなる。つまり本回路構成
によれば、ピーク値を検出する時間は比較的速く、一旦
ホールドされるとヘツドアンプの出力 が変化しても復帰する時間は長く良好なピーク検出を実
現できる。コンデンサC1の大きさは、直ちにチツプ寸法
に関係するため、せいぜい1000pF位しか選べないが、定
電流I1を数μＡに選ぶと、コンデンサC1と並列にメグオ
ーム（ＭΩ）程度の抵抗が入るのと同等になり、10-3秒
（m sec）程度でのホールドが可能となる。
が、トランジスタQ11はPNPのため、微小定電源31からの
定電流I1しか供給されず、定電流I1を小さく選べばホー
ルド電位が復帰する時間は長くなる。つまり本回路構成
によれば、ピーク値を検出する時間は比較的速く、一旦
ホールドされるとヘツドアンプの出力 が変化しても復帰する時間は長く良好なピーク検出を実
現できる。コンデンサC1の大きさは、直ちにチツプ寸法
に関係するため、せいぜい1000pF位しか選べないが、定
電流I1を数μＡに選ぶと、コンデンサC1と並列にメグオ
ーム（ＭΩ）程度の抵抗が入るのと同等になり、10-3秒
（m sec）程度でのホールドが可能となる。
このようにして得られた第２の電流−電圧変換部２を形
成するダミーアンプの出力 （または ピーク検出部３により検出された出力 から第１の電流−電流変換部１を形成するヘツドアンプ
の出力の中央値を作るのが基準電位作成部32である。基
準電位作成部32は、単純なエミツタフロワ構成で受ける
と、ピーク検出部３のトランジスタQ10,Q31のコレクタ
電流は数μＡであることから、ベース電流が引けないた
め、ダーリントン接続してから抵抗分割により基準電位
を作る回路構成としてある。
成するダミーアンプの出力 （または ピーク検出部３により検出された出力 から第１の電流−電流変換部１を形成するヘツドアンプ
の出力の中央値を作るのが基準電位作成部32である。基
準電位作成部32は、単純なエミツタフロワ構成で受ける
と、ピーク検出部３のトランジスタQ10,Q31のコレクタ
電流は数μＡであることから、ベース電流が引けないた
め、ダーリントン接続してから抵抗分割により基準電位
を作る回路構成としてある。
以上述説明したように、本発明の回路構成による光受信
回路による次の効果がある。
回路による次の効果がある。
コンパレータの基準電位が常にコンパレータ入力の
中央値にくるので、波形歪の小さい出力を得ることがで
きる。
中央値にくるので、波形歪の小さい出力を得ることがで
きる。
増加回路の出力波形がなまつていても、中央でコン
パレートできるので高速応答が可能になる。
パレートできるので高速応答が可能になる。
ピーク検出部は小さいコンデンサ、たとえば1000pF
以下のコンデンサと微小定電流源とで構成するので、ホ
ールド時間の長いピーク検出部はモノリシツクIC化が可
能となる。
以下のコンデンサと微小定電流源とで構成するので、ホ
ールド時間の長いピーク検出部はモノリシツクIC化が可
能となる。
したがつて本発明は、急速に発展・普及する光通信にお
いて要求される高速化、小型化、低価格化に対処するた
めの光受信回路のモノリシツクIC開発のモノリシツクIC
開発に適用して効果が大きい。
いて要求される高速化、小型化、低価格化に対処するた
めの光受信回路のモノリシツクIC開発のモノリシツクIC
開発に適用して効果が大きい。
第１図は本発明のプロツク構成図、第２図は本発明の構
成各部の波形図、第３図は本発明の一実施例の回路図、
第４図は本発明のピーク検出部動作説明図、第５図は従
来の光受信回路の基本構成図，第６図は従来の光受信回
路の増幅回路の出力波形である。 1,2……電流−電圧変換部、３……ピーク検出部、４…
…コンパレータ、５……出力信号端子、６……受光素
子、31……微小定電源、32……基準電位作成部、33……
差動アンプ、51……受光素子、52……増幅回路、53……
コンパレータ、54……出力信号端子
成各部の波形図、第３図は本発明の一実施例の回路図、
第４図は本発明のピーク検出部動作説明図、第５図は従
来の光受信回路の基本構成図，第６図は従来の光受信回
路の増幅回路の出力波形である。 1,2……電流−電圧変換部、３……ピーク検出部、４…
…コンパレータ、５……出力信号端子、６……受光素
子、31……微小定電源、32……基準電位作成部、33……
差動アンプ、51……受光素子、52……増幅回路、53……
コンパレータ、54……出力信号端子
Claims (3)
- 【請求項１】２値のディジタル信号を伝送する光データ
リンクの受信回路において、 受光素子から得られる光電流を電圧に変換し増幅する第
１の電流−電圧変換部と、 前記第１の電流−電圧変換部と対称構造の第２の電流−
電圧変換部と、 前記第１の電流−電圧変換部の出力のピーク値を検出し
保持するピーク検出部と、 前記第２の電流−電圧変換部の出力と前記ピーク検出部
の出力から前記第１の電流−電圧変換部の出力の中央値
を作成する基準電位作成部を形成するコンパレータとを
備え、 前記基準電位作成部で作成された基準電位を、２値のデ
ィジタル信号に復元するコンパレータの基準電位とする ことを特徴とする光受信回路。 - 【請求項２】前記第１の電流−電圧変換部と第２の電流
−電圧変換部はバイアスに差をつけてなることを特徴と
する特許請求の範囲第１項記載の光受信回路。 - 【請求項３】前記ピーク検出部は、 ベースを前記第１の電流−電圧変換部の出力に接続し、
コレクタを接地し、 エミッタをコンデンサと定電流回路の並列体を介して電
源に接続したPNPトランジスタにより構成してなる ことを特徴とする特許請求の範囲第１項記載の光受信回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61124932A JPH07107943B2 (ja) | 1986-05-30 | 1986-05-30 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61124932A JPH07107943B2 (ja) | 1986-05-30 | 1986-05-30 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62281480A JPS62281480A (ja) | 1987-12-07 |
| JPH07107943B2 true JPH07107943B2 (ja) | 1995-11-15 |
Family
ID=14897738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61124932A Expired - Lifetime JPH07107943B2 (ja) | 1986-05-30 | 1986-05-30 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107943B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084232A (en) * | 1997-11-13 | 2000-07-04 | Matsushita Electric Industrial Co., Ltd. | Optical receiver pre-amplifier which prevents ringing by shunting an input current of the pre-amplifier |
| JP5407815B2 (ja) * | 2009-12-02 | 2014-02-05 | 株式会社デンソー | 受信処理装置及び通信装置 |
-
1986
- 1986-05-30 JP JP61124932A patent/JPH07107943B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62281480A (ja) | 1987-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2189956A (en) | Isolation amplifier | |
| US4263555A (en) | Signal detection system | |
| JPS59216339A (ja) | 光受信器 | |
| JPS6012826B2 (ja) | 受信回路 | |
| US4870367A (en) | Signal amplifier circuit | |
| GB2108791A (en) | A signal rectifier circuit with attack time changeable in response to input signal level | |
| US4247949A (en) | Signal strength detecting circuit | |
| JPH07107943B2 (ja) | 光受信回路 | |
| US4935618A (en) | Wide bandwidth photoelectric converting circuit | |
| JPH01286655A (ja) | 光受信回路 | |
| JPS62285537A (ja) | 光受信回路 | |
| US4795919A (en) | Zero signal state detecting circuit | |
| EP0680144A1 (en) | Receiver arrangement | |
| JP2606163B2 (ja) | 光受信器の自動利得回路 | |
| JP2751229B2 (ja) | Ａｐｄバイアス電圧制御回路 | |
| JP3148557B2 (ja) | 光受信回路 | |
| JPH05209788A (ja) | 光電流検出回路 | |
| JPH05122158A (ja) | 光電変換装置 | |
| JPH01305326A (ja) | 光検出素子用回路 | |
| JPH0996562A (ja) | 光電変換回路 | |
| JPH05259752A (ja) | 光受信機 | |
| JPS60259917A (ja) | 受光回路 | |
| JPH087693Y2 (ja) | Ａｐｄバイアス電圧制御回路 | |
| JPH08125697A (ja) | Ａｓｋ変調における復調回路 | |
| JP3423150B2 (ja) | レベル検出回路 |