JPH07109972B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH07109972B2 JPH07109972B2 JP61310125A JP31012586A JPH07109972B2 JP H07109972 B2 JPH07109972 B2 JP H07109972B2 JP 61310125 A JP61310125 A JP 61310125A JP 31012586 A JP31012586 A JP 31012586A JP H07109972 B2 JPH07109972 B2 JP H07109972B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- integrator
- adjustment
- input terminal
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来の技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例 G-1.一実施例（第１図、第２図） G-2.積分器の具体例（第３図） G-3.アナログICへの適用例（第４図） G-4.フィルタ調整の具体例（第５図、第６図） G-5.他の実施例（第７図、第８図） H.発明の効果 A.産業上の利用分野 本発明は、フィルタ回路に関し、特に、２個の積分器を
直列接続して成るいわゆる２重積分型フィルタ回路に関
する。
直列接続して成るいわゆる２重積分型フィルタ回路に関
する。
B.発明の概要 本発明は、２個の積分器を直列接続して成る２重積分型
のフィルタ回路において、第１の積分器の一方の入力端
子と、第１の積分器の積分容量と、第２の積分器の積分
容量とのうちの少なくとも一つに対して、切換スイッチ
により入力信号供給又は接地のいずれかを適宜切換選択
可能となし、フィルタ調整時には、フィルタ回路がトラ
ップフィルタ特性をもつ構成となるように切換スイッチ
を切換接続することにより、フィルタ調整の時間短縮、
高精度化を簡単な構成で実現するとともに、フィルタ特
性の自動調整化を可能とするものである。
のフィルタ回路において、第１の積分器の一方の入力端
子と、第１の積分器の積分容量と、第２の積分器の積分
容量とのうちの少なくとも一つに対して、切換スイッチ
により入力信号供給又は接地のいずれかを適宜切換選択
可能となし、フィルタ調整時には、フィルタ回路がトラ
ップフィルタ特性をもつ構成となるように切換スイッチ
を切換接続することにより、フィルタ調整の時間短縮、
高精度化を簡単な構成で実現するとともに、フィルタ特
性の自動調整化を可能とするものである。
C.従来の技術 一般に、電子回路のチェック工程等において、フィルタ
回路のピーク周波数やディップ周波数あるいはカットオ
フ周波数等を所定の目標値に調整することが必要とされ
る。特に、アナログ集積回路（IC）内に形成された回路
においては、トランジスタ、抵抗、コンデンサ等の定格
値の相対比は精度を比較的高くとれるが、絶対値はIC毎
にばらつくため、精度を要求されるフィルタ回路では上
記調整が不可欠なものとされている。
回路のピーク周波数やディップ周波数あるいはカットオ
フ周波数等を所定の目標値に調整することが必要とされ
る。特に、アナログ集積回路（IC）内に形成された回路
においては、トランジスタ、抵抗、コンデンサ等の定格
値の相対比は精度を比較的高くとれるが、絶対値はIC毎
にばらつくため、精度を要求されるフィルタ回路では上
記調整が不可欠なものとされている。
ここで、IC内に構成可能なフィルタ回路としては、例え
ば特公昭61-17370号公報に開示されているような２重積
分型のフィルタ回路が従来より知られている。この２重
積分型フィルタ回路は、IC内に構成するのに好適で高い
精度を得ることができるのみならず、所謂Ｑ値を含む各
フィルタ特性の調整が容易であるという特長を有してい
る。
ば特公昭61-17370号公報に開示されているような２重積
分型のフィルタ回路が従来より知られている。この２重
積分型フィルタ回路は、IC内に構成するのに好適で高い
精度を得ることができるのみならず、所謂Ｑ値を含む各
フィルタ特性の調整が容易であるという特長を有してい
る。
D.発明が解決しようとする問題点 ところで、従来のフィルタ回路の調整の際には、所謂カ
ットオフ・ポイントやピーク部分等のような特性曲線の
特徴部分を検出して、これらの特徴部分の周波数、所謂
カットオフ周波数やピーク周波数等を所定の目標値に調
整することが必要とされるが、特性曲線から上記カット
オフ・ポイントやピーク・ポイント等を見つけ出すこと
が、LPF（ローパス・フィルタ）やHPF（ハイパス・フィ
ルタ）、あるいは所謂Ｑ値の低いBPF（バンドパス・フ
ィルタ）等の場合に、面倒あるいは困難である。
ットオフ・ポイントやピーク部分等のような特性曲線の
特徴部分を検出して、これらの特徴部分の周波数、所謂
カットオフ周波数やピーク周波数等を所定の目標値に調
整することが必要とされるが、特性曲線から上記カット
オフ・ポイントやピーク・ポイント等を見つけ出すこと
が、LPF（ローパス・フィルタ）やHPF（ハイパス・フィ
ルタ）、あるいは所謂Ｑ値の低いBPF（バンドパス・フ
ィルタ）等の場合に、面倒あるいは困難である。
特に、このようなフィルタ調整を自動化しようとする際
に、周波数特性曲線から上記カットオフ・ポイント等の
特徴部分を機械的に判別させて読み取らせることは困難
であり、調整精度が低下する虞れがある。
に、周波数特性曲線から上記カットオフ・ポイント等の
特徴部分を機械的に判別させて読み取らせることは困難
であり、調整精度が低下する虞れがある。
本発明は、このような実情に鑑みてなされたものであ
り、フィルタ調整の際にフィルタ特性の特徴部分の検出
が容易かつ高精度に行え、フィルタ調整精度が高くと
れ、調整時間も短くて済むようなフィルタ回路の提供を
目的とする。
り、フィルタ調整の際にフィルタ特性の特徴部分の検出
が容易かつ高精度に行え、フィルタ調整精度が高くと
れ、調整時間も短くて済むようなフィルタ回路の提供を
目的とする。
E.問題点を解決するための手段 本発明に係るフィルタ回路は、上述した問題点を解決す
るために、差動増幅器とその出力に一端が接続された積
分容量とを有し、上記差動増幅器の出力端に出力端子が
接続され上記差動増幅器の２つの入力端をそれぞれ一
方、他方の入力端子とする第１、第２の積分器を有し、
上記第１の積分器の出力端子を上記第２の積分器の一方
の入力端子に接続し、上記第２の積分器の出力端子を上
記第１の積分器の他方の入力端子及び上記第２の積分器
の他方の入力端子にそれぞれ接続して成るフィルタ回路
において、上記第１の積分器の積分容量の他端、上記第
１の積分器の一方の入力端子及び上記第２の積分器の積
分容量の他端の少なくとも１つを、入力信号あるいは接
地に適宜切換接続する切換スイッチを設け、フィルタ調
整時に、上記切換スイッチに上記フィルタ回路の外部か
ら切換信号を供給して上記第１の積分器の一方の入力端
子と上記第２の積分器の積分容量の他端とを上記入力信
号にそれぞれ接続するとともに上記第１の積分容量の他
端を上記接地に接続するように上記切換スイッチを切り
換え、上記フィルタ回路がトラップフィルタ特性をもつ
ようにしてフィルタ特性の特徴部分の確認が容易なフィ
ルタ構成となるようにしたことを特徴としている。
るために、差動増幅器とその出力に一端が接続された積
分容量とを有し、上記差動増幅器の出力端に出力端子が
接続され上記差動増幅器の２つの入力端をそれぞれ一
方、他方の入力端子とする第１、第２の積分器を有し、
上記第１の積分器の出力端子を上記第２の積分器の一方
の入力端子に接続し、上記第２の積分器の出力端子を上
記第１の積分器の他方の入力端子及び上記第２の積分器
の他方の入力端子にそれぞれ接続して成るフィルタ回路
において、上記第１の積分器の積分容量の他端、上記第
１の積分器の一方の入力端子及び上記第２の積分器の積
分容量の他端の少なくとも１つを、入力信号あるいは接
地に適宜切換接続する切換スイッチを設け、フィルタ調
整時に、上記切換スイッチに上記フィルタ回路の外部か
ら切換信号を供給して上記第１の積分器の一方の入力端
子と上記第２の積分器の積分容量の他端とを上記入力信
号にそれぞれ接続するとともに上記第１の積分容量の他
端を上記接地に接続するように上記切換スイッチを切り
換え、上記フィルタ回路がトラップフィルタ特性をもつ
ようにしてフィルタ特性の特徴部分の確認が容易なフィ
ルタ構成となるようにしたことを特徴としている。
F.作用 フィルタ調整時には、例えばトラップ・フィルタ等のよ
うに、周波数特性曲線の特徴部分の検出が容易で、調整
に適した特性の回路構成にフィルタ回路を切り換えてフ
ィルタ調整を行っているため、調整が容易かつ高精度に
行える。
うに、周波数特性曲線の特徴部分の検出が容易で、調整
に適した特性の回路構成にフィルタ回路を切り換えてフ
ィルタ調整を行っているため、調整が容易かつ高精度に
行える。
G.実施例 G-1.一実施例（第１図及び第２図） 第１図は本発明の一実施例となるフィルタ回路を示すブ
ロック回路図であり、IC内部に組み込まれる２重積分型
の所謂バイクォッド・フィルタを示している。この実施
例においては、例えばLPF（ローパス・フィルタ）回路
において、フィルタ調整が必要とされるときのみ回路の
接続関係を切換変更して、フィルタ特性の特徴部分を検
出し易くフィルタ調整に適した特性を有する例えばトラ
ップ・フィルタ回路を構成し、調整終了後は元のLPF回
路に戻す例を示している。
ロック回路図であり、IC内部に組み込まれる２重積分型
の所謂バイクォッド・フィルタを示している。この実施
例においては、例えばLPF（ローパス・フィルタ）回路
において、フィルタ調整が必要とされるときのみ回路の
接続関係を切換変更して、フィルタ特性の特徴部分を検
出し易くフィルタ調整に適した特性を有する例えばトラ
ップ・フィルタ回路を構成し、調整終了後は元のLPF回
路に戻す例を示している。
この第１図に示すバイクォッド・フィルタは、第１の演
算増幅器（オペアンプ）11と第１の積分容量（コンデン
サ）12とより成る第１の積分器と、第２のオペアンプ13
と第２のコンデンサ14とより成る第２の積分器とを直列
接続して構成される所謂アクティヴ・フィルタであり、
オペアンプ11の出力がオペアンプ13の非反転入力端子に
供給され、オペアンプ13の出力がオペアンプ11の反転入
力端子に帰還され、またオペアンプ13の出力が帰還率β
の帰還回路15を介して該オペアンプ13の反転入力端子に
帰還されている。この帰還回路15は、抵抗R1、R2から成
る分圧回路により構成されており、抵抗R2がオペアンプ
13の出力端子側に接続されている。このような構成の２
重積分型のバイクォッド・フィルタにおいて、オペアン
プ11の非反転入力端子Ta、積分容量であるコンデンサ12
の他端（抵抗R1との接続点）Tb及びコンデンサ14の他端
Tcに対して、入力信号を供給するか、接地するかを適宜
に選択することにより、BPF、LPF、HPF、トラップある
いは移相器等の特性を実現できる。これらの各端子Ta、
Tb、Tcに対する信号の入力と接地との選択に応じたフィ
ルタ形式は、 のようになる。
算増幅器（オペアンプ）11と第１の積分容量（コンデン
サ）12とより成る第１の積分器と、第２のオペアンプ13
と第２のコンデンサ14とより成る第２の積分器とを直列
接続して構成される所謂アクティヴ・フィルタであり、
オペアンプ11の出力がオペアンプ13の非反転入力端子に
供給され、オペアンプ13の出力がオペアンプ11の反転入
力端子に帰還され、またオペアンプ13の出力が帰還率β
の帰還回路15を介して該オペアンプ13の反転入力端子に
帰還されている。この帰還回路15は、抵抗R1、R2から成
る分圧回路により構成されており、抵抗R2がオペアンプ
13の出力端子側に接続されている。このような構成の２
重積分型のバイクォッド・フィルタにおいて、オペアン
プ11の非反転入力端子Ta、積分容量であるコンデンサ12
の他端（抵抗R1との接続点）Tb及びコンデンサ14の他端
Tcに対して、入力信号を供給するか、接地するかを適宜
に選択することにより、BPF、LPF、HPF、トラップある
いは移相器等の特性を実現できる。これらの各端子Ta、
Tb、Tcに対する信号の入力と接地との選択に応じたフィ
ルタ形式は、 のようになる。
ここで、この第１図の例においては、オペアンプ11の非
反転入力端子Taに入力端子16を介して信号源SGからの入
力信号を供給し、コンデンサ12の他端（抵抗R1との接続
点）を接地するとともに、コンデンサ14の他端Tcに対し
ては、切換スイッチ18を介して上記入力信号供給あるい
は接地を選択的に切り換えることにより、上述したよう
に、特性調整用のトラップ・フィルタと、本来のフィル
タ回路であるLPFとを選択し得るような構成を実現して
いる。すなわち、入力端子16を切換スイッチ18の被選択
端子ａに供給し、被選択端子ｂを接地している。また、
出力信号は、オペアンプ13の出力端子17より取り出され
ている。この場合、切換スイッチ18を被選択端子ａに切
換接続して構成されるトラップ・フィルタの周波数特性
は、 の伝達関数で表され、また、切換スイッチ18を被選択端
子ｂに切換接続して構成されるLPFの周波数特性は、 の伝達関数で表される。
反転入力端子Taに入力端子16を介して信号源SGからの入
力信号を供給し、コンデンサ12の他端（抵抗R1との接続
点）を接地するとともに、コンデンサ14の他端Tcに対し
ては、切換スイッチ18を介して上記入力信号供給あるい
は接地を選択的に切り換えることにより、上述したよう
に、特性調整用のトラップ・フィルタと、本来のフィル
タ回路であるLPFとを選択し得るような構成を実現して
いる。すなわち、入力端子16を切換スイッチ18の被選択
端子ａに供給し、被選択端子ｂを接地している。また、
出力信号は、オペアンプ13の出力端子17より取り出され
ている。この場合、切換スイッチ18を被選択端子ａに切
換接続して構成されるトラップ・フィルタの周波数特性
は、 の伝達関数で表され、また、切換スイッチ18を被選択端
子ｂに切換接続して構成されるLPFの周波数特性は、 の伝達関数で表される。
従って、通常使用時には、切換スイッチ18を端子ｂ側に
切換接続して第２図の実線にて表されるような周波数特
性を有するLPFを実現しているのに対し、フィルタ調整
時には、切換スイッチ18を端子ａ側に切換接続し、第２
図の仮想線にて表されるようなトラップ・フィルタ特性
に切り換えるとともに、出力端子17からの出力信号につ
いて、例えばレベル・メータ等のレベル測定装置LMによ
って出力レベルを測定し、特性の特徴部分であるディッ
プ部分を検出し、このディップ周波数f0を所定の目標周
波数に一致させるようにフィルタ調整を行っている。こ
れによって、LPFのカットオフ・ポイント等のように検
出が困難なフィルタ特性に比べ、トラップ特性のディッ
プ部のように検出の容易なフィルタ特性を用いて調整が
行えるため、フィルタ調整が容易にかつ精度良く行え
る。
切換接続して第２図の実線にて表されるような周波数特
性を有するLPFを実現しているのに対し、フィルタ調整
時には、切換スイッチ18を端子ａ側に切換接続し、第２
図の仮想線にて表されるようなトラップ・フィルタ特性
に切り換えるとともに、出力端子17からの出力信号につ
いて、例えばレベル・メータ等のレベル測定装置LMによ
って出力レベルを測定し、特性の特徴部分であるディッ
プ部分を検出し、このディップ周波数f0を所定の目標周
波数に一致させるようにフィルタ調整を行っている。こ
れによって、LPFのカットオフ・ポイント等のように検
出が困難なフィルタ特性に比べ、トラップ特性のディッ
プ部のように検出の容易なフィルタ特性を用いて調整が
行えるため、フィルタ調整が容易にかつ精度良く行え
る。
G-2.積分器の具体例（第３図） 次に、上記バイクォッド・フィルタに用いられる一つの
積分器の具体例を第３図に示す。この第３図において、
上記演算増幅器（第２図の各オペアンプ11、13）の非反
転入力端子21及び反転入力端子22は、差動アンプを構成
するトランジスタ23、24の各ベースに接続されており、
これらのトランジスタ23、24の各エミッタ間に接続され
た抵抗REに、上記各端子21、22間の入力電圧に応じた電
流が流れる。この電流と、トランジスタ23、24の各エミ
ッタにそれぞれ接続された定電流源の各電流I1、I1との
和及び差の電流が、トランジスタ23、24の各コレクタに
それぞれ接続されたダイオード25、26を流れ、これらの
各電流に応じて表れる各ダイオード25、26の端子電圧
が、エミッタ共通差動トランジスタ対を構成する各トラ
ンジスタ27、28の各ベースにそれぞれ供給される。これ
らのトランジスタ27、28の共通エミッタは、電流値が２
I2の定電流源29を介して接地されており、この差動トラ
ンジスタ対のコレクタ側を流れる信号電流は、I2／I1倍
に増幅されることになる。トランジスタ28のコレクタ出
力は、カレントミラー回路30を介して取り出され、上記
積分容量となるコンデンサ32を充電する。このコンデン
サ32の一端の電圧はトランジスタ34で受けられて出力端
子35から取り出される。コンデンサ32の他端33に対して
は、上述したように入力供給あるいは接地がなされる。
積分器の具体例を第３図に示す。この第３図において、
上記演算増幅器（第２図の各オペアンプ11、13）の非反
転入力端子21及び反転入力端子22は、差動アンプを構成
するトランジスタ23、24の各ベースに接続されており、
これらのトランジスタ23、24の各エミッタ間に接続され
た抵抗REに、上記各端子21、22間の入力電圧に応じた電
流が流れる。この電流と、トランジスタ23、24の各エミ
ッタにそれぞれ接続された定電流源の各電流I1、I1との
和及び差の電流が、トランジスタ23、24の各コレクタに
それぞれ接続されたダイオード25、26を流れ、これらの
各電流に応じて表れる各ダイオード25、26の端子電圧
が、エミッタ共通差動トランジスタ対を構成する各トラ
ンジスタ27、28の各ベースにそれぞれ供給される。これ
らのトランジスタ27、28の共通エミッタは、電流値が２
I2の定電流源29を介して接地されており、この差動トラ
ンジスタ対のコレクタ側を流れる信号電流は、I2／I1倍
に増幅されることになる。トランジスタ28のコレクタ出
力は、カレントミラー回路30を介して取り出され、上記
積分容量となるコンデンサ32を充電する。このコンデン
サ32の一端の電圧はトランジスタ34で受けられて出力端
子35から取り出される。コンデンサ32の他端33に対して
は、上述したように入力供給あるいは接地がなされる。
この第３図の積分回路構成において、上記定電流源29及
びカレントミラー回路30の出力側の電流源31の電流値I2
を変化させることにより、第１図のバイクォッド・フィ
ルタの周波数特性、具体的には第２図のローパス・フィ
ルタ特性曲線やトラップ・フィルタ特性曲線が周波数軸
方向に平行移動し、カットオフ周波数やディップ周波数
の調整が行われる。ただし、実際のフィルタ調整時に
は、上記切換スイッチ18を端子ａ側に切り換えて、フィ
ルタ特性曲線の特徴部分の検出が容易なトラップ特性に
変更している。
びカレントミラー回路30の出力側の電流源31の電流値I2
を変化させることにより、第１図のバイクォッド・フィ
ルタの周波数特性、具体的には第２図のローパス・フィ
ルタ特性曲線やトラップ・フィルタ特性曲線が周波数軸
方向に平行移動し、カットオフ周波数やディップ周波数
の調整が行われる。ただし、実際のフィルタ調整時に
は、上記切換スイッチ18を端子ａ側に切り換えて、フィ
ルタ特性曲線の特徴部分の検出が容易なトラップ特性に
変更している。
G-3.アナログICへの適用例（第４図） 次に、上記実施例のフィルタ回路を、例えばテレビジョ
ン受像機に用いられる音声多重復調用IC等のアナログ集
積回路内部に設けた具体例を、第４図を参照しながら説
明する。すなわち、第４図のアナログ集積回路１内部に
設けられたフィルタ２が、上述した第１図に示すバイク
ォッド・フィルタ回路に相当しており、このフィルタ２
の周波数特性を調整するものとする。
ン受像機に用いられる音声多重復調用IC等のアナログ集
積回路内部に設けた具体例を、第４図を参照しながら説
明する。すなわち、第４図のアナログ集積回路１内部に
設けられたフィルタ２が、上述した第１図に示すバイク
ォッド・フィルタ回路に相当しており、このフィルタ２
の周波数特性を調整するものとする。
この第４図において、調整対象となるフィルタ２には、
アナログ集積回路（IC）１の外部接続端子（所謂ICのピ
ン）３を介して、信号源SGからの一定周波数f0の信号が
供給されている。ここでフィルタ２は、上述したように
フィルタ調整データに応じて回路定数（上記定電流源29
や31の電流値I2等）が変化し、フィルタ特性が変化する
ように構成されている。このフィルタ２は、上述したよ
うに、通常使用時は第２図の実線に示すようなLPF（ロ
ーパス・フィルタ）特性を有し、フィルタ調整時のみ第
２図仮想線に示すようなトラップ特性を呈する。ここ
で、上記信号源SGからの信号の周波数f0は、上記LPFの
カットオフ周波数及びトラップ・フィルタのディップ周
波数の調整目標値に設定されているものとする。すなわ
ち本実施例においては、カットオフ周波数（フィルタ調
整時にはディップ周波数）が最終的に上記一定周波数f0
となるようにフィルタ調整を行うわけである。
アナログ集積回路（IC）１の外部接続端子（所謂ICのピ
ン）３を介して、信号源SGからの一定周波数f0の信号が
供給されている。ここでフィルタ２は、上述したように
フィルタ調整データに応じて回路定数（上記定電流源29
や31の電流値I2等）が変化し、フィルタ特性が変化する
ように構成されている。このフィルタ２は、上述したよ
うに、通常使用時は第２図の実線に示すようなLPF（ロ
ーパス・フィルタ）特性を有し、フィルタ調整時のみ第
２図仮想線に示すようなトラップ特性を呈する。ここ
で、上記信号源SGからの信号の周波数f0は、上記LPFの
カットオフ周波数及びトラップ・フィルタのディップ周
波数の調整目標値に設定されているものとする。すなわ
ち本実施例においては、カットオフ周波数（フィルタ調
整時にはディップ周波数）が最終的に上記一定周波数f0
となるようにフィルタ調整を行うわけである。
フィルタ２からの出力は、アナログIC1内に予め設けら
れている所謂AM検波器等のレベル検波器５に送られて信
号のレベル（振幅）の検出がなされ、このレベル検波出
力は、レベル弁別のための比較器６の一方の入力端子、
例えば非反転入力端子に送られる。この比較器６の他方
の入力端子（反転入力端子）には、基準入力端子７を介
して所定の基準レベルVrefが供給されるようになってい
る。比較器６は、この基準レベルVrefに対して上記レベ
ル検波出力が高いか低いかをレベル弁別する。比較器６
からの比較出力（あるいはレベル弁別出力）は、IC1内
の内部バス40に送られる。IC内部バス40に接続されたバ
ス・デコーダ41は、外部接続端子42を介して外部バス50
とも接続されており、この外部バス50上のデータと内部
バス40上のデータとを相互に変換するインターフェース
回路として用いられている。外部バス50からバス・デコ
ーダ41を介し内部バス40に転送されたデータは、ラッチ
回路43に一旦記憶され、このデータがDA変換器44でアナ
ログ信号に変換され、回路定数制御信号あるいはフィル
タ特性調整信号としてフィルタ２に送られている。上記
外部バス50には、所謂マイクロ・プロセッサ等のCPU5
1、プログラムやデータ等が予め書き込まれたROM（リー
ド・オンリ・メモリ）52、データ等が一時的に書き込ま
れるRAM（ランダム・アクセス・メモリ）53、及び後述
するフィルタ調整用データ等を電源のオン・オフにかか
わらず記憶しておくための不揮発性メモリ54が接続され
ている。これらのCPU51、ROM52、RAM53及び不揮発性メ
モリ54等から成るコンピュータ・システムは、フィルタ
２内の上記切換スイッチ18の切換制御や特性調整を行
い、フィルタ調整データを変化させたときの上記比較器
６からの出力に基づき最適のフィルタ調整データを決定
するような一連のコントロール動作を実行する。
れている所謂AM検波器等のレベル検波器５に送られて信
号のレベル（振幅）の検出がなされ、このレベル検波出
力は、レベル弁別のための比較器６の一方の入力端子、
例えば非反転入力端子に送られる。この比較器６の他方
の入力端子（反転入力端子）には、基準入力端子７を介
して所定の基準レベルVrefが供給されるようになってい
る。比較器６は、この基準レベルVrefに対して上記レベ
ル検波出力が高いか低いかをレベル弁別する。比較器６
からの比較出力（あるいはレベル弁別出力）は、IC1内
の内部バス40に送られる。IC内部バス40に接続されたバ
ス・デコーダ41は、外部接続端子42を介して外部バス50
とも接続されており、この外部バス50上のデータと内部
バス40上のデータとを相互に変換するインターフェース
回路として用いられている。外部バス50からバス・デコ
ーダ41を介し内部バス40に転送されたデータは、ラッチ
回路43に一旦記憶され、このデータがDA変換器44でアナ
ログ信号に変換され、回路定数制御信号あるいはフィル
タ特性調整信号としてフィルタ２に送られている。上記
外部バス50には、所謂マイクロ・プロセッサ等のCPU5
1、プログラムやデータ等が予め書き込まれたROM（リー
ド・オンリ・メモリ）52、データ等が一時的に書き込ま
れるRAM（ランダム・アクセス・メモリ）53、及び後述
するフィルタ調整用データ等を電源のオン・オフにかか
わらず記憶しておくための不揮発性メモリ54が接続され
ている。これらのCPU51、ROM52、RAM53及び不揮発性メ
モリ54等から成るコンピュータ・システムは、フィルタ
２内の上記切換スイッチ18の切換制御や特性調整を行
い、フィルタ調整データを変化させたときの上記比較器
６からの出力に基づき最適のフィルタ調整データを決定
するような一連のコントロール動作を実行する。
G-4.フィルタ調整の具体例（第５図及び第６図） 次に、このような最適フィルタ調整データを求める動作
について以下説明する。
について以下説明する。
ここで一般にフィルタ調整については、例えば従来と同
様に、入力信号周波数を変化（所謂スウィープ）させた
ときのフィルタ出力特性曲線（周波数特性曲線）に基づ
いて上記ディップ周波数を検出し、ディップ周波数が目
標値f0となるまでフィルタ特性を調整しながら上記周波
数スウィープを繰り返すようにしてもよいが、本発明実
施例においては、第４図に示したように、簡単な構成で
精度良くフィルタ調整が行え、調整自動化を可能とし得
るようなシステムを提案している。
様に、入力信号周波数を変化（所謂スウィープ）させた
ときのフィルタ出力特性曲線（周波数特性曲線）に基づ
いて上記ディップ周波数を検出し、ディップ周波数が目
標値f0となるまでフィルタ特性を調整しながら上記周波
数スウィープを繰り返すようにしてもよいが、本発明実
施例においては、第４図に示したように、簡単な構成で
精度良くフィルタ調整が行え、調整自動化を可能とし得
るようなシステムを提案している。
このフィルタ調整システムの概要は、一定周波数f0で固
定された入力信号に対してフィルタの特性を変化させな
がら、フィルタ出力のレベル検波出力が所定の基準レベ
ルを横切るときのフィルタ調整データに基づいて最適の
フィルタ調整データを求めるものである。
定された入力信号に対してフィルタの特性を変化させな
がら、フィルタ出力のレベル検波出力が所定の基準レベ
ルを横切るときのフィルタ調整データに基づいて最適の
フィルタ調整データを求めるものである。
先ず、フィルタ調整時には、上述したように、CPU21等
から成るコントロール手段からのスイッチ切換データに
より、フィルタ２内の上記切換スイッチ18を被選択端子
ａに切換制御して、フィルタ２の特性を上述したような
トラップ特性に切り換える。このフィルタ調整時のトラ
ップ特性曲線を第５図に示す。このトラップ特性曲線の
ディップの周波数が所定の目標周波数f0となるようにフ
ィルタ特性を調整するわけである。
から成るコントロール手段からのスイッチ切換データに
より、フィルタ２内の上記切換スイッチ18を被選択端子
ａに切換制御して、フィルタ２の特性を上述したような
トラップ特性に切り換える。このフィルタ調整時のトラ
ップ特性曲線を第５図に示す。このトラップ特性曲線の
ディップの周波数が所定の目標周波数f0となるようにフ
ィルタ特性を調整するわけである。
ここで、フィルタ２には上記信号源SGからの一定周波数
f0の信号が供給されており、このときCPU51等のコンピ
ュータ・システムより成るコントロール手段が、バス・
デコーダ41及びIC内部バス40を介し、ラッチ回路43A、4
3B及びAD変換器44を介して、フィルタ２内の上述した積
分器の定電流源29、31の電流制御端子にフィルタ調整デ
ータを送る。この調整データは、第５図の破線に概略的
に示すように、フィルタ２の特性曲線を周波数軸上で一
方向に（例えば図中の矢印方向に）徐々に移動させる一
連のデータであり、このようにフィルタ特性を略々連続
的に変化させることは、従来における入力信号の周波数
を変化（スウィープ）させることに対応するものであ
る。
f0の信号が供給されており、このときCPU51等のコンピ
ュータ・システムより成るコントロール手段が、バス・
デコーダ41及びIC内部バス40を介し、ラッチ回路43A、4
3B及びAD変換器44を介して、フィルタ２内の上述した積
分器の定電流源29、31の電流制御端子にフィルタ調整デ
ータを送る。この調整データは、第５図の破線に概略的
に示すように、フィルタ２の特性曲線を周波数軸上で一
方向に（例えば図中の矢印方向に）徐々に移動させる一
連のデータであり、このようにフィルタ特性を略々連続
的に変化させることは、従来における入力信号の周波数
を変化（スウィープ）させることに対応するものであ
る。
これに対して、入力信号周波数は一定値f0に固定されて
いるから、フィルタ２からの出力信号を上記レベル検波
器５にてレベル検波して得られた出力は、例えば第６図
の検波出力のようになる。すなわち、この検波出力は、
第６図の横軸に示す上記フィルタ調整データの変化に応
じてレベルが変化し、略々第５図のフィルタ特性曲線
を、周波数f0中心として左右反転したような曲線が得ら
れる。この検波出力が上記比較器６の非反転入力端子に
送られ、上記基準レベルVrefと比較されることによっ
て、第６図に示すような比較出力（弁別出力）が得られ
る。この比較出力の反転スイッチング位置、すなわち上
記検波出力が基準レベルVrefを横切る時点における上記
フィルタ調整データを順次Da、Dbとするとき、トラップ
特性のディップ周波数が上記周波数f0に一致するときの
最適調整データは、上記各データDa、Dbの平均値（Da+
Db）/2により求められる。この最適調整データは、上記
第４図の不揮発性メモリ54に書き込まれ、電源がオフと
なっても保存されている。そして通常使用時の電源オン
等に伴う初期設定動作の一つとして、不揮発性メモリ54
に記憶されている上記最適調整データをバス50、40等を
介してラッチ回路43に送り、フィルタ２を最適の調整状
態に設定するわけである。
いるから、フィルタ２からの出力信号を上記レベル検波
器５にてレベル検波して得られた出力は、例えば第６図
の検波出力のようになる。すなわち、この検波出力は、
第６図の横軸に示す上記フィルタ調整データの変化に応
じてレベルが変化し、略々第５図のフィルタ特性曲線
を、周波数f0中心として左右反転したような曲線が得ら
れる。この検波出力が上記比較器６の非反転入力端子に
送られ、上記基準レベルVrefと比較されることによっ
て、第６図に示すような比較出力（弁別出力）が得られ
る。この比較出力の反転スイッチング位置、すなわち上
記検波出力が基準レベルVrefを横切る時点における上記
フィルタ調整データを順次Da、Dbとするとき、トラップ
特性のディップ周波数が上記周波数f0に一致するときの
最適調整データは、上記各データDa、Dbの平均値（Da+
Db）/2により求められる。この最適調整データは、上記
第４図の不揮発性メモリ54に書き込まれ、電源がオフと
なっても保存されている。そして通常使用時の電源オン
等に伴う初期設定動作の一つとして、不揮発性メモリ54
に記憶されている上記最適調整データをバス50、40等を
介してラッチ回路43に送り、フィルタ２を最適の調整状
態に設定するわけである。
このような構成及び動作により、従来の周波数スウィー
プ用の構成が不要となり、構成が簡略化され調整時間が
短くなるのみならず、特性曲線のモニタ等が不要で、フ
ィルタ出力が基準レベルを横切る点を比較器６で検出す
るだけの簡単な構成により最適のフィルタ調整データを
精度良く得ることができ、さらにバスを用いた自動調整
への適用が容易に実現できる。
プ用の構成が不要となり、構成が簡略化され調整時間が
短くなるのみならず、特性曲線のモニタ等が不要で、フ
ィルタ出力が基準レベルを横切る点を比較器６で検出す
るだけの簡単な構成により最適のフィルタ調整データを
精度良く得ることができ、さらにバスを用いた自動調整
への適用が容易に実現できる。
G-5.他の実施例（第７図及び第８図） なお本発明は、上記実施例のみに限定されるものではな
く、例えばBPF（バンドパス・フィルタ）のカットオフ
周波数調整等も同様に行える。この場合には、例えば第
７図に示すように、互いに連動する２個の切換スイッチ
18A、18Bを用い、オペアンプ11の非反転入力端子Ta及び
第２の積分容量であるコンデンサ14の他端Tcを共通に切
換スイッチ18Aの共通端子に接続し、第２の積分容量で
あるコンデンサ12の他端Taを切換スイッチ18Bの共通端
子に接続するとともに、切換スイッチ18Aの被選択端子
ｂ及び切換スイッチ18Bの被選択端子ａを共通接続して
信号入力端子16に接続し、切換スイッチ18Aの被選択端
子ａ及び切換スイッチ18Bの被選択端子ｂを共通接続し
て接地する。他の構成は上記第１図と同様であるため、
対応する部分に同じ指示符号を付して説明を省略する。
く、例えばBPF（バンドパス・フィルタ）のカットオフ
周波数調整等も同様に行える。この場合には、例えば第
７図に示すように、互いに連動する２個の切換スイッチ
18A、18Bを用い、オペアンプ11の非反転入力端子Ta及び
第２の積分容量であるコンデンサ14の他端Tcを共通に切
換スイッチ18Aの共通端子に接続し、第２の積分容量で
あるコンデンサ12の他端Taを切換スイッチ18Bの共通端
子に接続するとともに、切換スイッチ18Aの被選択端子
ｂ及び切換スイッチ18Bの被選択端子ａを共通接続して
信号入力端子16に接続し、切換スイッチ18Aの被選択端
子ａ及び切換スイッチ18Bの被選択端子ｂを共通接続し
て接地する。他の構成は上記第１図と同様であるため、
対応する部分に同じ指示符号を付して説明を省略する。
この第７図の構成によれば、通常使用時には、連動する
切換スイッチ18A、18Bを共に被選択端子ａ側に切換接続
し、第８図の実線に示すような周波数特性を有するBPF
を構成するのに対し、フィルタ調整時には、切換スイッ
チ18A、18Bを共に被選択端子ｂ側に切換接続し、上記第
１図の実施例と同様なトラップ・フィルタ特性（第８図
の仮想線参照）に変更することにより、特性の特徴部分
がディップとなって検出が容易化し、フィルタ調整を容
易かつ精度良く行える。
切換スイッチ18A、18Bを共に被選択端子ａ側に切換接続
し、第８図の実線に示すような周波数特性を有するBPF
を構成するのに対し、フィルタ調整時には、切換スイッ
チ18A、18Bを共に被選択端子ｂ側に切換接続し、上記第
１図の実施例と同様なトラップ・フィルタ特性（第８図
の仮想線参照）に変更することにより、特性の特徴部分
がディップとなって検出が容易化し、フィルタ調整を容
易かつ精度良く行える。
この他、本発明の要旨を逸脱しない範囲において種々の
変更が可能である。
変更が可能である。
H.発明の効果 本発明のフィルタ回路によれば、フィルタ調整時には、
フィルタ特性の特徴部分の検出が容易で調整に適したト
ラップフィルタ構成に切り換え変更しているため、調整
が容易にしかも精度良く行える。
フィルタ特性の特徴部分の検出が容易で調整に適したト
ラップフィルタ構成に切り換え変更しているため、調整
が容易にしかも精度良く行える。
また、本発明実施例によれば、一定周波数の信号入力に
対しフィルタ特性を変化させながらフィルタ出力レベル
が基準レベルを横切る点のフィルタ調整データに基づき
最適データを求めているため、簡単な構成にもかかわら
ず、調整時間を短縮でき、調整精度も向上するととも
に、フィルタ自動調整化への対応が容易に実現できる。
対しフィルタ特性を変化させながらフィルタ出力レベル
が基準レベルを横切る点のフィルタ調整データに基づき
最適データを求めているため、簡単な構成にもかかわら
ず、調整時間を短縮でき、調整精度も向上するととも
に、フィルタ自動調整化への対応が容易に実現できる。
第１図は本発明の一実施例となるフィルタ回路を示すブ
ロック回路図、第２図はこの第１図のフィルタ回路の特
性切換動作を説明するためのグラフ、第３図はこの第１
図のフィルタ回路に用いられる積分器の具体例を示す回
路図、第４図は上記実施例が適用されるアナログIC及び
フィルタ調整システムを示すブロック回路図、第５図は
トラップ・フィルタの周波数特性調整を説明するための
グラフ、第６図はこのトラップ・フィルタの調整動作の
具体例を説明するためのグラフ、第７図は本発明の他の
実施例を示すブロック回路図、第８図はこの第７図のフ
ィルタ回路の特性切換動作を説明するためのグラフであ
る。 ２……フィルタ 11……第１のオペアンプ 12……第１の積分容量（コンデンサ） 13……第２のオペアンプ 14……第２の積分容量（コンデンサ） 15……帰還回路 16……信号入力端子 17……信号出力端子 18、18A、18B……切換スイッチ
ロック回路図、第２図はこの第１図のフィルタ回路の特
性切換動作を説明するためのグラフ、第３図はこの第１
図のフィルタ回路に用いられる積分器の具体例を示す回
路図、第４図は上記実施例が適用されるアナログIC及び
フィルタ調整システムを示すブロック回路図、第５図は
トラップ・フィルタの周波数特性調整を説明するための
グラフ、第６図はこのトラップ・フィルタの調整動作の
具体例を説明するためのグラフ、第７図は本発明の他の
実施例を示すブロック回路図、第８図はこの第７図のフ
ィルタ回路の特性切換動作を説明するためのグラフであ
る。 ２……フィルタ 11……第１のオペアンプ 12……第１の積分容量（コンデンサ） 13……第２のオペアンプ 14……第２の積分容量（コンデンサ） 15……帰還回路 16……信号入力端子 17……信号出力端子 18、18A、18B……切換スイッチ
フロントページの続き (72)発明者 橋本 文治 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大谷 晃一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (56)参考文献 特開 昭57−35410（ＪＰ，Ａ) 特開 昭55−121732（ＪＰ，Ａ) 特開 昭60−157316（ＪＰ，Ａ)
Claims (1)
- 【請求項１】差動増幅器とその出力に一端が接続された
積分容量とを有し、上記差動増幅器の出力端に出力端子
が接続され上記差動増幅器の２つの入力端をそれぞれ一
方、他方の入力端子とする第１、第２の積分器を有し、
上記第１の積分器の出力端子を上記第２の積分器の一方
の入力端子に接続し、上記第２の積分器の出力端子を上
記第１の積分器の他方の入力端子及び上記第２の積分器
の他方の入力端子にそれぞれ接続して成るフィルタ回路
において、 上記第１の積分器の積分容量の他端、上記第１の積分器
の一方の入力端子及び上記第２の積分器の積分容量の他
端の少なくとも１つを、入力信号あるいは接地に適宜切
換接続する切換スイッチを設け、 フィルタ調整時に、上記切換スイッチに上記フィルタ回
路の外部から切換信号を供給して上記第１の積分器の一
方の入力端子と上記第２の積分器の積分容量の他端とを
上記入力信号にそれぞれ接続するとともに上記第１の積
分容量の他端を上記接地に接続するように上記切換スイ
ッチを切り換え、上記フィルタ回路がトラップフィルタ
特性をもつようにしてフィルタ特性の特徴部分の確認が
容易なフィルタ構成となるようにしたことを特徴とする
フィルタ回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61310125A JPH07109972B2 (ja) | 1986-12-29 | 1986-12-29 | フィルタ回路 |
| AU81977/87A AU602031B2 (en) | 1986-12-29 | 1987-12-01 | Filter circuit |
| CA000554102A CA1278052C (en) | 1986-12-29 | 1987-12-11 | Filter circuit |
| KR1019870014863A KR960015675B1 (ko) | 1986-12-29 | 1987-12-24 | 필터회로 및 그 변환방법 |
| EP87119259A EP0273425B1 (en) | 1986-12-29 | 1987-12-28 | Filter circuit |
| DE87119259T DE3788413T2 (de) | 1986-12-29 | 1987-12-28 | Filterschaltung. |
| US07/138,865 US4859881A (en) | 1986-12-29 | 1987-12-29 | Filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61310125A JPH07109972B2 (ja) | 1986-12-29 | 1986-12-29 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63167509A JPS63167509A (ja) | 1988-07-11 |
| JPH07109972B2 true JPH07109972B2 (ja) | 1995-11-22 |
Family
ID=18001475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61310125A Expired - Fee Related JPH07109972B2 (ja) | 1986-12-29 | 1986-12-29 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07109972B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121732A (en) * | 1979-03-13 | 1980-09-19 | Nec Corp | Biquad filter |
| JPS5735410A (en) * | 1980-08-11 | 1982-02-26 | Fujitsu Ltd | Filter using bi quad circuit |
| JPS60157316A (ja) * | 1984-01-26 | 1985-08-17 | Sony Corp | フイルタ回路 |
-
1986
- 1986-12-29 JP JP61310125A patent/JPH07109972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63167509A (ja) | 1988-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001526419A (ja) | プロセス制御センサ用多レンジ遷移方法および装置 | |
| JPH07120923B2 (ja) | フイルタ調整装置 | |
| KR960015675B1 (ko) | 필터회로 및 그 변환방법 | |
| EP0273365B1 (en) | Filter adjustment apparatus and method | |
| JP3003600B2 (ja) | Ｆｍ復調回路 | |
| JPH02174414A (ja) | 半導体集積回路装置 | |
| US7113028B2 (en) | Method and arrangement for calibrating an active filter | |
| JPS6081685A (ja) | オ−ト・ゼロ積分器 | |
| JPH07109972B2 (ja) | フィルタ回路 | |
| JP2522276B2 (ja) | フィルタ調整装置 | |
| JPH06101663B2 (ja) | フイルタ調整装置 | |
| JP2522274B2 (ja) | フィルタ調整装置 | |
| JP2725254B2 (ja) | フイルタ回路 | |
| JP2522275B2 (ja) | フィルタ調整装置 | |
| JP2534537B2 (ja) | 演算増幅器の利得帯域幅積―ユニタリ、ゲイン周波数―を自動的に制御する回路 | |
| JPH0652283B2 (ja) | Ｌｃｒメ−タ | |
| JP2522273B2 (ja) | フィルタ調整装置 | |
| EP0431900A2 (en) | Filter circuit | |
| JP2542245B2 (ja) | 電圧出力回路 | |
| US5290991A (en) | Adjustment process of an electronic trip device | |
| JP3212899B2 (ja) | 自動調整フィルタ回路 | |
| JPH0534028Y2 (ja) | ||
| JP2838650B2 (ja) | 電磁流量計 | |
| JP2595679Y2 (ja) | アッテネ−タの周波数特性補正回路 | |
| JP2576281B2 (ja) | レンジ切換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |