JPH07110496A - アクティブマトリクスパネルの製造方法 - Google Patents
アクティブマトリクスパネルの製造方法Info
- Publication number
- JPH07110496A JPH07110496A JP25670893A JP25670893A JPH07110496A JP H07110496 A JPH07110496 A JP H07110496A JP 25670893 A JP25670893 A JP 25670893A JP 25670893 A JP25670893 A JP 25670893A JP H07110496 A JPH07110496 A JP H07110496A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- gas
- manufacturing
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】基板１上に形成されたＩＴＯ２／モリブデン３
をＢＣｌ3 とＨＢｒの混合ガス５で一括加工し、その
後、ソース／ドレイン電極用に堆積されたクロム１１と
画素電極（ＩＴＯ）上のモリブデン３をＣｌ2とＯ2の混
合ガス１３で一括加工する製造手法を用いてＴＦＴを形
成する。 【効果】単独ガスによる一括加工を用いて薄膜トランジ
スタを形成するので、製造工程が短縮される。
をＢＣｌ3 とＨＢｒの混合ガス５で一括加工し、その
後、ソース／ドレイン電極用に堆積されたクロム１１と
画素電極（ＩＴＯ）上のモリブデン３をＣｌ2とＯ2の混
合ガス１３で一括加工する製造手法を用いてＴＦＴを形
成する。 【効果】単独ガスによる一括加工を用いて薄膜トランジ
スタを形成するので、製造工程が短縮される。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示パネルに係り、特に、薄膜トランジスタを用
いたアクティブマトリクスパネルにおける工程数短縮を
図った製造方法に関する。
の液晶表示パネルに係り、特に、薄膜トランジスタを用
いたアクティブマトリクスパネルにおける工程数短縮を
図った製造方法に関する。
【０００２】
【従来の技術】従来のアクティブマトリクスパネルで
は、例えば、特開平2−19840号に記載のような薄膜トラ
ンジスタを用いている。図１３は従来の画素部の断面構
造を示したものであり、図中で、５０はガラス基板、５
１はＩＴＯ、５２はクロム（ゲート電極）、５３は窒化
シリコン膜（ゲート絶縁膜）、５４は非晶質シリコン膜
（半導体膜）、５５は窒化シリコン膜（ＴＦＴ保護
膜）、５６はクロム、５７は燐を含んだ非晶質シリコン
膜(外因性半導体膜)、５８はクロム(ドレイン電極)、５
９はアルミニウム（ドレイン電極）である。
は、例えば、特開平2−19840号に記載のような薄膜トラ
ンジスタを用いている。図１３は従来の画素部の断面構
造を示したものであり、図中で、５０はガラス基板、５
１はＩＴＯ、５２はクロム（ゲート電極）、５３は窒化
シリコン膜（ゲート絶縁膜）、５４は非晶質シリコン膜
（半導体膜）、５５は窒化シリコン膜（ＴＦＴ保護
膜）、５６はクロム、５７は燐を含んだ非晶質シリコン
膜(外因性半導体膜)、５８はクロム(ドレイン電極)、５
９はアルミニウム（ドレイン電極）である。
【０００３】
【発明が解決しようとする課題】上記従来技術は、マス
ク枚数の低減に関しては考慮されているが、一種類のエ
ッチングガス（あるいはエッチング液）を用いた多層膜
の一括加工に関しては考慮されていないため、大幅な工
程短縮までには至らない。本発明の目的は工程数が短縮
されたアクティブマトリクスパネルの製造方法を提供す
ることにある。
ク枚数の低減に関しては考慮されているが、一種類のエ
ッチングガス（あるいはエッチング液）を用いた多層膜
の一括加工に関しては考慮されていないため、大幅な工
程短縮までには至らない。本発明の目的は工程数が短縮
されたアクティブマトリクスパネルの製造方法を提供す
ることにある。
【０００４】
【課題を解決するための手段】上記目的は、アクティブ
マトリクス型の液晶パネルで、基板上に順に堆積した透
明導電膜と金属膜を、一種類のドライエッチングガスで
一括加工することにより、画素電極と薄膜トランジスタ
のゲート電極とを同時にパターン形成し、その後、上記
薄膜トランジスタのソース／ドレイン電極をドライエッ
チングガスで加工する時に、同時に、上記画素電極上の
金属膜を除去することにより達成される。ここで、パネ
ルの製造方法で、上記透明導電膜は酸化インジウム・ス
ズ(ITO）、ゲート電極の金属膜はクロム以外の高融点金
属膜（例えば、モリブデン，タンタル、あるいはタング
ステン等）、ソース／ドレイン電極の金属膜はクロム，
モリブデン，タンタル、あるいはタングステンが含まれ
ている高融点金属膜，画素電極と薄膜トランジスタのゲ
ート電極を一括加工するエッチングガスは臭化水素（Ｈ
Ｂｒ）を主成分とするガス、ソース／ドレイン電極と画
素電極上の金属膜を一括加工するエッチングガスは塩素
系ガスと酸素の混合ガスであることが好ましい。
マトリクス型の液晶パネルで、基板上に順に堆積した透
明導電膜と金属膜を、一種類のドライエッチングガスで
一括加工することにより、画素電極と薄膜トランジスタ
のゲート電極とを同時にパターン形成し、その後、上記
薄膜トランジスタのソース／ドレイン電極をドライエッ
チングガスで加工する時に、同時に、上記画素電極上の
金属膜を除去することにより達成される。ここで、パネ
ルの製造方法で、上記透明導電膜は酸化インジウム・ス
ズ(ITO）、ゲート電極の金属膜はクロム以外の高融点金
属膜（例えば、モリブデン，タンタル、あるいはタング
ステン等）、ソース／ドレイン電極の金属膜はクロム，
モリブデン，タンタル、あるいはタングステンが含まれ
ている高融点金属膜，画素電極と薄膜トランジスタのゲ
ート電極を一括加工するエッチングガスは臭化水素（Ｈ
Ｂｒ）を主成分とするガス、ソース／ドレイン電極と画
素電極上の金属膜を一括加工するエッチングガスは塩素
系ガスと酸素の混合ガスであることが好ましい。
【０００５】
【作用】まず、画素電極と、薄膜トランジスタのゲート
電極とを同時に加工するために、画素電極用のＩＴＯを
基板上に堆積し、引き続き、ゲート電極用のモリブデ
ン，タンタルあるいはタングステンが含まれている高融
点金属膜を堆積し、臭化水素（ＨＢｒ）を主成分とする
エッチングガスで一括加工する。ＩＴＯのエッチングガ
スは臭化水素が適しており、また、モリブデン，タンタ
ルあるいはタングステンが含まれている高融点金属膜
も、臭化水素（ＨＢｒ）を主成分とするエッチングガス
によりエッチング可能である。ここで、従来用いられて
きたクロムは本発明のゲート電極として、以下の点で好
ましくない。すなわち、クロムをドライ加工する際のエ
ッチングガスは酸素と塩素の混合ガスであるが、このガ
スではＩＴＯがエッチング時に再酸化されるためＩＴＯ
のエッチング速度が低下する。次に、ソース／ドレイン
電極用のクロム，モリブデン，タンタルあるいはタング
ステンが含まれている高融点金属膜を堆積後、塩素系ガ
スと酸素の混合ガスでソース／ドレイン電極と画素電極
上の高融点金属膜を一括加工する。ここで、クロム，モ
リブデン、タンタルあるいはタングステンが含まれてい
る高融点金属膜は塩素系ガスと酸素の混合ガスでエッチ
ング可能である。また、ＩＴＯは塩素系ガスと酸素の混
合ガスではエッチングされにくいので、画素電極（ＩＴ
Ｏ）は露出するが、ガスによる形状変化は小さい。
電極とを同時に加工するために、画素電極用のＩＴＯを
基板上に堆積し、引き続き、ゲート電極用のモリブデ
ン，タンタルあるいはタングステンが含まれている高融
点金属膜を堆積し、臭化水素（ＨＢｒ）を主成分とする
エッチングガスで一括加工する。ＩＴＯのエッチングガ
スは臭化水素が適しており、また、モリブデン，タンタ
ルあるいはタングステンが含まれている高融点金属膜
も、臭化水素（ＨＢｒ）を主成分とするエッチングガス
によりエッチング可能である。ここで、従来用いられて
きたクロムは本発明のゲート電極として、以下の点で好
ましくない。すなわち、クロムをドライ加工する際のエ
ッチングガスは酸素と塩素の混合ガスであるが、このガ
スではＩＴＯがエッチング時に再酸化されるためＩＴＯ
のエッチング速度が低下する。次に、ソース／ドレイン
電極用のクロム，モリブデン，タンタルあるいはタング
ステンが含まれている高融点金属膜を堆積後、塩素系ガ
スと酸素の混合ガスでソース／ドレイン電極と画素電極
上の高融点金属膜を一括加工する。ここで、クロム，モ
リブデン、タンタルあるいはタングステンが含まれてい
る高融点金属膜は塩素系ガスと酸素の混合ガスでエッチ
ング可能である。また、ＩＴＯは塩素系ガスと酸素の混
合ガスではエッチングされにくいので、画素電極（ＩＴ
Ｏ）は露出するが、ガスによる形状変化は小さい。
【０００６】本発明では、単独ガスによる多層膜の一括
加工を用いているので薄膜トランジスタの製造工程数は
短縮される。
加工を用いているので薄膜トランジスタの製造工程数は
短縮される。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【０００８】図１から図８は、本発明による加工手法を
ＴＦＴ−ＬＣＤ基板の製造時の加工に適用した場合の説
明図である。
ＴＦＴ−ＬＣＤ基板の製造時の加工に適用した場合の説
明図である。
【０００９】図１から図８で、１はガラス基板、２はＩ
ＴＯ(Indium Tin Oxide)、３はモリブデン、４はホトレ
ジスト、５は三塩化硼素（ＢＣｌ3)と臭化水素（ＨＢ
ｒ）の混合ガス、６は窒化シリコン膜（ゲート絶縁
膜）、７は非晶質シリコン膜（半導体膜）、８は燐を含
んだ非晶質シリコン膜（外因性半導体膜）、９はホトレ
ジスト、１０はＳＦ6ガス、１１はクロム，１２はホト
レジスト、１３は塩素(Ｃｌ2)と酸素（Ｏ2 ）の混合ガ
ス、１４は窒化シリコン膜（ＴＦＴ保護膜）、２０はＴ
ＦＴ付ガラス基板、２１は下部の配向膜、２２は液晶、
２３は上部の配向膜、２４はＩＴＯ付ガラス基板であ
る。
ＴＯ(Indium Tin Oxide)、３はモリブデン、４はホトレ
ジスト、５は三塩化硼素（ＢＣｌ3)と臭化水素（ＨＢ
ｒ）の混合ガス、６は窒化シリコン膜（ゲート絶縁
膜）、７は非晶質シリコン膜（半導体膜）、８は燐を含
んだ非晶質シリコン膜（外因性半導体膜）、９はホトレ
ジスト、１０はＳＦ6ガス、１１はクロム，１２はホト
レジスト、１３は塩素(Ｃｌ2)と酸素（Ｏ2 ）の混合ガ
ス、１４は窒化シリコン膜（ＴＦＴ保護膜）、２０はＴ
ＦＴ付ガラス基板、２１は下部の配向膜、２２は液晶、
２３は上部の配向膜、２４はＩＴＯ付ガラス基板であ
る。
【００１０】ここで、図１から図８を参照して、ＴＦＴ
−ＬＣＤ基板の製造方法について説明する。
−ＬＣＤ基板の製造方法について説明する。
【００１１】始めに、図１に示すように、ガラス基板１
上に、ＩＴＯ膜２，モリブデン(Mo)膜３を順次堆積し、
その後、Ｍｏ膜３上にホトレジスト材料を塗布し、所定
の個所にホトレジスト膜４をパターニング形成する。
上に、ＩＴＯ膜２，モリブデン(Mo)膜３を順次堆積し、
その後、Ｍｏ膜３上にホトレジスト材料を塗布し、所定
の個所にホトレジスト膜４をパターニング形成する。
【００１２】次に、図２に示すように、矢印方向からＢ
Ｃｌ3 とＨＢｒとの混合ガスからなるエッチングガス５
を供給し、ホトレジスト膜４をマスクにして、Ｍｏ膜
３，ＩＴＯ膜２を一括してエッチングし、ホトレジスト
膜４が存在する部分を除いた残りの部分のＭｏ膜３，Ｉ
ＴＯ膜２をエッチング除去する。
Ｃｌ3 とＨＢｒとの混合ガスからなるエッチングガス５
を供給し、ホトレジスト膜４をマスクにして、Ｍｏ膜
３，ＩＴＯ膜２を一括してエッチングし、ホトレジスト
膜４が存在する部分を除いた残りの部分のＭｏ膜３，Ｉ
ＴＯ膜２をエッチング除去する。
【００１３】次に、図３に示すように、ホトレジスト膜
４を剥離した後、全表面に窒化シリコン膜からなるゲー
ト絶縁膜６，非晶質シリコン膜からなる半導体膜７，燐
を含んだ非晶質シリコン膜８を順次堆積させ、その後
に、燐を含んだ非晶質シリコン膜８上にホトレジスト材
料を塗布し、所定の個所にホトレジスト膜９をパターニ
ング形成する。
４を剥離した後、全表面に窒化シリコン膜からなるゲー
ト絶縁膜６，非晶質シリコン膜からなる半導体膜７，燐
を含んだ非晶質シリコン膜８を順次堆積させ、その後
に、燐を含んだ非晶質シリコン膜８上にホトレジスト材
料を塗布し、所定の個所にホトレジスト膜９をパターニ
ング形成する。
【００１４】次に、図４に示すように、矢印方向からＳ
Ｆ6 ガスからなるエッチングガス１０を供給し、ホトレ
ジスト膜９をマスクにして、燐を含んだ非晶質シリコン
膜８，非晶質シリコン膜７，窒化シリコン膜６を一括し
てエッチングし、ホトレジスト膜９が存在する部分を除
いた残りの部分の燐を含んだ非晶質シリコン膜８，非晶
質シリコン膜７，窒化シリコン膜６をエッチング除去す
る。
Ｆ6 ガスからなるエッチングガス１０を供給し、ホトレ
ジスト膜９をマスクにして、燐を含んだ非晶質シリコン
膜８，非晶質シリコン膜７，窒化シリコン膜６を一括し
てエッチングし、ホトレジスト膜９が存在する部分を除
いた残りの部分の燐を含んだ非晶質シリコン膜８，非晶
質シリコン膜７，窒化シリコン膜６をエッチング除去す
る。
【００１５】次に、図５に示すように、ホトレジスト膜
９を剥離した後、全表面にクロム膜１１を堆積させ、そ
の後に、クロム膜１１上にホトレジスト材料を塗布し、
所定の個所にホトレジスト膜１２をパターニング形成す
る。
９を剥離した後、全表面にクロム膜１１を堆積させ、そ
の後に、クロム膜１１上にホトレジスト材料を塗布し、
所定の個所にホトレジスト膜１２をパターニング形成す
る。
【００１６】次に、図６に示すように、矢印方向からＣ
ｌ2とＯ2の混合ガスからなるエッチングガス１３を供給
し、ホトレジスト膜１２が存在する部分を除いた残りの
部分のクロム膜１１をエッチング除去し、その時に画素
電極（ＩＴＯ）上のモリブデン膜３もエッチング除去す
る。この時に画素電極となるＩＴＯ２は露出する。ここ
で、この条件下ではクロム直下の燐を含んだ非晶質シリ
コン膜８はＯ2 により酸化されるのでクロムと非晶質シ
リコンの選択エッチングは可能である。また、ソース／
ドレイン用金属は他の高融点金属でも選択エッチングは
可能である。
ｌ2とＯ2の混合ガスからなるエッチングガス１３を供給
し、ホトレジスト膜１２が存在する部分を除いた残りの
部分のクロム膜１１をエッチング除去し、その時に画素
電極（ＩＴＯ）上のモリブデン膜３もエッチング除去す
る。この時に画素電極となるＩＴＯ２は露出する。ここ
で、この条件下ではクロム直下の燐を含んだ非晶質シリ
コン膜８はＯ2 により酸化されるのでクロムと非晶質シ
リコンの選択エッチングは可能である。また、ソース／
ドレイン用金属は他の高融点金属でも選択エッチングは
可能である。
【００１７】次に、図７に示すように、チャネル上の燐
を含んだ非晶質シリコン膜８をドライエッチングにより
除去する。
を含んだ非晶質シリコン膜８をドライエッチングにより
除去する。
【００１８】次に、ホトレジスト膜１２を剥離した後、
全表面に窒化シリコン膜からなるＴＦＴ保護膜１４を堆
積させる。
全表面に窒化シリコン膜からなるＴＦＴ保護膜１４を堆
積させる。
【００１９】最後に、図８に示すように、二つの基板、
すなわち、薄膜トランジスタが形成されているＴＦＴ付
ガラス基板２０と、ＩＴＯ膜が形成されているＩＴＯ付
ガラス基板２４とが対向配置され、それら基板２０，２
４の間に下部配向膜２１，上部配向膜２３を介して液晶
層２２が封入されて、アクティブマトリクス液晶ディス
プレイ基板、すなわち、ＴＦＴ−ＬＣＤ（Thin Film Tr
ansistor-LiquidCrystal Display)基板が形成される。
すなわち、薄膜トランジスタが形成されているＴＦＴ付
ガラス基板２０と、ＩＴＯ膜が形成されているＩＴＯ付
ガラス基板２４とが対向配置され、それら基板２０，２
４の間に下部配向膜２１，上部配向膜２３を介して液晶
層２２が封入されて、アクティブマトリクス液晶ディス
プレイ基板、すなわち、ＴＦＴ−ＬＣＤ（Thin Film Tr
ansistor-LiquidCrystal Display)基板が形成される。
【００２０】続く、図９は本発明の製造方法を用いた場
合の画素部の平面構造を示したものである。図中で、３
０は画素電極、３１はソース電極、３２はドレイン電
極、３３はゲート電極が存在する領域、３４は窒化シリ
コン膜６／非晶質シリコン膜７が存在する領域である。
合の画素部の平面構造を示したものである。図中で、３
０は画素電極、３１はソース電極、３２はドレイン電
極、３３はゲート電極が存在する領域、３４は窒化シリ
コン膜６／非晶質シリコン膜７が存在する領域である。
【００２１】続く、図１０から図１１は本発明の製造方
法を用いた場合のゲート側端子部の断面構造、ドレイン
側端子部の断面構造を示したものである。図１０から図
１１で、１はガラス基板、２はＩＴＯ、３はモリブデ
ン、６は窒化シリコン膜、７は非晶質シリコン膜、８は
燐を含んだ非晶質シリコン膜、１１はクロム膜、１４は
窒化シリコン膜である。端子部では、外部モジュールと
の接続個所はＩＴＯのみで構成されているので信頼性が
向上する。
法を用いた場合のゲート側端子部の断面構造、ドレイン
側端子部の断面構造を示したものである。図１０から図
１１で、１はガラス基板、２はＩＴＯ、３はモリブデ
ン、６は窒化シリコン膜、７は非晶質シリコン膜、８は
燐を含んだ非晶質シリコン膜、１１はクロム膜、１４は
窒化シリコン膜である。端子部では、外部モジュールと
の接続個所はＩＴＯのみで構成されているので信頼性が
向上する。
【００２２】次に、図１２は本発明による加工手法を用
いて製造したＴＦＴ−ＬＣＤ基板を含むアクティブマト
リクス液晶ディスプレイ装置の構成の一例を示すブロッ
ク図である。図１２で、４０はＴＦＴ−ＬＣＤ基板、４
１は走査側ドライバ、４２は信号側ドライバ、４３はコ
ントローラ、４４は画像信号源である。
いて製造したＴＦＴ−ＬＣＤ基板を含むアクティブマト
リクス液晶ディスプレイ装置の構成の一例を示すブロッ
ク図である。図１２で、４０はＴＦＴ−ＬＣＤ基板、４
１は走査側ドライバ、４２は信号側ドライバ、４３はコ
ントローラ、４４は画像信号源である。
【００２３】そして、ＴＦＴ−ＬＣＤ基板４０の各画素
（図示なし）に対応した走査線（図示なし）は走査側ド
ライバ４１に、同じく各画素（図示なし）に対応した信
号線（図示なし）は信号側ドライバ５２にそれぞれ接続
される。コントローラ４３は走査側ドライバ４１，信号
側ドライバ４２，画像信号源４４にそれぞれ接続され、
画像信号源４４は信号側ドライバ４２に接続されてい
る。
（図示なし）に対応した走査線（図示なし）は走査側ド
ライバ４１に、同じく各画素（図示なし）に対応した信
号線（図示なし）は信号側ドライバ５２にそれぞれ接続
される。コントローラ４３は走査側ドライバ４１，信号
側ドライバ４２，画像信号源４４にそれぞれ接続され、
画像信号源４４は信号側ドライバ４２に接続されてい
る。
【００２４】
【発明の効果】本発明によれば、アクティブマトリクス
型液晶表示装置に用いられる薄膜トランジスタの製法
で、単独ガスによる多層膜の一括加工を用いて薄膜トラ
ンジスタを形成するので、製造工程数は大幅に削減され
る。したがって、薄膜トランジスタを用いることによ
り、製造工程数が短縮されたアクティブマトリクス型液
晶表示装置が提供できる。
型液晶表示装置に用いられる薄膜トランジスタの製法
で、単独ガスによる多層膜の一括加工を用いて薄膜トラ
ンジスタを形成するので、製造工程数は大幅に削減され
る。したがって、薄膜トランジスタを用いることによ
り、製造工程数が短縮されたアクティブマトリクス型液
晶表示装置が提供できる。
【図１】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の最初の製造段階の説明図。
した場合の最初の製造段階の説明図。
【図２】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第二の製造段階の説明図。
した場合の第二の製造段階の説明図。
【図３】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第三の製造段階の説明図。
した場合の第三の製造段階の説明図。
【図４】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第四の製造段階の説明図。
した場合の第四の製造段階の説明図。
【図５】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第五の製造段階の説明図。
した場合の第五の製造段階の説明図。
【図６】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第六の製造段階の説明図。
した場合の第六の製造段階の説明図。
【図７】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第七の製造段階の説明図。
した場合の第七の製造段階の説明図。
【図８】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の最終の製造段階の説明図。
した場合の最終の製造段階の説明図。
【図９】本発明を用いた場合の画素部の平面構造図。
【図１０】本発明を用いた場合のゲート側端子部の断面
図。
図。
【図１１】本発明を用いた場合のドレイン側端子部の断
面図。
面図。
【図１２】本発明を用いたアクティブマトリクス液晶デ
ィスプレイのシステムのブロック図。
ィスプレイのシステムのブロック図。
【図１３】従来の画素部の断面図。
１…ガラス基板、２…ＩＴＯ、３…モリブデン、６…窒
化シリコン膜（ゲート絶縁膜）、７…非晶質シリコン膜
（半導体膜）、８…燐を含んだ非晶質シリコン膜（外因
性半導体膜）、１１…クロム，１２…ホトレジスト、１
３…塩素と酸素の混合ガス。
化シリコン膜（ゲート絶縁膜）、７…非晶質シリコン膜
（半導体膜）、８…燐を含んだ非晶質シリコン膜（外因
性半導体膜）、１１…クロム，１２…ホトレジスト、１
３…塩素と酸素の混合ガス。
Claims (2)
- 【請求項１】アクティブマトリクス型の液晶パネルにお
いて、基板上に順に堆積した透明導電膜と金属膜を、一
種類のドライエッチングガスで一括加工することによ
り、画素電極と薄膜トランジスタのゲート電極とを同時
にパターン形成し、その後、上記薄膜トランジスタのソ
ース／ドレイン電極をドライエッチングガスで加工する
時に、同時に、上記画素電極上の金属膜を除去すること
を特徴とするアクティブマトリクスパネルの製造方法。 - 【請求項２】請求項１において、上記透明導電膜は酸化
インジウム・スズ、上記ゲート電極の金属膜はクロム以
外の高融点金属膜、上記ソース／ドレイン電極の金属膜
はクロム，モリブデン，タンタル、あるいはタングステ
ン等の高融点金属膜，画素電極と薄膜トランジスタのゲ
ート電極を一括加工するエッチングガスは臭化水素を主
成分とするガス，ソース／ドレイン電極と画素電極上の
金属膜を一括加工するエッチングガスは塩素系ガスと酸
素の混合ガスであるアクティブマトリクスパネルの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25670893A JPH07110496A (ja) | 1993-10-14 | 1993-10-14 | アクティブマトリクスパネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25670893A JPH07110496A (ja) | 1993-10-14 | 1993-10-14 | アクティブマトリクスパネルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07110496A true JPH07110496A (ja) | 1995-04-25 |
Family
ID=17296369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25670893A Pending JPH07110496A (ja) | 1993-10-14 | 1993-10-14 | アクティブマトリクスパネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07110496A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528357B2 (en) * | 1998-03-13 | 2003-03-04 | Kabushiki Kaisha Toshiba | Method of manufacturing array substrate |
| KR100421613B1 (ko) * | 2001-05-07 | 2004-03-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 액정표시소자 및 그 제조방법 |
| KR100811643B1 (ko) * | 2002-03-06 | 2008-03-11 | 엘지.필립스 엘시디 주식회사 | 다중층 구조 절연막의 일괄식각 방법 |
| JP2010117499A (ja) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | アレイ基板及びアレイ基板の製造方法 |
-
1993
- 1993-10-14 JP JP25670893A patent/JPH07110496A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528357B2 (en) * | 1998-03-13 | 2003-03-04 | Kabushiki Kaisha Toshiba | Method of manufacturing array substrate |
| KR100421613B1 (ko) * | 2001-05-07 | 2004-03-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 액정표시소자 및 그 제조방법 |
| KR100811643B1 (ko) * | 2002-03-06 | 2008-03-11 | 엘지.필립스 엘시디 주식회사 | 다중층 구조 절연막의 일괄식각 방법 |
| JP2010117499A (ja) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | アレイ基板及びアレイ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038283B2 (en) | Thin film transistor device, method of manufacturing the same and liquid crystal panel | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| JPH10270710A (ja) | 液晶表示装置及びその製造方法 | |
| JP2727562B2 (ja) | 表示装置 | |
| JP2596949B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06295924A (ja) | 液晶表示素子の製造方法 | |
| JPH09307114A (ja) | 薄膜トランジスタ及びその製造方法及び液晶表示装置 | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
| JPS62280890A (ja) | アクテイブマトリツクスアレイ | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| KR970010774B1 (ko) | 액정표시장치용 박막트랜지스터 및 이의 결함제거방법 | |
| JPH07110496A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0743744A (ja) | 液晶表示装置およびその製造方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| KR20090023107A (ko) | Ｔｆｔ 기판 및 그 제조 방법 | |
| JP2937255B2 (ja) | 透明導電膜のパターニング方法 | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0744277B2 (ja) | 薄膜トランジスタ及びその形成方法 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JP2881868B2 (ja) | 薄膜トランジスタ液晶ディスプレイの製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH05299436A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 |