JPH07111265A - Wiring formation method - Google Patents
Wiring formation methodInfo
- Publication number
- JPH07111265A JPH07111265A JP25534593A JP25534593A JPH07111265A JP H07111265 A JPH07111265 A JP H07111265A JP 25534593 A JP25534593 A JP 25534593A JP 25534593 A JP25534593 A JP 25534593A JP H07111265 A JPH07111265 A JP H07111265A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resist
- film
- etching
- tapered surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 肩部にテーパ面を持つ配線を1工程のドライ
エッチングで形成できる配線形成方法を提供する。
【構成】 絶縁膜11上に成膜したAl膜をレジスト1
3をマスクとしてエッチングし、レジスト13の肩部に
テーパ面13Aを形成する。エッチングを進行させてレ
ジストのテーパ面13Aが後退することによりAl配線
12の肩部も露出してテーパ面12Cに加工される。こ
のため、Al配線の段差が緩和され、層間絶縁膜15の
カバレージを向上させる。
(57) [Summary] [Object] To provide a wiring forming method capable of forming a wiring having a tapered surface on a shoulder portion by one-step dry etching. [Structure] The Al film formed on the insulating film 11 is a resist 1
Etching is performed using 3 as a mask to form a tapered surface 13A on the shoulder of the resist 13. As the etching progresses and the tapered surface 13A of the resist recedes, the shoulder portion of the Al wiring 12 is also exposed and processed into the tapered surface 12C. Therefore, the step difference of the Al wiring is relaxed, and the coverage of the interlayer insulating film 15 is improved.
Description
【0001】[0001]
【産業上の利用分野】この発明は、配線の形成方法に関
する。そして、この発明は、半導体装置の製造分野にお
いて利用することができる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method. The present invention can be used in the field of manufacturing semiconductor devices.
【0002】[0002]
【従来の技術】近年、LSIの高速化・高集積化に伴っ
て、多層配線構造においても配線層数の増加と配線パタ
ーンの微細化に対する要求が急速に高まり、多層配線技
術がサブミクロンプロセスにおける重要課題となってい
る。この多層配線技術においては、特に配線パターン段
差の平坦化及び層間絶縁膜の平坦化の実現が急務とされ
ている。2. Description of the Related Art In recent years, with the increase in the speed and integration of LSIs, the demand for an increase in the number of wiring layers and miniaturization of wiring patterns has rapidly increased even in a multilayer wiring structure, and the multilayer wiring technology has been developed in a submicron process. It has become an important issue. In this multilayer wiring technique, it is an urgent task to realize the flattening of the wiring pattern step and the flattening of the interlayer insulating film.
【0003】従来は、図3に示すように、半導体基板表
面に成膜された絶縁膜1上には、断面が矩形のAl配線
2がパターニングされ、その上にSiO2絶縁膜3など
をCVD法にて堆積していた。しかし、SiO2絶縁膜
3は、Al配線2の肩部上方がオーバーハング部3Aと
なる。このため、さらに上層の配線層を形成する場合、
段差部下にAl残り(ストリンガ)が発生し、配線間シ
ョートの原因となる問題があった。このため、それを避
ける手段として、図4に示すように、エッチバック等の
平坦化プロセスを導入し、複数層の絶縁膜4,5,6を
積層した構造としていた。なお、絶縁膜4は、Al配線
2の急峻な段差を緩和するサイドウォールとなってい
る。しかし、この方法は、絶縁膜の堆積とエッチバック
とを繰り返すため、工程数が増加する問題があった。Conventionally, as shown in FIG. 3, an Al wiring 2 having a rectangular cross section is patterned on an insulating film 1 formed on the surface of a semiconductor substrate, and a SiO 2 insulating film 3 and the like are formed on the Al wiring 2 by CVD. It was deposited by the method. However, the SiO 2 insulating film 3 has an overhang portion 3A above the shoulder portion of the Al wiring 2. For this reason, when forming an upper wiring layer,
There is a problem that Al residue (stringer) is generated under the step portion and causes a short circuit between wirings. Therefore, as a means for avoiding this, as shown in FIG. 4, a flattening process such as an etch-back is introduced to form a structure in which a plurality of insulating films 4, 5 and 6 are laminated. The insulating film 4 serves as a sidewall that alleviates a steep step of the Al wiring 2. However, this method has a problem that the number of steps is increased because deposition of an insulating film and etching back are repeated.
【0004】これらAl配線2が断面矩形である従来技
術に対し、特開平2−303033号公報記載に係る技
術では、Al配線の肩部をテーパ面に加工する手段が開
示されている。この方法は、Al表面にケイ化タングス
テン(WSix)膜を予め形成し、その上にホトレジス
トをパターニングして、WSix膜を等方性エッチング
してAl膜上の線幅を縮小させた後、Al膜の異方性エ
ッチングに切り換えて加工を行うというものである。In contrast to the conventional technique in which the Al wiring 2 has a rectangular cross section, the technique disclosed in Japanese Patent Laid-Open No. 2-303033 discloses means for processing the shoulder portion of the Al wiring into a tapered surface. In this method, a tungsten silicide (WSix) film is previously formed on the Al surface, a photoresist is patterned thereon, and the WSix film is isotropically etched to reduce the line width on the Al film. The process is performed by switching to anisotropic etching of the film.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術においては、Al膜のエッチングの前にW
Six膜などのキャップ層を成膜する工程と、このキャ
ップ層のみを等方性エッチングする工程とを必要とする
ため、Al膜のドライエッチング以外の工程が多くなる
問題があった。さらに、キャップ層の等方性エッチング
の制御性が良くないため、サブミクロンプロセスではと
もするとキャップ層が等方性エッチングにより消失し、
レジスト剥離が発生する問題があった。However, in such a conventional technique, the W film is etched before the Al film is etched.
Since a step of forming a cap layer such as a Six film and a step of isotropically etching only the cap layer are required, there is a problem in that there are many steps other than the dry etching of the Al film. Furthermore, because the controllability of isotropic etching of the cap layer is not good, the cap layer is lost by isotropic etching in the submicron process.
There was a problem that resist peeling occurred.
【0006】この発明が解決しようとする課題は、配線
肩部にテーパ面を工程数を増加させることなく確実に形
成し、配線段差を緩和して層間絶縁膜のカバレージを向
上させ、しかも信頼性の高い配線を形成するには、どの
ような手段を講じればよいかという点にある。The problem to be solved by the present invention is to reliably form a tapered surface on the shoulder portion of the wiring without increasing the number of steps, reduce the wiring step, improve the coverage of the interlayer insulating film, and improve the reliability. What kind of means should be taken to form a high wiring.
【0007】[0007]
【課題を解決するための手段】そこで、この発明は、基
体上に配線材料膜を成膜した後、配線を形成する部分の
上にレジストをパターニングし、該配線材料膜のエッチ
ング側面に反応副生成材料物からなる側壁保護膜を形成
させ且つエッチングに伴いレジスト肩部にテーパ面を形
成するドライエッチングを進行させ、該レジストの肩部
テーパ面より配線の加工された肩部を露出させて該配線
の肩部をテーパ面に加工することを、その解決手段とし
ている。Therefore, according to the present invention, after a wiring material film is formed on a substrate, a resist is patterned on a portion where a wiring is to be formed, and a reaction sub film is formed on the etching side surface of the wiring material film. A side wall protective film made of a material to be formed is formed, and dry etching for forming a tapered surface on a resist shoulder portion is advanced along with etching to expose the processed shoulder portion of the wiring from the shoulder tapered surface of the resist. The processing means is to process the shoulder portion of the wiring into a tapered surface.
【0008】[0008]
【作用】配線材料膜上にパターニングしたレジストがマ
スクとなり、レジストで覆われていない領域の配線材料
膜がエッチングされて掘り下げられる。このとき、レジ
ストとエッチャントとによる反応副生成物は、配線加工
部の側面に側壁保護膜として付着する。この反応副生成
物は、主にレジスト肩部のエッチントに晒される面積の
大きい部分から生成されていくため、レジスト肩部はテ
ーパ面に加工されていく。さらに、エッチングを進行さ
せると、レジストの上記テーパ面から配線の肩部が露出
し始め、配線の肩部もテーパ面に加工される。このと
き、配線材料膜のレジストで覆われなかった領域は、既
にエッチングにより除去されオーバーエッチング状態と
なるようにレジスト膜厚をエッチング前に設定しておけ
ばよい。The resist patterned on the wiring material film serves as a mask, and the wiring material film in the region not covered with the resist is etched and dug down. At this time, a reaction by-product of the resist and the etchant adheres to the side surface of the wiring processed portion as a sidewall protective film. Since this reaction by-product is mainly generated from a large area of the resist shoulder exposed to the etchant, the resist shoulder is processed into a tapered surface. Further, as etching progresses, the shoulder portion of the wiring starts to be exposed from the tapered surface of the resist, and the shoulder portion of the wiring is also processed into the tapered surface. At this time, the resist film thickness may be set before the etching so that the region of the wiring material film which is not covered with the resist is already removed by etching to be in the over-etched state.
【0009】例えば、配線材料膜がAl(Al−1%S
i)膜であれば、ノボラック系レジストを用いた場合、
三塩化ホウ素(BCl3)と塩素(Cl2)をエッチング
ガスとして用い、エッチング選択比がAl/レジスト=
1.6程度になるように設定し、膜厚は例えばAlが1
に対してレジスト0.8〜1.5程度に設定することが
できる。また、配線材料膜がW,Mo,Cnなどの場合
には、エッチングガスやその他の条件を適宜変更するこ
とにより、同様の作用を奏することが可能である。For example, if the wiring material film is Al (Al-1% S
i) If the film is a novolac-based resist,
Boron trichloride (BCl 3 ) and chlorine (Cl 2 ) are used as etching gases, and the etching selection ratio is Al / resist =
The thickness is set to about 1.6, and the film thickness is, for example, 1 for Al.
On the other hand, the resist can be set to about 0.8 to 1.5. Further, when the wiring material film is W, Mo, Cn or the like, the same effect can be obtained by appropriately changing the etching gas and other conditions.
【0010】[0010]
【実施例】以下、この発明に係る配線の形成方法の詳細
を図1(A)〜(C)及び図2(A),(B)に示す実
施例に基づいて説明する。なお、本実施例は、配線材料
膜がAlの場合に本発明を適用した例である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the wiring forming method according to the present invention will be described below with reference to the embodiments shown in FIGS. 1 (A) to 1 (C) and FIGS. The present embodiment is an example in which the present invention is applied when the wiring material film is Al.
【0011】先ず、本実施例は、図1(A)に示すよう
に、SiO2で成る絶縁膜11上にAl膜12を例えば
スパッタ法にて成膜し、その上にレジスト13をパター
ニングする。そして、ウェハをマイクロ波エッチャーに
セッティングし、以下に示す条件でドライエッチングを
行った。First, in this embodiment, as shown in FIG. 1A, an Al film 12 is formed on an insulating film 11 made of SiO 2 by , for example, a sputtering method, and a resist 13 is patterned thereon. . Then, the wafer was set in a microwave etcher, and dry etching was performed under the following conditions.
【0012】・エッチングガス及びその流量 BCl3/Cl2=60/90sccm ・圧力 8mTorr ・パワー 80W ・μ波電流 300mA ・エッチング速度比の値Al/レジスト=1.5 上記した条件でエッチングを進行させると図1(B)に
示すように、レジスト13がマスクとなりAl膜12が
エッチングされる。このとき、レジスト13の上部もエ
ッチャントによってエッチングされるが、レジスト肩部
は表面積が大きいためエッチングされ易く同図(B)に
示すようなテーパ面13が形成される。さらに、エッチ
ングされたレジストとエッチャントとによって、例えば
CClx系の反応副生成物がレジスト側面及び配線加工
部12Aの側壁に側壁保護膜14として付着する。図1
(C)は、Al膜12がジャストエッチされた状態を示
している。この状態では、Al配線12Bが形成されて
いるものの、その肩部のテーパ加工は終了していない。Etching gas and its flow rate BCl 3 / Cl 2 = 60/90 sccm pressure 8 mTorr power 80 W μwave current 300 mA etching rate ratio value Al / resist = 1.5 etching proceeds under the above conditions Then, as shown in FIG. 1B, the Al film 12 is etched by using the resist 13 as a mask. At this time, the upper portion of the resist 13 is also etched by the etchant, but since the resist shoulder has a large surface area, it is easily etched and the tapered surface 13 as shown in FIG. Further, due to the etched resist and etchant, for example, a CClx-based reaction by-product adheres to the side surface of the resist and the side wall of the wiring processed portion 12A as the side wall protection film 14. Figure 1
(C) shows a state where the Al film 12 is just etched. In this state, although the Al wiring 12B is formed, the taper processing of the shoulder portion is not completed.
【0013】そこで、さらにオーバーエッチングを行う
と、図2(A)に示すように、Al配線12の肩部がレ
ジスト13のテーパ面13Aから露出して、テーパ面1
2Cに加工される。次に、この状態でエッチングを終了
して、レジストするためのアッシング除去及び側壁保護
膜14を除去するためのウェット処理を施す。Then, when further over-etching is performed, the shoulder portion of the Al wiring 12 is exposed from the tapered surface 13A of the resist 13 as shown in FIG.
Processed to 2C. Next, the etching is finished in this state, and a wet process for removing the ashing for resist and for removing the side wall protection film 14 is performed.
【0014】このようにして形成されたAl配線12
は、肩部がテーパ面12Cに加工されているため、急峻
な段差が緩和される。図2(B)に示すように、後工程
で層間絶縁膜(SiO2)15を堆積しても、層間絶縁
膜12にオーバーハング部を形成させることがなく、ス
テップカバージを向上させることができた。The Al wiring 12 thus formed
Has a tapered shoulder 12C, so that a steep step is alleviated. As shown in FIG. 2B, even if the interlayer insulating film (SiO 2 ) 15 is deposited in the subsequent process, it is possible to improve the step coverage without forming an overhang portion in the interlayer insulating film 12. did it.
【0015】以上、実施例について説明したが、この発
明はこれに限定されるものではなく、各種材料,各種条
件等に変更することが可能である。Although the embodiment has been described above, the present invention is not limited to this, and various materials and various conditions can be changed.
【0016】例えば、上記実施例では、配線材料として
Alを適用したが、Cu,W,Mo等の各種の配線に適
用が可能である。因に、Wを用いる場合は、フッ素系の
エッチングガスを用いてCFx系の側壁保護膜が形成で
きる。For example, although Al is used as the wiring material in the above embodiment, it can be applied to various wirings such as Cu, W, and Mo. Incidentally, when W is used, a CFx-based sidewall protection film can be formed by using a fluorine-based etching gas.
【0017】また、配線の下地絶縁膜は、シリコン酸化
膜や層間絶縁膜のどちらでもよい。The underlying insulating film of the wiring may be either a silicon oxide film or an interlayer insulating film.
【0018】[0018]
【発明の効果】以上の説明から明らかなように、この発
明によれば、配線上を覆う絶縁膜のステップカバレージ
を向上し、平坦性を高める効果がある。また、平坦性を
向上したため、ストリガ等の発生を防止して配線間ショ
ートを防止する効果がある。さらに、エッチング工程が
1回でよいため、工程数を削減する効果がある。このた
め、多層配線技術を向上し、デバイスの高速化・高集積
化をさらに図ることが可能となる。As is apparent from the above description, according to the present invention, the step coverage of the insulating film covering the wiring is improved and the flatness is improved. Further, since the flatness is improved, there is an effect of preventing the occurrence of a trigger or the like and preventing a short circuit between wirings. Further, since the etching process only needs to be performed once, the number of processes can be reduced. Therefore, it is possible to improve the multilayer wiring technology and further increase the device speed and integration.
【図1】(A)〜(C)はこの発明の実施例を示す要部
断面図1 (A) to 1 (C) are cross-sectional views of essential parts showing an embodiment of the present invention.
【図2】(A)及び(B)はこの発明の実施例を示す要
部断面図2A and 2B are cross-sectional views of the essential part showing an embodiment of the present invention.
【図3】従来例の要部断面図FIG. 3 is a sectional view of a main part of a conventional example.
【図4】従来例の要部断面図FIG. 4 is a sectional view of a main part of a conventional example.
11…絶縁膜 12…Al膜 12A…配線加工部 12B…Al配線 12C…テーパ面 13…レジスト 13A…テーパ面 14…側壁保護膜 15…層間絶縁膜 DESCRIPTION OF SYMBOLS 11 ... Insulating film 12 ... Al film 12A ... Wiring processing part 12B ... Al wiring 12C ... Tapered surface 13 ... Resist 13A ... Tapered surface 14 ... Side wall protective film 15 ... Interlayer insulating film
Claims (1)
を形成する部分の上にレジストをパターニングし、該配
線材料膜のエッチング側面に反応副生成物からなる側壁
保護膜を形成させ且つエッチングに伴いレジスト肩部に
テーパ面を形成するドライエッチングを進行させ、該レ
ジストの肩部テーパ面より配線の加工された肩部を露出
させて該配線の肩部をテーパ面に加工することを特徴と
する配線形成方法。1. After forming a wiring material film on a substrate, a resist is patterned on a portion where wiring is formed, and a side wall protective film made of a reaction by-product is formed on an etched side surface of the wiring material film. In addition, dry etching is performed to form a tapered surface on the resist shoulder along with the etching, exposing the processed shoulder of the wiring from the shoulder tapered surface of the resist and processing the shoulder of the wiring to the tapered surface. A wiring forming method characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25534593A JPH07111265A (en) | 1993-10-13 | 1993-10-13 | Wiring formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25534593A JPH07111265A (en) | 1993-10-13 | 1993-10-13 | Wiring formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111265A true JPH07111265A (en) | 1995-04-25 |
Family
ID=17277503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25534593A Pending JPH07111265A (en) | 1993-10-13 | 1993-10-13 | Wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111265A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9964824B2 (en) | 2014-07-14 | 2018-05-08 | Japan Display Inc. | Display device |
-
1993
- 1993-10-13 JP JP25534593A patent/JPH07111265A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9964824B2 (en) | 2014-07-14 | 2018-05-08 | Japan Display Inc. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06140396A (en) | Semiconductor device and its manufacturing method | |
| JP3538970B2 (en) | Wiring formation method | |
| JPH05251575A (en) | Method for forming protective wall of semiconductor die, and semiconductor die | |
| JP3571784B2 (en) | Semiconductor device wiring forming method | |
| US7008869B2 (en) | Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device | |
| JP2830658B2 (en) | Fine metal wiring forming method | |
| JPH08321545A (en) | Wiring formation method | |
| JPH08279488A (en) | Method for manufacturing semiconductor device | |
| JP3324466B2 (en) | Dry etching method for metal wiring | |
| JPH07111265A (en) | Wiring formation method | |
| JP3941629B2 (en) | Etching method of metal wiring | |
| KR100327580B1 (en) | Method for forming metal line of a semiconductor device | |
| JP3369957B2 (en) | Method for manufacturing semiconductor device | |
| JP2888213B2 (en) | Method for manufacturing semiconductor device | |
| JPH11238732A (en) | Wiring structure and method of forming bonding pad openings | |
| JP3317279B2 (en) | Method for manufacturing semiconductor device | |
| JP3323264B2 (en) | Method for manufacturing semiconductor device | |
| JPH088261A (en) | Manufacture of semiconductor device | |
| KR100307489B1 (en) | Multi-wiring in semiconductor device | |
| JPH08274078A (en) | Etching method | |
| JPH02134818A (en) | Formation of wiring structure body | |
| JPH0653187A (en) | Manufacture of semiconductor device | |
| JP3187020B2 (en) | Method for manufacturing semiconductor device | |
| JPH01143236A (en) | Manufacture of semiconductor device | |
| JPH05206125A (en) | Manufacture of semiconductor device |