JPH07111352B2

JPH07111352B2 - 解析区間算出装置

Info

Publication number: JPH07111352B2
Application number: JP62148406A
Authority: JP
Inventors: 章司波; 勇山田; 敬一村上
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-06-15
Filing date: 1987-06-15
Publication date: 1995-11-29
Anticipated expiration: 2010-11-29
Also published as: JPS63311187A

Description

【発明の詳細な説明】［概要］本発明は、異常な信号値を含む各種の時系列信号の解析
を行う装置において、時系列信号のある時間に対し一定
の時間幅の解析区間（始点と終点）の信号値を用いて解
析を行う装置において、解析を許可するか禁止するかを
表す解析許可信号を解析許可の間、各時刻毎に積分し、
この積分値を各時刻毎にメモリに格納する一方、各時刻
情報を積分値をアドレスとして各時刻毎に２つのメモリ
に記憶し、次で２つのメモリの読み出しアドレスを調整
して各出力時刻に対応する解析区間の始まりの時刻と終
わりの時刻を出力するものである。

［産業上の利用分野］本発明は、各種の時系列信号の解析を行う装置における
解析区間算出装置に関する。

時系列信号の解析装置としては、例えば超音波診断装
置、レーダや各種計算装置等がある。

［従来の技術］各種の時系列信号の解析装置には、例えば移動平均のよ
うに一定の時間区間のデータの平均値を時刻の変化の関
数として出力するものがある。

例えば、第３図（ｄ）のイ．に示すように時系列信号の
各微小時間毎のサンプル値を得て、解析の対象となる時
間ｔについての計算は時間ｔを中心にした時間区間Ｔの
始点と終点の値を用いて計算する。すなわち、第３図
（ｄ）図イ．のｔに対してT/2時間前後した時間t₁、t₂
の値を用いる。

その場合、区間長が一定であるため、各解析区間の始ま
りの時刻と終わりの時刻を算出するのは容易であった。

一方、信号の中に雑音等の不要な信号成分が含まれてい
る場合、例えば、第３図（ｄ）のロ．に示すような信号
では、不要な信号成分が含まれている時刻のデータを用
いないで解析したいという要求が高まってきた。

それに答えるものとして、第３図（ｄ）のハ．に示すよ
うに雑音が含まれている時刻は値として“0"をとり、雑
音を含まない時刻は値として“1"をとる、２値の解析許
可信号（重み関数信号）を、元の時系列信号から前処理
によって得て、さらにこの解析許可信号と元の時系列信
号から雑音の影響を受けない出力を求めようとするもの
がある。

この場合、解析許可信号が“0"である間の信号は用いな
いで、一定の解析区間長（解析許可信号に関係なくｔに
対し、一定の時間T/2前後の時間）における解析を行っ
ただけでは有効なデータ数が不足して、十分な精度の解
析出力を得ることができなかった。

そのため、解析許可信号が“0"である時の信号は用いな
いで、かつ解析に使用するデータ数が一定となるよう
に、解析区間長を可変とすることによって解析を行うよ
うになってきた。

そのような解析方法を用いる装置における解析区間（あ
る解析時間に対するT/2時間前後の時間）を算出する装
置として、具体的に公知の従来例は知られていないが、
第３図（ａ）及び第３図（ｂ）に示す構成が考えられ
る。

図において、30は計数回路、31はメモリ、32はMPU（マ
イクロプロセッサユニット）を表す。

まず、第３図（ａ）の計数回路30はクロック信号CLKを
計数し、その出力として刻々の時間に対応するデータを
メモリ31のアドレス入力に与える。

このため、メモリ31には第３図（ｃ）に示す解析許可信
号の各時点での1,0の状態が各アドレス（時間位置）に
順次格納される。次に、第３図（ｂ）に示すように、MP
U32を用いて出力時刻ｔに対応する解析区間の始まりの
時刻t₁と終わりの時刻t₂を求める。その場合、時刻ｔか
ら正の時刻の方向と負の時刻の方向にむかって解析許可
信号を調べて行き、解析許可信号の値が１となる時刻の
和がT/2となる時間を探すものである。

〔発明が解決しようとする問題点〕

上記したように、従来の方法では各出力時刻に対して最
低Ｔ回のメモリアクセスと加算処理が必要である。この
ため、データ長がＮであるとすると最低でもＮ×Ｔ回の
メモリアクセスと加算が必要となる。

このように、解析区間を決定するためには多大の計算量
を必要とするために実時間処理が困難であるという問題
があった。

〔問題点を解決するための手段〕

本発明は、時系列信号のある時間に対し一定の時間幅の
解析区間（始点と終点）の信号値を用いて解析を行う装
置において、解析を許可するか禁止するかを表す解析許
可信号を解析許可の間各時刻毎に積分し、この積分値を
各時刻毎にメモリに格納する一方、各時刻情報を、積分
値をアドレスとして各時刻毎に２つのメモリに記憶し、
次で２つのメモリの読み出しアドレスを調整して各出力
時刻に対応する解析区間の始まりの時刻と終わりの時刻
を出力するものである。

本発明の原理的構成を第１図（ａ）および第１図（ｃ）
に、夫々の動作説明図を第１図（ｂ）および第１図
（ｄ）に示す。

第１図（ａ）において、10は積分回路、11〜13はメモリ
１〜メモリ３を表し、14はクロック信号を計数する計数
回路を表し、100は解析許可信号、120はクリアー信号、
130はクロック信号を表し、第１図（ｃ）において、11
〜14は第１図（ａ）と同じものを表し、15は極性変換回
路、16,17は加算回路、170はT/2時間に対応する数値の
入力線、150と160は夫々解析区間の始点時刻と終点時刻
の出力を表す。

［作用］先ず、第１図（ａ）による時刻信号の蓄積動作を説明す
る。

解析許可信号100を積分回路10に入力すると、積分回路1
0ではENABLE端子に第１図（ｂ）の波形の解析許可信号
を受けて、その値が１の時だけクロック信号130の入力
を受け入れて積分（計数）を行い、計数回路14はクロッ
ク信号130を順次計数してその出力線140から時刻データ
を出している。

一方、メモリ１、メモリ２およびメモリ３では各時間毎
（クロック毎）に書き込み制御信号WRによりデータの書
き込みが行われ、メモリ１は積分回路10の出力をデータ
入力とし、計数回路14の出力をアドレスとして記憶さ
れ、メモリ2,3は計数回路14の出力をデータ入力とし、
積分回路10の出力をアドレスとして記憶が行われる。

このようにして、第１図（ｂ）に示すようにメモリ１〜
３に夫々データが記憶された後、第１図（ｃ）に示す構
成により解析区間データが得られる。

すなわち、第１図（ｃ）のメモリ１〜３に読み出し制御
信号RDを供給し、クロック信号130を計数する計数回路1
4の出力（時刻ｔを表す）をアドレスとしてメモリ１の
データを読み出す。

メモリ１の出力データは第１図（ｄ）のＸ軸（横）方向
の値として出力され、この時刻ｔのデータにT/2時間に
対応するデータを入力線170から供給すると、加算回路1
7で時刻ｔのアドレスにT/2の時間に対応するアドレスが
加算され、その結果をアドレスとしてメモリ３をアクセ
スし、第１図（ｄ）のt₂を表す時刻データを出力する。
これと同時に、加算回路16で時刻ｔのアドレスと極性変
換回路15で負符号のT/2時間に対応するデータが加算さ
れ、その結果がメモリ２のアドレスとして読み出しが行
われ、第１図（ｄ）のt₁を表す時刻データを出力する。

このようにして、解析許可信号の１の状態の時間軸にお
いて各時間に対し常に一定の時間（一定個数のデータ）
だけプラス、マイナスした解析区間が算出される。

［実施例］本発明の実施例の構成を第２図に示す。

図において、30は積分回路、31〜33は夫々メモリ１、メ
モリ２、メモリ３、34は計数回路、35は極性変換回路、
36,37は加算回路を表し、第１図（ａ）および第１図
（ｃ）の10〜17の各符号の回路または装置に対応してい
る。

38,39はこの装置をデータ書き込み状態（接点ａとｂが
接続した状態）にするかデータ読み出し状態（接点ａと
ｃが接続した状態）にするかを指定する切換回路であ
り、39は接点ｂには“0"のデータが、接点ｃには“T/2"
時間に相当するデータが夫々供給され、40は積分回路30
と計数回路34へのクロック信号330およびクリア信号320
の発生、メモリ１〜３への書き込みおよび読み出し制御
信号の供給や切換回路38,39の制御を行うタイミング制
御回路を表す。

第２図においてデータの書き込みを行う場合、タイミン
グ制御回路40により切換回路38、39は夫々接点のａとｂ
が接続され、メモリ2,3の書き込みアドレスは、加算回
路36,37において積分回路30の出力と切換回路39からの
“0"出力とが加算されて結局、積分回路30の出力が与え
られる。

重み関数信号（第１図の解析許可信号に対応）300が積
分回路30に入力し、クロック信号330に応じて積分を行
い、計数回路34で時間計数をし、メモリ１〜３において
タイミング制御回路40からの書き込み制御信号340によ
るクロック信号毎のデータ書き込みが実時間で実行さ
れ、その動作原理は第１図（ａ）および第１図（ｂ）に
ついて説明したとおりである。

データの書き込みの後、次にデータの読み出しにより解
析区間信号の算出が行われる。

その場合、タイミング制御回路40により切換回路38,39
を切換制御して夫々の接点ａとｃが接続される。

これにより、メモリ２の読み出しアドレスは、極性変換
回路35でT/2の数値データが負の値となってメモリ１の
出力と共に加算回路36に供給されるので、メモリ１の出
力からT/2の値だけマイナスされたものとなる。

また、メモリ３の読み出しアドレスは、T/2の数値デー
タとメモリ１の出力が加算回路で加算されるので、メモ
リ１の時間からT/2の値だけプラスされたものとなる。

読み出しは、タイミング制御回路40から計数回路34にク
ロック信号330を供給すると共に、メモリ１〜３に読み
出し制御信号をクロック信号毎に与えることにより実時
間（演算処理時間を要することなく）で行われ、その動
作原理は第１図（ｃ）および第１図（ｄ）について説明
したとおりである。

この読み出しにより、メモリ２およびメモリ３の出力デ
ータ360と370には夫々計数回路34から与えられる時刻ｔ
に対し、データ数が一定となるT/2時間前と後の時刻を
表す出力が得られる。

［発明の効果］本発明によれば、解析の対象として不適当な信号区間を
含む時系列信号を、移動平均のような各時刻に対応し一
定時間前後の解析区間を算出する必要がある場合に、各
区間を表す時刻データをほぼ実時間で求めることができ
る。具体的には、データ長がＮであるとすると、2N回の
メモリアクセス、アドレス加算によって計算でき、加算
とメモリアクセスは同時に行われる。したがって、第３
図の従来の方法に比べ約Ｔ倍以上の速度で計算すること
ができる。

【図面の簡単な説明】

第１図（ａ）〜第１図（ｄ）は本発明の原理的構成と動
作を説明する図、第２図は本発明の実施例の構成図、第
３図（ａ）〜第３図（ｄ）は従来例の構成と時系列信号
と解析許可信号の関係を説明する図である。第１図（ａ），第１図（ｃ）中 10:積分回路 11〜13:メモリ１〜メモリ３ 14:計数回路 100:解析許可信号 120:クリアー信号 130:クロック信号 15:極性変換回路 16,17:加算回路 170:T/2時間の数値の入力線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０１Ｓ 7/526

Claims

【特許請求の範囲】

【請求項１】解析を禁止する時間区間を含む時系列信号
を、各解析対象の時間に対し前後の所定時間幅の信号関
数値を用いて解析する装置における解析区間算出装置で
あって、前記時系列信号から得られた２値の解析許可信号が１方
の値にある時間を積分する手段（10）と、時間計数手段
（14）と、該時間計数手段の各出力をアドレスとして積
分手段の出力を記憶する第１のメモリ（11）と、積分手
段の出力をアドレスとして計数手段の出力を記憶する第
２および第３のメモリ（12,13）とを備え、さらに、第１のメモリの読み出し出力を入力として解析
時間幅（Ｔ）だけ離れた２つのアドレスを発生する手段
（16,17）を備え、該２つのアドレスにより第２および第３のメモリから解
析区間の始点と終点の時刻データを実時間で読み出すよ
う構成したことを特徴とする解析区間算出装置。