JPH07112152B2 - 信号パタ−ン発生装置 - Google Patents
信号パタ−ン発生装置Info
- Publication number
- JPH07112152B2 JPH07112152B2 JP57155231A JP15523182A JPH07112152B2 JP H07112152 B2 JPH07112152 B2 JP H07112152B2 JP 57155231 A JP57155231 A JP 57155231A JP 15523182 A JP15523182 A JP 15523182A JP H07112152 B2 JPH07112152 B2 JP H07112152B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L15/00—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles
- B60L15/002—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles for control of propulsion for monorail vehicles, suspension vehicles or rack railways; for control of magnetic suspension or levitation for vehicles for propulsion purposes
- B60L15/005—Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles for control of propulsion for monorail vehicles, suspension vehicles or rack railways; for control of magnetic suspension or levitation for vehicles for propulsion purposes for control of propulsion for vehicles propelled by linear motors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/64—Electric machine technologies in electromobility
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Control Of Vehicles With Linear Motors And Vehicles That Are Magnetically Levitated (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Linear Motors (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 本発明は信号パターン発生装置に係り、特に、フエーズ
ロツクループ制御系を一構成要素に含み、前記制御系に
入力される入力信号の位相に同期した信号パターンを発
生するのに好適な信号パターン発生装置に関する。
ロツクループ制御系を一構成要素に含み、前記制御系に
入力される入力信号の位相に同期した信号パターンを発
生するのに好適な信号パターン発生装置に関する。
ある制御系を制御するための基準信号の位相に同期した
信号パターンを発生する信号パターン発生装置は、例え
ば浮上式鉄道に於けるリニアシンクロナスモータ駆動車
両の速度制御系に用いられている。
信号パターンを発生する信号パターン発生装置は、例え
ば浮上式鉄道に於けるリニアシンクロナスモータ駆動車
両の速度制御系に用いられている。
第１図に浮上式鉄道に於けるリニアシンクロナスモータ
駆動車両の速度制御系の構成図が示されている。図にお
いて、車両１の速度を指令するために階段状に変化する
速度基準指令２が速度パターン発生器３に供給される。
速度パターン発生器３では前記速度基準指令に基づいて
滑らかな速度パターンを作成する。この速度パターンは
周波数パターン発生器４へ与えられ、速度パターンに比
例した周波数を有するU,V,W相からなる三相の周波数パ
ターンとして出力される。この周波数パターンは位相差
検出器５に供給される。位相差検出器５では車両１の位
置検出器６から得られた三相の車両位置信号７との位相
差の検出が行なわれる。位相差検出器５の出力は補償演
算器８に与えられ、位相差に基づいた補償演算が行なわ
れ、推力指令として掛算器９に供給される。又、車両位
置信号７は信号パターン発生装置10に与えられ、この車
両位置信号７に同期した三相の正弦波パターンとして掛
算器９に供給される。掛算器９では前記推力指令と三相
の正弦波パターンとの掛算を行なつて三相の電流パター
ンを作成し電力変換器11に供給する。電力変換器11は電
流パターンに基づいて推進コイル12を通電し車両１を駆
動する。
駆動車両の速度制御系の構成図が示されている。図にお
いて、車両１の速度を指令するために階段状に変化する
速度基準指令２が速度パターン発生器３に供給される。
速度パターン発生器３では前記速度基準指令に基づいて
滑らかな速度パターンを作成する。この速度パターンは
周波数パターン発生器４へ与えられ、速度パターンに比
例した周波数を有するU,V,W相からなる三相の周波数パ
ターンとして出力される。この周波数パターンは位相差
検出器５に供給される。位相差検出器５では車両１の位
置検出器６から得られた三相の車両位置信号７との位相
差の検出が行なわれる。位相差検出器５の出力は補償演
算器８に与えられ、位相差に基づいた補償演算が行なわ
れ、推力指令として掛算器９に供給される。又、車両位
置信号７は信号パターン発生装置10に与えられ、この車
両位置信号７に同期した三相の正弦波パターンとして掛
算器９に供給される。掛算器９では前記推力指令と三相
の正弦波パターンとの掛算を行なつて三相の電流パター
ンを作成し電力変換器11に供給する。電力変換器11は電
流パターンに基づいて推進コイル12を通電し車両１を駆
動する。
車両１を円滑に走行させるためには、車両１の速度の脈
動を小さくし、且つ推力指令の脈動を小さくすることが
必要とされる。又三相の正弦波パターンと車両１に積載
された界磁極との間の同期を取ることが必要とされる。
又車両位置信号７には各種の雑音成分が含まれているの
で雑音成分を除去することが必要とされる。
動を小さくし、且つ推力指令の脈動を小さくすることが
必要とされる。又三相の正弦波パターンと車両１に積載
された界磁極との間の同期を取ることが必要とされる。
又車両位置信号７には各種の雑音成分が含まれているの
で雑音成分を除去することが必要とされる。
そこで、信号パターン発生装置10としては、車両位置信
号の微変動を抑制し車両位置信号に同期した信号パター
ンを発生することができると共に、車両位置信号に含ま
れる雑音成分を除去することができることが必要とされ
る。
号の微変動を抑制し車両位置信号に同期した信号パター
ンを発生することができると共に、車両位置信号に含ま
れる雑音成分を除去することができることが必要とされ
る。
しかし、第１図に示される信号パターン発生装置10は、
車両位置信号７の１周期の時間間隔を算出し、この１周
期間の平均周波数を算出し、この平均周波数に基づいて
三相の正弦波パターンを作成するようになつていた。そ
のため、車両位置信号７に含まれる雑音を充分に除去す
ることができなかつた。又、車両位置信号７の１周期分
の時間間隔から平均周波数を算出し三相の正弦波パター
ンを作成する方法では、車両位置信号７の１周期にしか
車両位置信号７の周波数が算出できないので、車両位置
信号７の１周期の時間間隔が長くなる車両速度が遅い領
域で三相の正弦波パターンの周波数の変化が車両の速度
変化に充分追従することができなかつた。そのため、車
両速度に脈動を生じ乗り心地を著しく損なうという欠点
があつた。
車両位置信号７の１周期の時間間隔を算出し、この１周
期間の平均周波数を算出し、この平均周波数に基づいて
三相の正弦波パターンを作成するようになつていた。そ
のため、車両位置信号７に含まれる雑音を充分に除去す
ることができなかつた。又、車両位置信号７の１周期分
の時間間隔から平均周波数を算出し三相の正弦波パター
ンを作成する方法では、車両位置信号７の１周期にしか
車両位置信号７の周波数が算出できないので、車両位置
信号７の１周期の時間間隔が長くなる車両速度が遅い領
域で三相の正弦波パターンの周波数の変化が車両の速度
変化に充分追従することができなかつた。そのため、車
両速度に脈動を生じ乗り心地を著しく損なうという欠点
があつた。
そこで、車両位置信号の微変動を抑制し、且つ雑音を除
去することができるようにするために、フエーズロツク
ループ（以下PLLと称する）制御系を位置構成要素に含
む信号パターン発生装置が用いられるようになつた。
去することができるようにするために、フエーズロツク
ループ（以下PLLと称する）制御系を位置構成要素に含
む信号パターン発生装置が用いられるようになつた。
第２図には、一部にデジタル処理を含む単相交流信号の
位相検出器の構成図が示されている。この位相検出器は
位相比較器22、低域波器23、Ｖ−Ｆ変換器24、カウン
タ25、デコーダ26によりPLLが構成されている。そして
単相交流信号fiは、波形整形回路21により方形波に変換
された後、位相比較器22の一方の入力端子に供給され
る。位相比較器22の他方の入力端子には方形波の帰還信
号ffが供給される。そして位相比較器22では前記両信号
の位相差の検出が行なわれる。この位相差は単相交流信
号fiの２倍の周波数の方形波となるが、これを低域波
器23に供給することによＶ−Ｆ変換器24には直流成分の
みが供給される。この直流信号でＶ−Ｆ変換器24を駆動
し、Ｖ−Ｆ変換器24の出力信号をカウンタ25で分周する
ことによりカウンタ25からは前記位相差に対応した出力
位相θ０が出力される。又、デコーダ26からは出力位相
θ０に応じた帰還信号ffが位相比較器22に供給される。
そして帰還信号ffと単相交流信号fiの周波数が一致する
ようにPLLは動作し出力位相θ０により単相交流信号の
位相がわかる。
位相検出器の構成図が示されている。この位相検出器は
位相比較器22、低域波器23、Ｖ−Ｆ変換器24、カウン
タ25、デコーダ26によりPLLが構成されている。そして
単相交流信号fiは、波形整形回路21により方形波に変換
された後、位相比較器22の一方の入力端子に供給され
る。位相比較器22の他方の入力端子には方形波の帰還信
号ffが供給される。そして位相比較器22では前記両信号
の位相差の検出が行なわれる。この位相差は単相交流信
号fiの２倍の周波数の方形波となるが、これを低域波
器23に供給することによＶ−Ｆ変換器24には直流成分の
みが供給される。この直流信号でＶ−Ｆ変換器24を駆動
し、Ｖ−Ｆ変換器24の出力信号をカウンタ25で分周する
ことによりカウンタ25からは前記位相差に対応した出力
位相θ０が出力される。又、デコーダ26からは出力位相
θ０に応じた帰還信号ffが位相比較器22に供給される。
そして帰還信号ffと単相交流信号fiの周波数が一致する
ようにPLLは動作し出力位相θ０により単相交流信号の
位相がわかる。
ところで、第２図のように構成された位相検出器では、
位相比較器22における位相比較が180度毎にしかできな
いこと、又単相交流信号fiの２倍の周波数に対する低域
波器23を用いているために、単相交流信号fiの２倍以
上の周波数で位相が変化した場合にはPLLが追従できな
くなる欠点があつた。
位相比較器22における位相比較が180度毎にしかできな
いこと、又単相交流信号fiの２倍の周波数に対する低域
波器23を用いているために、単相交流信号fiの２倍以
上の周波数で位相が変化した場合にはPLLが追従できな
くなる欠点があつた。
この欠点を解消するために、第３図に示されるようなデ
ジタル位相検出器が提案されている。このデジタル位相
検出器は一部をデジタル処理するものであつて、単相−
２相変換器27、位相差演算部28、増幅器29、Ｖ−Ｆ変換
器30、カウンタ31、ROM32、Ｄ−Ａ変換器33,34で構成さ
れている。
ジタル位相検出器が提案されている。このデジタル位相
検出器は一部をデジタル処理するものであつて、単相−
２相変換器27、位相差演算部28、増幅器29、Ｖ−Ｆ変換
器30、カウンタ31、ROM32、Ｄ−Ａ変換器33,34で構成さ
れている。
単相交流信号eiは、単相−２相変換器27に供給され互い
に90度位相のずれた２層の正弦波信号ei1,ei2に変換さ
れる。これらの正弦波信号ei1,ei2は次式によつて表わ
される。
に90度位相のずれた２層の正弦波信号ei1,ei2に変換さ
れる。これらの正弦波信号ei1,ei2は次式によつて表わ
される。
ei1＝Eicosθｉ …………………（１） ei2＝Eisinθｉ …………………（２） この２相の正弦波信号ei1,ei2はそれぞれ位相差演算部2
8に供給される。又位相差演算部28の他の入力端子には
出力位相θｆに対応した同じく位相が90度ずれた２相の
単位正弦波信号ei1,ei2が供給される。これら２相の正
弦波信号ei1,ei2は次式によつて表わされる。
8に供給される。又位相差演算部28の他の入力端子には
出力位相θｆに対応した同じく位相が90度ずれた２相の
単位正弦波信号ei1,ei2が供給される。これら２相の正
弦波信号ei1,ei2は次式によつて表わされる。
ef1＝cosθｆ ……………………（３） ef2＝sinθｆ ……………………（４） 位相差演算部28では前記２相の正弦波信号ei1,ei2,ef1,
ef2に基づいて位相差信号Δθが演算される。この２組
の２相の正弦波信号の位相差Δθ＝θｉ−θｆは次式に
基づいて算出される。すなわち、位相差Δθ＝θｉ−θ
ｆの正弦波信号は次の（５）式で示される。
ef2に基づいて位相差信号Δθが演算される。この２組
の２相の正弦波信号の位相差Δθ＝θｉ−θｆは次式に
基づいて算出される。すなわち、位相差Δθ＝θｉ−θ
ｆの正弦波信号は次の（５）式で示される。
Eisin（θｉ−θｆ）＝Eisinθicosθｆ−Eicosθisin
θｆ ……（５） 又、Ei 2は次の（６）式で示される。
θｆ ……（５） 又、Ei 2は次の（６）式で示される。
Ei 2＝（Eicosθｉ）２＋（Eisinθｉ）２ …………
（６） 前記（５），（６）式に前記（１）〜（４）式を代入す
ると位相差Δθは次の（７）式で表わされる。
（６） 前記（５），（６）式に前記（１）〜（４）式を代入す
ると位相差Δθは次の（７）式で表わされる。
位相差演算部28において前記（７）式に基づいた位相差
信号Δθが演算される。前記位相差信号Δθは増幅器29
に供給され、増幅器29において所定の増幅度に増幅され
たあとＶ−Ｆ変換器30に供給される。Ｖ−Ｆ変換器30に
供給された信号は、増幅器出力信号に比例した周波数を
有する信号に変換されカウンタ31に供給される。カウン
タ31はＶ−Ｆ変換器30の出力信号の波数をカウントし、
このカウント数をROM32とＤ−Ａ変換器で構成された関
数発生回路に供給する。このカウント数は出力位相θｆ
に対応するものであり、出力位相θｆに対応した90度位
相のずれた２相の単位正弦波ef1,ef2が関数発生回路に
よつて作成され、これらの信号が帰還信号として位相差
演算部28に供給される。
信号Δθが演算される。前記位相差信号Δθは増幅器29
に供給され、増幅器29において所定の増幅度に増幅され
たあとＶ−Ｆ変換器30に供給される。Ｖ−Ｆ変換器30に
供給された信号は、増幅器出力信号に比例した周波数を
有する信号に変換されカウンタ31に供給される。カウン
タ31はＶ−Ｆ変換器30の出力信号の波数をカウントし、
このカウント数をROM32とＤ−Ａ変換器で構成された関
数発生回路に供給する。このカウント数は出力位相θｆ
に対応するものであり、出力位相θｆに対応した90度位
相のずれた２相の単位正弦波ef1,ef2が関数発生回路に
よつて作成され、これらの信号が帰還信号として位相差
演算部28に供給される。
このように第３図に示される位相検出器においては、単
相交流信号eiの位相に出力位相θｆが一致するように動
作するため、出力位相θｆによつて、単相交流信号eiの
位相を検出することができる。
相交流信号eiの位相に出力位相θｆが一致するように動
作するため、出力位相θｆによつて、単相交流信号eiの
位相を検出することができる。
ところで、第３図の位相検出器では、位相差演算部28に
４つの信号を供給する必要があること、又正弦波の瞬時
値から位相差を演算するために逆正弦関数の演算を必要
とするため演算時間が長くなる欠点があつた。又、位相
差演算を行なうために２相の単位正弦波信号ef1,ef2を
必要とし、しかもこれらの信号を発生させるための関数
発生回路を必要とする欠点があつた。
４つの信号を供給する必要があること、又正弦波の瞬時
値から位相差を演算するために逆正弦関数の演算を必要
とするため演算時間が長くなる欠点があつた。又、位相
差演算を行なうために２相の単位正弦波信号ef1,ef2を
必要とし、しかもこれらの信号を発生させるための関数
発生回路を必要とする欠点があつた。
本発明は前記従来の課題に鑑みて成されたものであり、
その目的は、フエーズロツクループ制御系の演算処理時
間の短縮が図れ、入力信号の位相の変化に対応する追従
性の優れた信号パターンを発生させることができる信号
パターン発生装置を提供することにある。
その目的は、フエーズロツクループ制御系の演算処理時
間の短縮が図れ、入力信号の位相の変化に対応する追従
性の優れた信号パターンを発生させることができる信号
パターン発生装置を提供することにある。
前記目的を達成するために本発明は、信号パターン発生
装置における処理を全てデジタル演算で行なうようにし
たことを特徴とする。
装置における処理を全てデジタル演算で行なうようにし
たことを特徴とする。
以下、図面に基づいて本発明の好適な実施例を説明す
る。
る。
第４図には本発明の好適な実施例としての構成図が示さ
れている。
れている。
本実施例における信号パターン発生装置は、アナログの
入力信号の位相を検出する連続位相検出器76と、連続位
相検出器76の出力信号をデジタル信号に変換するＡ−Ｄ
変換器72と、PLL制御系に入力されるデジタル入力信号
の周波数微変動を抑制した周波数抑制信号を出力する周
波数微変動抑制回路40と、前記周波数抑制信号の周波数
に規制された周波数で所定波形の信号パターンを出力す
る信号パターン発生回路42によつて構成されている。周
波数微変動抑制回路40は、位相差検出部50、増幅部52、
アドレス演算部54、極性判別部56、ラツチ回路58,60、
リードオンリメモリ62、比較器64、クロツクパルスゼネ
レータ66、カウンタ68、アツプダウンカウンタ70から構
成されている。なお、特許請求の範囲第１項において言
う”増幅演算部”とは、増幅部52により実現されるもの
である。特許請求の範囲第１項において言う”周波数変
換部”とは、このアドレス演算部54、ラッチ60、リード
オンリメモリ62、比較器64、クロックパルスゼネレータ
66、カウンタ68が連携して動作することにより実現され
るものである。特許請求の範囲第２項においていう”極
性判定部”とは、極性判定部56およびラッチ58が連携し
て動作することにより実現されるものである。信号パタ
ーン発生回路42は予め波形が格納されたリードオンリメ
モリによつて構成されている。特許請求の範囲において
言う”位相検出手段”とは、本実施例における連続位相
検出器76に相当するものである。"A−Ｄ変換手段”と
は、本実施例におけるＡ−Ｄ変換器72に相当するもので
ある。
入力信号の位相を検出する連続位相検出器76と、連続位
相検出器76の出力信号をデジタル信号に変換するＡ−Ｄ
変換器72と、PLL制御系に入力されるデジタル入力信号
の周波数微変動を抑制した周波数抑制信号を出力する周
波数微変動抑制回路40と、前記周波数抑制信号の周波数
に規制された周波数で所定波形の信号パターンを出力す
る信号パターン発生回路42によつて構成されている。周
波数微変動抑制回路40は、位相差検出部50、増幅部52、
アドレス演算部54、極性判別部56、ラツチ回路58,60、
リードオンリメモリ62、比較器64、クロツクパルスゼネ
レータ66、カウンタ68、アツプダウンカウンタ70から構
成されている。なお、特許請求の範囲第１項において言
う”増幅演算部”とは、増幅部52により実現されるもの
である。特許請求の範囲第１項において言う”周波数変
換部”とは、このアドレス演算部54、ラッチ60、リード
オンリメモリ62、比較器64、クロックパルスゼネレータ
66、カウンタ68が連携して動作することにより実現され
るものである。特許請求の範囲第２項においていう”極
性判定部”とは、極性判定部56およびラッチ58が連携し
て動作することにより実現されるものである。信号パタ
ーン発生回路42は予め波形が格納されたリードオンリメ
モリによつて構成されている。特許請求の範囲において
言う”位相検出手段”とは、本実施例における連続位相
検出器76に相当するものである。"A−Ｄ変換手段”と
は、本実施例におけるＡ−Ｄ変換器72に相当するもので
ある。
アップダウンカウンタ70の出力信号である周波数抑制信
号70SはPLL制御系の帰還信号として位相差検出部50に供
給されると共に、アドレス信号として信号パターン発生
回路42に供給される。又、位相差検出部50はＡ−Ｄ変換
器72に接続されており、信号パターン発生回路42はＤ−
Ａ変換器74に接続されている。なお、これらの変換器は
アナログ量の信号をデジタル処理したあと再びアナログ
量に変換する場合に必要とされるものである。
号70SはPLL制御系の帰還信号として位相差検出部50に供
給されると共に、アドレス信号として信号パターン発生
回路42に供給される。又、位相差検出部50はＡ−Ｄ変換
器72に接続されており、信号パターン発生回路42はＤ−
Ａ変換器74に接続されている。なお、これらの変換器は
アナログ量の信号をデジタル処理したあと再びアナログ
量に変換する場合に必要とされるものである。
そして本実施例における信号パターン発生装置をリニア
シンクロナスモータ駆動車両の速度制御に用いた場合、
Ａ−Ｄ変換器72には、第５図に示される如く、連続位相
検出器76により得られる三相正弦波のＵ相を基準とした
連続位相信号78が供給される。この連続位相信号78はＡ
−Ｄ変換器72によつてサンプリングされデジタル信号と
して位相差検出部50に供給される。位相差検出部50にお
いて、Ａ−Ｄ変換器72の出力信号とアツプダウンカウン
タ70からの帰還信号70Sとの位相の偏差を求める演算が
行なわれる。位相差検出部50によつて演算された位相差
の演算値は増幅部52に供給される。増幅部52では所定の
伝達関数に従つた演算処理がなされる。この伝達関数は
次の（８）式に示されるものである。
シンクロナスモータ駆動車両の速度制御に用いた場合、
Ａ−Ｄ変換器72には、第５図に示される如く、連続位相
検出器76により得られる三相正弦波のＵ相を基準とした
連続位相信号78が供給される。この連続位相信号78はＡ
−Ｄ変換器72によつてサンプリングされデジタル信号と
して位相差検出部50に供給される。位相差検出部50にお
いて、Ａ−Ｄ変換器72の出力信号とアツプダウンカウン
タ70からの帰還信号70Sとの位相の偏差を求める演算が
行なわれる。位相差検出部50によつて演算された位相差
の演算値は増幅部52に供給される。増幅部52では所定の
伝達関数に従つた演算処理がなされる。この伝達関数は
次の（８）式に示されるものである。
ここで、Kcは補償ゲイン、TIは積分の割り合いを示すパ
ラメータである。
ラメータである。
上記（８）式に基づいた演算処理を行なうことにより、
位相差に比例した量と位相差を積分した量が演算され
る。すなわち位相差をゼロにする成分を含む制御量（こ
の値は後段において、周波数を意味するのでここでは周
波数という）が求められる。
位相差に比例した量と位相差を積分した量が演算され
る。すなわち位相差をゼロにする成分を含む制御量（こ
の値は後段において、周波数を意味するのでここでは周
波数という）が求められる。
又、増幅部52の演算処理により、連続位相信号に含まれ
る雑音を除去することができると共に、定常状態におい
て連続位相信号と信号パターン発生装置の最終的出力で
あるＤ−Ａ変換器74の出力信号の位相とを一致させるこ
とができる。
る雑音を除去することができると共に、定常状態におい
て連続位相信号と信号パターン発生装置の最終的出力で
あるＤ−Ａ変換器74の出力信号の位相とを一致させるこ
とができる。
増幅部52の演算部は極性判別部56とアドレス演算部54に
供給される。
供給される。
極性判別部56は増幅部52の演算値の極性を判別するため
のものであり、増幅部52の演算値の極性が正の場合には
アツプダウンカウンタ70をアツプカウントさせるための
信号をラツチ回路58を介してアツプダウンカウンタ70に
供給する。又増幅部52の演算値の極性が負の場合にはア
ツプダウンカウンタ70をダウンカウントさせるための信
号を出力する。
のものであり、増幅部52の演算値の極性が正の場合には
アツプダウンカウンタ70をアツプカウントさせるための
信号をラツチ回路58を介してアツプダウンカウンタ70に
供給する。又増幅部52の演算値の極性が負の場合にはア
ツプダウンカウンタ70をダウンカウントさせるための信
号を出力する。
アドレス演算部54では、増幅部52の演算値の絶対値ｖに
基づきリードオンリメモリ62のアドレスの値ａを演算
し、ラツチ回路60を介してリードオンリメモリ62をアク
セスする。リードオンリメモリ62の各アドレスには一定
周波数fcのクロツクパルスゼネレータ66の出力であるク
ロツクパルスのパルス数をカウントすべき上限値が格納
されている。クロツクパルスゼネレータ66からは所定周
期のパルス信号が出力され、このパルス信号のパルス数
はカウンタ68によつてカウントされ比較器64に供給され
る。又、リードオンリメモリ62のアドレスａにはパルス
数に対応した数値データNvが格納されており、アドレス
演算部54によつて所定のアドレスが指定されると、指定
されたアドレスに格納されている数値データNvが比較器
64にセットされる。そして、カウンタ68の出力Ncと数値
データNvが等しくなつたとき、比較器64から１つのパル
ス信号がアツプダウンカウンタ70に供給される。アツプ
ダウンカウンタ70は比較器64の出力パルスをカウントア
ツプ又はカンウントダウンする。そしてアツプダウンカ
ウンタ70が比較器64の出力パルスをカウントする毎に帰
還信号及びアドレス信号がそれぞれ位相差検出部50と信
号パターン発生回路42に供給される。
基づきリードオンリメモリ62のアドレスの値ａを演算
し、ラツチ回路60を介してリードオンリメモリ62をアク
セスする。リードオンリメモリ62の各アドレスには一定
周波数fcのクロツクパルスゼネレータ66の出力であるク
ロツクパルスのパルス数をカウントすべき上限値が格納
されている。クロツクパルスゼネレータ66からは所定周
期のパルス信号が出力され、このパルス信号のパルス数
はカウンタ68によつてカウントされ比較器64に供給され
る。又、リードオンリメモリ62のアドレスａにはパルス
数に対応した数値データNvが格納されており、アドレス
演算部54によつて所定のアドレスが指定されると、指定
されたアドレスに格納されている数値データNvが比較器
64にセットされる。そして、カウンタ68の出力Ncと数値
データNvが等しくなつたとき、比較器64から１つのパル
ス信号がアツプダウンカウンタ70に供給される。アツプ
ダウンカウンタ70は比較器64の出力パルスをカウントア
ツプ又はカンウントダウンする。そしてアツプダウンカ
ウンタ70が比較器64の出力パルスをカウントする毎に帰
還信号及びアドレス信号がそれぞれ位相差検出部50と信
号パターン発生回路42に供給される。
一方、比較器64の出力パルスはカウンタ68のリセット信
号として帰還され、カウンタ68をリセツトする。そのた
め、比較器64の出力パルスは、数値データNvとカウンタ
68のカウント数Ncとが一致するタイミングで出力され
る。又、位相差検出部50、増幅部52、アドレス演算部5
4、極性判別部56の演算は一定周期で行なわれているた
め、比較器64にセツトされる数値データNvは増幅部52の
演算値の絶対値に応じて変化する。そのため比較器64の
出力パルスの周期も増幅部52の演算周期に対応したもの
となる。
号として帰還され、カウンタ68をリセツトする。そのた
め、比較器64の出力パルスは、数値データNvとカウンタ
68のカウント数Ncとが一致するタイミングで出力され
る。又、位相差検出部50、増幅部52、アドレス演算部5
4、極性判別部56の演算は一定周期で行なわれているた
め、比較器64にセツトされる数値データNvは増幅部52の
演算値の絶対値に応じて変化する。そのため比較器64の
出力パルスの周期も増幅部52の演算周期に対応したもの
となる。
次に、リードオンリメモリ62に格納する数値データNvと
アドレスのアドレス値ａ、増幅部52の出力の絶対値ｖ、
クロツクパルスゼネレータ66の出力パルスの周波数fcと
の関係について述べる。
アドレスのアドレス値ａ、増幅部52の出力の絶対値ｖ、
クロツクパルスゼネレータ66の出力パルスの周波数fcと
の関係について述べる。
増幅部52の出力の絶対値ｖは連続位相信号の時々刻々の
周波数に相当したものである（この絶対値ｖはリードオ
ンリメモリ42のデータ読みだし速度を規定する値である
から結果的に出力正弦波の周波数を表わしている）。そ
こで、絶対値ｖの上限を500（Hz）、下限を0.1（Hz）、
0.1（Hz）の分解能を持たせた場合、アドレス値ａは次
の（９）式に示される。
周波数に相当したものである（この絶対値ｖはリードオ
ンリメモリ42のデータ読みだし速度を規定する値である
から結果的に出力正弦波の周波数を表わしている）。そ
こで、絶対値ｖの上限を500（Hz）、下限を0.1（Hz）、
0.1（Hz）の分解能を持たせた場合、アドレス値ａは次
の（９）式に示される。
ａ＝10・ｖ ……………（９） このアドレス値ａは１から5000までの整数値を取る。
従つて、アドレスａに格納される数値データNvは次の
（10）式で表わされる。
（10）式で表わされる。
ここで、〔・〕はガウス記号である。
又、アツプダウンカウンタ70のカウント範囲を、信号パ
ターン発生回路42のリードオンリメモリに格納されるデ
ータ個数Ｎに設定すれば、アツプダウンカウンタ70の出
力パルスにより規制された周波数の波形を信号パターン
発生回路42から出力させることができる。そして、Ｄ−
Ａ変換器74から正弦波信号を出力する場合であつて、こ
の正弦波の一周期を360分割した場合には、アツプダウ
ンカウンタ70のカウント範囲は０から359となる。な
お、アツプダウンカウンタ70の構成は、０から１減じる
時はカウント値が359になるようにし、359に１加える場
合にはカウント値が０になるようにする。又、信号パタ
ーン発生回路42のリードオンリメモリのアドレスの０番
地には位相が０度に於ける正弦波の瞬時値を格納し、１
番地には位相が１度における正弦波の瞬時値を格納する
というように、アドレスNa番地にはNa度の値に於ける正
弦波の瞬時値を格納する。すなわち、正弦波の１周期を
360分割した場合には０から359のアドレスには０度から
359度の正弦波の瞬時値が１度おきに格納されることに
なる。
ターン発生回路42のリードオンリメモリに格納されるデ
ータ個数Ｎに設定すれば、アツプダウンカウンタ70の出
力パルスにより規制された周波数の波形を信号パターン
発生回路42から出力させることができる。そして、Ｄ−
Ａ変換器74から正弦波信号を出力する場合であつて、こ
の正弦波の一周期を360分割した場合には、アツプダウ
ンカウンタ70のカウント範囲は０から359となる。な
お、アツプダウンカウンタ70の構成は、０から１減じる
時はカウント値が359になるようにし、359に１加える場
合にはカウント値が０になるようにする。又、信号パタ
ーン発生回路42のリードオンリメモリのアドレスの０番
地には位相が０度に於ける正弦波の瞬時値を格納し、１
番地には位相が１度における正弦波の瞬時値を格納する
というように、アドレスNa番地にはNa度の値に於ける正
弦波の瞬時値を格納する。すなわち、正弦波の１周期を
360分割した場合には０から359のアドレスには０度から
359度の正弦波の瞬時値が１度おきに格納されることに
なる。
一般に、信号パターン発生回路のリードオンリメモリに
格納する１周期分の正弦波の瞬時値の個数をＮ＝Ｍ×2n
（M:正の整数、n:自然数）に選んでも比例定数を掛ける
だけでリードオンリメモリのアドレスの値を出力正弦波
の位相の値に一致させることができる。
格納する１周期分の正弦波の瞬時値の個数をＮ＝Ｍ×2n
（M:正の整数、n:自然数）に選んでも比例定数を掛ける
だけでリードオンリメモリのアドレスの値を出力正弦波
の位相の値に一致させることができる。
又信号パターン発生回路42のリードオンリメモリに格納
する出力正弦波の１周期分の瞬時値のデータの個数Ｎを
Ｎ＝Ｍ×2n（M:正の整数、n:自然数）とすることは、マ
イクロコンピユータ等によるデジタル演算で行なえば簡
単に行なえる。例えば、Ｍ＝360、ｎ＝１とした場合に
は、Ｎ＝720となり、リードオンリメモリ62の０番地か
ら720番地までの各アドレスには電気角0.5度毎の正弦波
の瞬時値が格納されることになる。この場合アドレス信
号は対応する位相の値の２倍の値をとることになる。従
つて、アドレス信号から位相を算出する場合には２で除
算する必要がある。ところがデジタル演算は２進法であ
るため、これらの演算は簡単に行なえる。例えば、これ
らの演算を浮動小数点表示の演算として行なう場合に
は、指数部の値を１減じるだけで良いというように、指
数部の演算処理だけでアドレス信号から出力正弦波の位
相を簡単に求めることができる。
する出力正弦波の１周期分の瞬時値のデータの個数Ｎを
Ｎ＝Ｍ×2n（M:正の整数、n:自然数）とすることは、マ
イクロコンピユータ等によるデジタル演算で行なえば簡
単に行なえる。例えば、Ｍ＝360、ｎ＝１とした場合に
は、Ｎ＝720となり、リードオンリメモリ62の０番地か
ら720番地までの各アドレスには電気角0.5度毎の正弦波
の瞬時値が格納されることになる。この場合アドレス信
号は対応する位相の値の２倍の値をとることになる。従
つて、アドレス信号から位相を算出する場合には２で除
算する必要がある。ところがデジタル演算は２進法であ
るため、これらの演算は簡単に行なえる。例えば、これ
らの演算を浮動小数点表示の演算として行なう場合に
は、指数部の値を１減じるだけで良いというように、指
数部の演算処理だけでアドレス信号から出力正弦波の位
相を簡単に求めることができる。
このように本実施例においてはアツプダウンカンウンタ
70の出力に規制された周波数の正弦波がＤ−Ａ変換器74
から出力される。
70の出力に規制された周波数の正弦波がＤ−Ａ変換器74
から出力される。
本実施例によれば、信号パターン発生装置の演算が全て
デジタル処理されるので、アナログ演算回路で構成の場
合よりも全体の構成をコンパクト化することができる。
又、位相差検出部等は単に四則演算するだけで良いの
で、位相差検出に要する演算時間が短縮できる。又、増
幅部の出力の極性により出力正弦波の位相に対応したリ
ードオンリメモリのアドレスをカウントアツプ又はカウ
ントダウンしているので、PLL制御系の応答性を高める
ことができる。特に、連続位相信号の低周波域において
PLLを動作させることがきるので、低周波域においても
精度の良いPLL制御系を構成することができる。又さら
に、リードオンリメモリに格納する出力正弦波の周期分
の瞬時値の個数をＮ＝Ｍ×2nとしたことにより、アドレ
ス信号から位相を演算する場合でも容易に演算が行な
え、必要とするプログラムのステツプ数を少なくでき、
しかもプログラムを格納するリードオンリメモリのメモ
リ領域を節約することが出来る。
デジタル処理されるので、アナログ演算回路で構成の場
合よりも全体の構成をコンパクト化することができる。
又、位相差検出部等は単に四則演算するだけで良いの
で、位相差検出に要する演算時間が短縮できる。又、増
幅部の出力の極性により出力正弦波の位相に対応したリ
ードオンリメモリのアドレスをカウントアツプ又はカウ
ントダウンしているので、PLL制御系の応答性を高める
ことができる。特に、連続位相信号の低周波域において
PLLを動作させることがきるので、低周波域においても
精度の良いPLL制御系を構成することができる。又さら
に、リードオンリメモリに格納する出力正弦波の周期分
の瞬時値の個数をＮ＝Ｍ×2nとしたことにより、アドレ
ス信号から位相を演算する場合でも容易に演算が行な
え、必要とするプログラムのステツプ数を少なくでき、
しかもプログラムを格納するリードオンリメモリのメモ
リ領域を節約することが出来る。
第６図には、本発明の他の実施例としての構成図が示さ
れている。本実施例における信号パターン発生装置は、
第４図に示されるアドレス演算部54、リードオンリメモ
リ62の代わりに、カウント演算部80を設けたものであつ
て、増幅部52の出力に基づいて直接比較器64にセツトす
る数値データNvの値を算出するようにしたものである。
他の構成は第４図の場合と同様であるのでそれらの説明
は省略する。
れている。本実施例における信号パターン発生装置は、
第４図に示されるアドレス演算部54、リードオンリメモ
リ62の代わりに、カウント演算部80を設けたものであつ
て、増幅部52の出力に基づいて直接比較器64にセツトす
る数値データNvの値を算出するようにしたものである。
他の構成は第４図の場合と同様であるのでそれらの説明
は省略する。
本実施例によれば数値データNvを格納するためのリード
オンリメモリを必要としないという効果がある。
オンリメモリを必要としないという効果がある。
第７図には、本発明の他の実施例としての構成図が示さ
れている。本実施例における信号パターン発生装置は、
信号パターン発生回路の構成が第４図の場合と異なつて
いる。すなわち本実施例における信号パターン発生回路
82、リードオンリメモリ84,86,88を有し、これらがそれ
ぞれＤ−Ａ変換器90,92,94に接続されている。そしてリ
ードオンリメモリ84には連続位相信号の位相に対応した
正弦波の瞬時値が格納されており、リードオンリメモリ
86には前記リードオンリメモリ84に格納された正弦波の
瞬時値よりも120度位相の遅れた正弦波の瞬時値が格納
されている。又リードオンリメモリ88には前記リードオ
ンリメモリ84に格納された正弦波の瞬時値よりも240度
位相の遅れた正弦波の瞬時値がそれぞれ前記メモリ84,8
6と同一のアドレスに格納されている。
れている。本実施例における信号パターン発生装置は、
信号パターン発生回路の構成が第４図の場合と異なつて
いる。すなわち本実施例における信号パターン発生回路
82、リードオンリメモリ84,86,88を有し、これらがそれ
ぞれＤ−Ａ変換器90,92,94に接続されている。そしてリ
ードオンリメモリ84には連続位相信号の位相に対応した
正弦波の瞬時値が格納されており、リードオンリメモリ
86には前記リードオンリメモリ84に格納された正弦波の
瞬時値よりも120度位相の遅れた正弦波の瞬時値が格納
されている。又リードオンリメモリ88には前記リードオ
ンリメモリ84に格納された正弦波の瞬時値よりも240度
位相の遅れた正弦波の瞬時値がそれぞれ前記メモリ84,8
6と同一のアドレスに格納されている。
本実施例によれば、リードオンリメモリ84に格納された
正弦波を基準とした平衡三相正弦波を発生させることが
できる。
正弦波を基準とした平衡三相正弦波を発生させることが
できる。
なお、第４図，第６図，第７図に示される実施例におい
て、位相差検出部50、増幅部52、アドレス演算部54、極
性判別部56、カウント演算部80はマイクロコンピユータ
等によつてデジタル演算されるブロツクであるが、マイ
クロコンピユータとして必要とされるインターフエイス
部は省略してある。
て、位相差検出部50、増幅部52、アドレス演算部54、極
性判別部56、カウント演算部80はマイクロコンピユータ
等によつてデジタル演算されるブロツクであるが、マイ
クロコンピユータとして必要とされるインターフエイス
部は省略してある。
以上説明したように本発明によれば、信号パターン発生
装置における演算時間を短縮することができると共に、
入力信号の位相の変化に対して追従性の優れた信号パタ
ーンを発生させることができるという優れた効果があ
る。
装置における演算時間を短縮することができると共に、
入力信号の位相の変化に対して追従性の優れた信号パタ
ーンを発生させることができるという優れた効果があ
る。
第１図はリニアシンクロナスモータ駆動車両の速度制御
系の説明図、第２図，第３図は従来の位相検出器の構成
図、第４図は本発明の一実施例を示す構成図、第５図は
連続位相検出器の説明図、第６図は本発明の他の実施例
の構成図、第７図は本発明のさらに他の実施例としての
構成図である。 40……周波数微変動抑制回路、42……信号パターン発生
回路、50……位相差検出部、52……増幅部、54……アド
レス演算部、56……極性判別部、62,84,86,88……リー
ドオンリメモリ、64……比較器、66……クロツクパルス
ゼネレータ、68……カウンタ、70……アツプダウンカウ
ンタ。
系の説明図、第２図，第３図は従来の位相検出器の構成
図、第４図は本発明の一実施例を示す構成図、第５図は
連続位相検出器の説明図、第６図は本発明の他の実施例
の構成図、第７図は本発明のさらに他の実施例としての
構成図である。 40……周波数微変動抑制回路、42……信号パターン発生
回路、50……位相差検出部、52……増幅部、54……アド
レス演算部、56……極性判別部、62,84,86,88……リー
ドオンリメモリ、64……比較器、66……クロツクパルス
ゼネレータ、68……カウンタ、70……アツプダウンカウ
ンタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｐ 7/00 １０１ Ｂ (72)発明者 小池 茂喜 茨城県勝田市市毛1070番地 株式会社日立 製作所水戸工場内 (56)参考文献 特開 昭58−154390（ＪＰ，Ａ) 特開 昭49−77562（ＪＰ，Ａ)
Claims (3)
- 【請求項１】アナログで入力される入力信号の位相に同
期した信号を発生する信号パターン発生装置において、 前記入力信号の位相を検出し、その検出結果をアナログ
の位相信号として出力する位相検出手段と、 前記アナログの位相信号をデジタル信号（以下”デジタ
ル位相信号”という）に変換するＡ−Ｄ変換手段と、 前記デジタル位相信号を入力されて、ある位相を示すジ
タルの信号（以下”デジタル周波数抑制信号”という）
を出力する周波数微変動抑制回路と、 予め波形が格納され、前記デジタル周波数抑制信号をア
ドレス信号として取り込み、このアドレス信号に従って
アクセスされ信号を発生するリードオンリメモリと、 を備え、 前記周波数微変動抑制回路は、 前記デジタル位相信号と当該周波数微変動抑制回路自身
の出力であるデジタル周波数抑制信号とを入力し、両信
号の位相の偏差をデジタル演算して出力する位相差検出
部と、 この位相差検出部の出力に対して所定の増幅演算を行
い、当該位相の偏差に比例した周波数を算出する増幅演
算部と、 この増幅演算部の算出値に応じた周波数のパルス信号を
発生する周波数変換部と、 前記増幅演算部による演算値の極性を判別し極性に応じ
た信号を出力する極性判別部と、 前記極性判別部の一方の極性の出力により周波数変換部
の出力するパルス信号をアップカウントし、他方の極性
の出力によりダウンカウントし、このカウント値に応じ
たデジタル信号を、前記周波数抑制信号として出力する
アップダウンカウンタと、 を含んで構成されるものであることを特徴とする信号パ
ターン発生装置。 - 【請求項２】前記リードオンメモリには、正弦波の瞬時
値のデータが格納されていること、 を特徴とする特許請求の範囲第１項記載の信号パターン
発生装置。 - 【請求項３】前記リードオンメモリに格納されている瞬
時値のデータ数Ｎは、周波数抑制信号の所定の周期にお
ける電気角をＭとした場合、 Ｎ＝Ｍ×2n（Ｍは正の整数、ｎは自然数） であることを特徴とする特許請求の範囲第１項記載の信
号パターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155231A JPH07112152B2 (ja) | 1982-09-08 | 1982-09-08 | 信号パタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155231A JPH07112152B2 (ja) | 1982-09-08 | 1982-09-08 | 信号パタ−ン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5947903A JPS5947903A (ja) | 1984-03-17 |
| JPH07112152B2 true JPH07112152B2 (ja) | 1995-11-29 |
Family
ID=15601393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155231A Expired - Lifetime JPH07112152B2 (ja) | 1982-09-08 | 1982-09-08 | 信号パタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112152B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184904U (ja) * | 1984-11-08 | 1986-06-04 | ||
| CN101450630B (zh) | 2008-11-27 | 2012-06-27 | 奇瑞汽车股份有限公司 | 一种混合动力汽车中电机速度控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154390A (ja) * | 1982-03-05 | 1983-09-13 | Toshiba Corp | リニアシンクロナスモ−タの制御装置 |
| JPS5917891A (ja) * | 1982-07-21 | 1984-01-30 | Toshiba Corp | 無整流子電動機の位相検出装置 |
-
1982
- 1982-09-08 JP JP57155231A patent/JPH07112152B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5947903A (ja) | 1984-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825132A (en) | Current mode motor control | |
| US4808903A (en) | Vector control system for induction motors | |
| JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
| US4307346A (en) | Phase detecting circuit | |
| KR860001999B1 (ko) | 디지탈 이동 검출 장치 | |
| JP2001037248A (ja) | インバータ装置 | |
| JPH0797907B2 (ja) | Ｐｗｍインバータの電流制御装置 | |
| JPH07112152B2 (ja) | 信号パタ−ン発生装置 | |
| US4282570A (en) | Method and apparatus for controlling an output current of a controlled rectifier | |
| JP2607488B2 (ja) | インバータ制御装置 | |
| JPH0777519B2 (ja) | Ｐｗｍ制御インバータの制御方法 | |
| JPS6367439B2 (ja) | ||
| JP3314793B2 (ja) | 位置決め制御装置 | |
| SU794701A1 (ru) | Устройство дл частного управлени элЕКТРОпРиВОдОМ пЕРЕМЕННОгО TOKA | |
| JPH0810992B2 (ja) | 同期型交流サ−ボモ−タの駆動方法及び装置 | |
| JP3259614B2 (ja) | モータ制御装置およびその制御方法 | |
| SU930547A1 (ru) | Способ регулировани частоты вращени электропривода дл систем с тахогенератором переменного тока и устройство дл его осуществлени | |
| SU847479A1 (ru) | Задатчик активного тока дл АСиНХРОННОй МАшиНы | |
| JPS5947978A (ja) | インバ−タ装置 | |
| KR910001965B1 (ko) | 교류 전동기의 전기자 반작용 보상 회로 | |
| JPH07114548B2 (ja) | インバータのパルス幅変調制御装置 | |
| SU1661926A1 (ru) | Моментный вентильный электродвигатель с устройством дл его настройки | |
| JPH0686588A (ja) | Ａｃサーボモータ駆動装置 | |
| JPH0775474B2 (ja) | 正弦波ｐｗｍ波形発生装置 | |
| JPS5917891A (ja) | 無整流子電動機の位相検出装置 |