JPH07113844B2 - プログラマブルコントローラのプログラミング装置 - Google Patents

プログラマブルコントローラのプログラミング装置

Info

Publication number
JPH07113844B2
JPH07113844B2 JP63078630A JP7863088A JPH07113844B2 JP H07113844 B2 JPH07113844 B2 JP H07113844B2 JP 63078630 A JP63078630 A JP 63078630A JP 7863088 A JP7863088 A JP 7863088A JP H07113844 B2 JPH07113844 B2 JP H07113844B2
Authority
JP
Japan
Prior art keywords
program
instruction
read
storage unit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63078630A
Other languages
English (en)
Other versions
JPH01251109A (ja
Inventor
裕 ▲吉▼田
武夫 宮寺
直樹 乳井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63078630A priority Critical patent/JPH07113844B2/ja
Publication of JPH01251109A publication Critical patent/JPH01251109A/ja
Publication of JPH07113844B2 publication Critical patent/JPH07113844B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、格納されたプログラムにより各種の制御を行
うプログラマブルコントローラ(以下、PCという)のプ
ログラミング装置にかかり、詳しくは、作成されたプロ
グラムの読み出し/書き込み異常の自動チェック機能を
備えたプログラミング装置に関する。
(従来の技術) 周知のように、リレー盤の置き換えという着想から発達
したPCは、いわゆるFA(ファクトリーオートメーショ
ン)システム等の様々な制御分野に適用されるようにな
ってきている。このため、PCの進歩に伴ってそのプログ
ラムはますます複雑化、大規模化する傾向にある。
従来、PCのプログラムを作成するプログラミング装置で
は、プログラムをリレーシンボルにて表したラダー図等
の図を入力することによりプログラムを作成するのが一
般的であり、プログラミング装置はこれらの図情報をPC
が実行できるような命令語群に変換している。この命令
語は通常、オペコードとオペランドとから構成されてお
り、オペコードは読み出し処理をするか書き込み処理を
するかの命令の種類を、また、オペランドはこれらの命
令による処理の対象となるPCの記憶部のアドレスを定義
している。
ここで、PCの記憶部は、制御対象からの入力を記憶する
入力領域、制御対象への出力を記憶する出力領域、入力
から出力を導き出す過程で使用されるメモリ領域に大別
される。
(発明が解決しようとする課題) 従来のプログラミング装置では、リレー回路図のイメー
ジに従ったラダー図等の図式を用いてプログラムを作成
していくため、プログラムの作成作業自体は非常に容易
で判り易いものとなっている。しかしながら、作成した
プログラムによってPCが動作しない場合はプログラムの
異常を認識することができるが、PCが動作するにも拘ら
ず読み出し/書き込み異常等により正しい制御動作が行
われないようなプログラムの自動的なチェックは行うこ
とができない。
このため従来では、PCの試運転に先だって入手により入
念にプログラムをチェックする必要があり、かかるチェ
ック作業に多くの労力や時間を費やしていたと共に、場
合によってはプログラムの異常を発見できずに看過して
しまう危険性もあった。
本発明は上記問題点を解決するべく提案されたもので、
その目的とするところは、複雑化、大規模化して人為的
なチェックが困難になりつつあるPCのプログラムの作成
・試験効率及び信頼性を向上させるため、人手によらな
い自動的なチェックを可能としたPCのプログラミング装
置を提供することにある。
(課題を解決するための手段) 上記目的を達成するため、本発明は、第1図に示すごと
く、作成されたPCのプログラムを格納するプログラム格
納メモリ10と、このプログラム格納メモリ10から前記プ
ログラムを構成する命令語を順次取り出し、この命令に
よる処理の対象となる前記PCの記憶部上のアドレスを抽
出すると共に、前記命令語が読み出し命令であるか書き
込み命令であるかの命令の種類に応じて前記PCの記憶部
に対する読み出し数及び書き込み数を加算する命令解析
部20と、前記アドレスについての読み出し数及び書き込
み数をそれぞれ格納して前記PCの記憶部の使用状況を示
す使用状況格納メモリ30と、この使用状況格納メモリ30
の内容から、前記PCの記憶部に書き込み処理を行ってい
る入力領域が存在し、または、読み出し処理のみで書き
込み処理が行われていない出力領域が存在し、あるい
は、読み出しまたは書き込み処理のみが行われているメ
モリ領域が存在することを検索する不法使用検索部40
と、この不法使用検索部40による上記検索結果を前記プ
ログラム中の読み出し/書き込み異常として警告する警
告出力装置50とを備えたことを特徴とする。
(作用) 本発明によれば、プログラムを構成する各命令語につい
て、PCの記憶部上のアドレスに対する読み出し数及び書
き込み数が使用状況格納メモリ30に格納される。不法使
用検索部40は、この使用状況格納メモリ30の内容を検索
し、前記アドレスに応じた読み出し数または書き込み数
からプログラム中の読み出し/書き込み異常を検出し、
これを警告出力装置を介して警告するべく作用する。
(実施例) 以下、図に沿って本発明の一実施例を説明する。
まず、第2図はこの実施例の構成を示すブロック図であ
る。同図において、1はプログラミングや後述するチェ
ック処理のためのキー入力を行うキーボードであり、第
3図に示す如く、このキーボード1はプログラム作成開
始キー、同作成終了キー、格納キー、チェックキー、シ
ンボルキー、テンキー、カーソル移動キーを備えていて
図情報バッファ2に接続されている。また、50′は例え
ば第4図の如きラダー図が表示される前記警告出力装置
50としてのCRTであり、このCRT50′も図情報バッファ2
に接続されている。
ここで、図情報バッファ2の内部構成は、第5図に示す
とおりであり、かかるバッファ2はCRT50′上のカーソ
ル位置に対応してシンボル記憶部2A、結線記憶部2B及び
オペランド記憶部2Cを複数組備えている。このうちシン
ボル記憶部2Aは、ラダー図の横結線や接点、コイル等を
数字のシンボルにて表して記憶するもので、例えばシン
ボル「0」は上記構成要素なしを、「1」は横結線を、
「2」は接点を、「3」はコイルをそれぞれ示してい
る。
また、結線記憶部2Bは縦結線を定義し、シンボル「0」
は縦結線なしを、「1」は縦結線ありをそれぞれ示す。
更に、オペランド記憶部2CはPCの記憶部における入力領
域、出力領域、メモリ領域のアドレスをオペランドとし
て記憶するものである。
再び第2図において、3は図情報/命令語変換部であ
り、この変換部3は図情報バッファ2と後述するプログ
ラム格納メモリ10との間で図情報と命令語とを相互に変
換するためのもので、プログラムの作成時に図情報バッ
ファ2の内容を命令語に変換し、また、作成後のプログ
ラムの訂正や確認の際にプログラム格納メモリ10から命
令語を読み出して図情報に変換し、これを図情報バッフ
ァ2に格納すると共にCRT50′に表示するためのもので
ある。
プログラム格納メモリ10は作成されたプログラムを格納
するもので、プログラムを構成する一つの命令語はオペ
コード及びオペランドからなり、第6図に示すごとく、
これらはオペコード記憶部10A及びオペランド記憶部10B
にそれぞれ格納される。この第6図において、オペコー
ド「1」は読み出し処理(リード)を、「2」は理論積
(アンド)を、「3」は理論和(オア)を、「4」は書
き込み処理(ライト)をそれぞれ示す。
更に、プログラム格納メモリ10には命令解析部20が接続
されている。この命令解析部20は、キーボード1からの
チェック信号により命令語の解析を行うためのものであ
り、その解析終了時に不法使用検索部40に対してチェッ
ク信号を送信するようになっている。
また、命令解析部20にはPCの記憶部の使用状況を示す使
用状況格納メモリ30が接続され、この格納メモリ30は、
第7図に示すようにPCの記憶部のアドレスであるオペラ
ンドが記憶されるオペランド記憶部30Aと、各オペラン
ドに対応して当該アドレスに対する読み出し数及び書き
込み数を記憶する読み出し数記憶部30B及び書き込み数
記憶部30Cとを備えている。
そして、この使用状況格納メモリ30と前記命令解析部20
及びCRT50′には不法使用検索部40が接続されている。
この検索部40は、命令解析部20からの解析終了を示すチ
ェック信号を受け、使用状況格納メモリ30の各オペラン
ドに対する読み出し数及び書き込み数により、PCの記憶
部に不法使用がないかどうかを検索し、その結果をCRT5
0′に表示するべく構成されている。
なお、第2図において、4はPCインタフェースであり、
プログラムの作成後にキーボード1から送られる格納信
号を受け、プログラム格納メモリ10内のプログラムを図
示されていないPCに送るためのものである。
次に、このプログラミング装置の作用について説明す
る。
まず、プログラムを作成する際には、キーボード1のプ
ログラム作成開始キーを操作した後、CRT50′の画面に
リレー回路図を描く要領で行い、その場合にはキーボー
ド1のカーソル移動キーの操作により、カーソルを画面
の上下左右に移動させて所望の入力位置を選択する。
次いで、例えば接点キーが入力されると、図情報バッフ
ァ2の対応するカーソル位置のシンボル記憶部2Aにシン
ボル「2」が格納され、同時に接点の図形がCRT50′に
表示される。また、コイルキーが入力されると、図情報
バッファ2の対応するカーソル位置のシンボル記憶部2A
にシンボル「3」が格納されると共に、コイルの図形が
CRT50′に表示される。
また、横結線キーの入力時には対応するシンボル記憶部
2Aにシンボル「1」が格納されて表示され、縦結線キー
の入力時には結線記憶部2Bにシンボル「1」が格納され
て表示される。そして、数字キーが入力されると、対応
するカーソル位置のオペランド記憶部2Cにこの数字が格
納され、同時にCRT50′に表示される。
このようにしてCRT50′の画面上にラダー図が作成され
ていき、このラダー図のモデルが図情報バッファ2に記
憶される。第4図及び第5図は上記入力操作に対応する
CRT50′の画面及び図情報バッファ2の内容である。
プログラムの作成終了時にキーボード1のプログラム作
成終了キーが入力されると、第2図に示した図情報/命
令語変換部3に変換信号が送られ、図情報/命令語変換
部3は図情報バッファ2の内容を命令語に変換してプロ
グラム格納メモリ10に格納する。この場合、第6図に示
す如く、前記各シンボルはそれぞれオペコード「1」
(読み出し処理),「3」(論理和すなわち並列接
続),「2」(論理積すなわち直列接続),「4」(書
き込み処理)に対応付けられ、各オペコード毎にオペラ
ンド「001」,「002」,「102」,「201」が格納され
る。
次に、この作成後のプログラムをチェックする際の作用
を、第8図の命令解析部20の処理を示すフローチャート
及び第9図の不法使用検索部40の処理を示すフローチャ
ートを参照しつつ詳細に説明する。
まず、命令解析部20は使用状況格納メモリ30を初期化す
る(第8図ステップS1)。ここで、「初期化する」と
は、使用状況格納メモリ30を何のデータも登録されてい
ない状態にすることをいう。
次に、命令取り出しポインタをプログラム格納メモリ10
の先頭にセットし(同S2)、ステップS3を経て命令取り
出しポインタ位置から命令語を1語取り出す(同S4)と
共に、取り出した命令語からオペランドを抽出する(同
S5)。そして、このオペランドを使用状況格納メモリ30
のオペランド記憶部30Aから捜す(同S6)。
ここで、使用状況格納メモリ30に該当するオペランドが
ない場合(解析当初は上記ステップS1の初期化により、
最初のオペランドは常に格納されていない)、このオペ
ランドを使用状況格納メモリ30のオペランド記憶部30A
に登録し(同S7)、読み出し数記憶部30B及び書き込み
数記憶部30Cの各数をゼロにしてこの登録位置(以下、
オペランド位置という)を記憶しておく(同S81)。ま
た、2回目以後の命令語の解析において、前記オペラン
ドが使用状況格納めもり30に既に登録されている時は、
このオペランド位置を記憶する(同S82)。
次に、ステップS4において取り出した命令語からオペコ
ードを抽出し(同S9)、このオペコードから命令語が書
き込み処理であるか否かを判定する(同S10)。ここ
で、オペコード「1」,「2」,「3」は読み出し処
理、「4」は書き込み処理である。オペコードが読み出
し処理である場合には、上記ステップS81またはS82にお
いて記憶したオペランド位置の読み出し数記憶部30Bに
対して読み出し数をインクリメント(+1)し(同S11
1)、また、オペコードが書き込み処理であれば書き込
み数記憶部30Cに対して書き込み数をインクリメントす
る(同S112)。
次いで、命令取り出しポインタをインクリメントし(同
S12)、上述の処理をプログラム格納メモリ10に格納さ
れているすべての命令語について繰り返す(同S3)。
上記解析処理が完了した場合、命令解析部20は不法使用
検索部40に対してチェック信号を送り、この不法使用検
索部40によってPCの記憶部の不法使用が行われていない
かどうかの検索を開始する。
すなわち、第9図に示すように、まずポインタを使用状
況格納メモリ30の先頭にセットし(ステップST1)、同S
T2を経てポインタ位置のオペランドを取り出すと共に、
取り出したオペランドがPCの記憶部の入力領域のアドレ
スか、出力領域のアドレスか、またはメモリ領域のアド
レスかを判定する(同ST3,ST4)。この判定基準はPCの
仕様により、例えばオペランド「0」〜「99」が入力領
域、「100」〜「199」がメモリ領域、「200」〜「299」
が出力領域となっている。
ここで、入力領域とは、接点等のコントローラに対して
外部から入力されたデータを記憶する領域、出力領域と
はコイル等のコントローラから外部へ出力するデータを
記憶する領域であり、プログラマブルコントローラのプ
ログラムは、上記入力領域のデータから出力データを作
り、これを上記出力領域へ書き込んでいる。
このことから、プログラムにより入力領域に対して書き
込み処理が行われることは異常と判断し、また、出力領
域をプログラムにより読み出すことは少ないため、出力
領域に対して書き込み処理がある場合には読み出し処理
が一度もなくても異常と判断しないこととしている。
そして、取り出したオペランドが入力領域のアドレスで
あればポインタ位置の書き込み数を取り出し、書き込み
数がゼロでない場合はこのオペランドとメッセージ「入
力に書き込み」をCRT50′に表示する(同ST51,ST61)。
つまり、「入力領域に書き込み処理が行われているこ
と」を表示する。また、この表示の後、及び書き込み数
がゼロである時には、ポインタをインクリメントして
(同ST9)ステップST2の判定に戻る。
更に、取り出したオペランドが出力領域のアドレスであ
る場合、ポインタ位置の書き込み数を取り出してこれが
ゼロの場合にはこのオペランドとメッセージ「出力が読
み出しのみ」をCRT50′に表示する(同ST52,ST62)。つ
まり、「書き込み処理が行われていない出力領域に対し
て読み出し処理が行われていること」を表示する。そし
てこの表示後、及び書き込み数がゼロでない場合にはス
テップST9に移行する。
次いで、取り出したオペランドが入力領域でも出力領域
でもなく、メモリ領域のアドレスである場合には、ポイ
ンタ位置の読み出し数を取り出してこれがゼロの場合に
はこのオペランドとメッセージ「メモリが書き込みの
み」をCRT50′に表示する(同ST53,ST63)。つまり、
「書き込み処理が行われているが読み出し処理が行われ
ていないメモリ領域があること」を表示する。なお、読
み出し数がゼロでない場合はステップST7に移る。
続けて、ポインタ位置の書き込み数を取り出し、これが
ゼロの場合にはオペランドとメッセージ「メモリが読み
出しのみ」をCRT50′に表示する(同ST7,ST8)。つま
り、「書き込み処理が行われていないメモリ領域に対し
て読み出し処理が行われていること」を表示する。な
お、書き込み数がゼロでない場合はステップST9に移
る。
上述の処理を使用状況格納メモリ30に格納されたすべて
のオペランドに対して行い、その完了時に検索を終える
(同ST2)。
以上のようにこの実施例によれば、PCの記憶部において
制御対象からの入力を記憶するべき入力領域に対して書
き込み処理が行われている場合、制御対象への出力を記
憶するべき出力領域に対して書き込み処理が行われてい
ないにも拘らず読み出し処理が行われている場合、更に
は、PCの記憶部における書き込み処理が行われていない
メモリ領域に対して読み出し処理が行われている場合、
書き込み処理が行われているが読み出し処理が行われて
いないメモリ領域がある場合、等をCRT50′を介して警
告することにより、プログラムの読み出し/書き込み異
常を自動的にチェックして表示することができるもので
ある。
なお、上記実施例では、チェック結果をCRT50′に表示
出力する場合について説明したが、警告出力装置として
はプリンタ等の印字装置であってもよい。また、仕様状
況格納メモリ30には読み出し数と書き込み数ばかりでな
く、読み出しや書き込みが行われているプログラムのア
ドレスも格納し、このアドレスを警告メッセージと共に
表示することも可能である。
(発明の効果) 以上のように本発明によれば、作成後のプログラムを命
令解析部により解析してPCの記憶部の使用状況をメモリ
に格納し、その内容を不法使用検索部により検索して読
み出し/書き込み以上を自動的にチェックしたうえ警告
出力装置により警告するものであるから、従来多くの労
力や時間を要していたPCのプログラムチェック作業を大
幅に簡略化することができる。また、人為的なチェック
ミスも解消できるため、プログラムの信頼性向上に寄与
できる等の効果を有する。
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図、第2図は本発
明の一実施例を示すブロック図、第3図はキーボードの
説明図、第4図はCRTの表示例の説明図、第5図は図情
報バッファの説明図、第6図はプログラム格納メモリの
説明図、第7図は使用状況格納メモリの説明図、第8図
は命令解析部の処理を示すフローチャート、第9図は不
法使用検索部の処理を示すフローチャートである。 10……プログラム格納メモリ 20……命令解析部、30……使用状況格納メモリ 40……不法使用検索部、50……警告出力装置 1……キーボード、2……図情報バッファ 3……図情報/命令語変換部 4……PCインタフェース、50′……CRT
フロントページの続き (72)発明者 乳井 直樹 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (56)参考文献 特開 昭57−143608(JP,A) 特開 昭63−201736(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】作成されたプログラマブルコントローラの
    プログラムを格納するプログラム格納メモリと、 このプログラム格納メモリから前記プログラムを構成す
    る命令語を順次取り出し、この命令による処理の対象と
    なる前記プログラマブルコントローラの記憶部上のアド
    レスを抽出すると共に、前記命令語が読み出し命令であ
    るか書き込み命令であるかの命令の種類に応じて前記プ
    ログラマブルコントローラの記憶部に対する読み出し数
    及び書き込み数を加算する命令解析部と、 前記アドレスについての読み出し数及び書き込み数をそ
    れぞれ格納して前記プログラマブルコントローラの記憶
    部の使用状況を示す使用状況格納メモリと、 この使用状況格納メモリの内容から、前記プログラマブ
    ルコントローラの記憶部に書き込み処理を行っている入
    力領域が存在し、または、読み出し処理のみで書き込み
    処理が行われていない出力領域が存在し、あるいは、読
    み出しまたは書き込み処理のみが行われているメモリ領
    域が存在することを検索する不法使用検索部と、 この不法使用検索部による上記検索結果を前記プログラ
    ム中の読み出し/書き込み異常として警告する警告出力
    装置とを備えたことを特徴とするプログラマブルコント
    ローラのプログラミング装置。
JP63078630A 1988-03-31 1988-03-31 プログラマブルコントローラのプログラミング装置 Expired - Lifetime JPH07113844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63078630A JPH07113844B2 (ja) 1988-03-31 1988-03-31 プログラマブルコントローラのプログラミング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63078630A JPH07113844B2 (ja) 1988-03-31 1988-03-31 プログラマブルコントローラのプログラミング装置

Publications (2)

Publication Number Publication Date
JPH01251109A JPH01251109A (ja) 1989-10-06
JPH07113844B2 true JPH07113844B2 (ja) 1995-12-06

Family

ID=13667195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63078630A Expired - Lifetime JPH07113844B2 (ja) 1988-03-31 1988-03-31 プログラマブルコントローラのプログラミング装置

Country Status (1)

Country Link
JP (1) JPH07113844B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114540A1 (ja) * 2012-01-30 2013-08-08 富士通株式会社 制御装置、解析装置、解析方法、および解析プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143608A (en) * 1981-03-03 1982-09-04 Mitsubishi Electric Corp Programming device with crt
JPS63201736A (ja) * 1987-02-18 1988-08-19 Toshiba Corp プログラマブルコントロ−ラのプログラミング装置

Also Published As

Publication number Publication date
JPH01251109A (ja) 1989-10-06

Similar Documents

Publication Publication Date Title
US4694420A (en) Inverse assembly method and apparatus
CN114610557A (zh) 设备驱动单元的测试方法及装置
JPS60243795A (ja) 電子レジスタの変更プログラム設定装置
US4108360A (en) Method of error analysis and diagnosis in electronic data processing systems
JPH07113844B2 (ja) プログラマブルコントローラのプログラミング装置
EP0059758A1 (en) Numerical control unit
US4727502A (en) Programmable electronic calculator
JPH06187015A (ja) シーケンサのプログラム変換装置
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JP2888242B2 (ja) マイクロプロセッサのプログラム開発システム
JPH0719311B2 (ja) データ処理装置
JP2893989B2 (ja) 電子レジスタ
JPS6019241A (ja) アセンブラ命令境界エラ−検出処理方式
JP2600484B2 (ja) プログラマブルコントローラ
JP2001060151A (ja) プログラム解析装置及びプログラム解析用プログラム又はプログラム解析用データを記憶した記憶媒体
EP0545396A2 (en) Apparatus and method for information processing
JP3031732B2 (ja) 画像表示制御装置
GB2126761A (en) Inverse assembler
JP2532621B2 (ja) ディジタル処理装置
JPH05173832A (ja) トレース制御機構
JP3114199B2 (ja) 言語処理システムのリスト出力方式
CA1204216A (en) Digital data processing system with vertical and horizontal microcode control
JP3416698B2 (ja) プログラマブルコントローラ
JP2963954B2 (ja) データ収集装置
JP3398178B2 (ja) シミュレータ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 13