JPH07114414B2 - 受信障害種別識別方法 - Google Patents
受信障害種別識別方法Info
- Publication number
- JPH07114414B2 JPH07114414B2 JP61013763A JP1376386A JPH07114414B2 JP H07114414 B2 JPH07114414 B2 JP H07114414B2 JP 61013763 A JP61013763 A JP 61013763A JP 1376386 A JP1376386 A JP 1376386A JP H07114414 B2 JPH07114414 B2 JP H07114414B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reception failure
- demodulated
- reception
- reproduced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、デジタル信号で変調された信号を受信・復調
するに際し、何等かの受信障害が発生しているか否か、
また、発生している場合にはその種別が自己診断結果と
して識別されるようにした受信障害種別識別方法に関す
るものである。
するに際し、何等かの受信障害が発生しているか否か、
また、発生している場合にはその種別が自己診断結果と
して識別されるようにした受信障害種別識別方法に関す
るものである。
デジタル信号で変調された信号を復調し、再生クロック
を得、データの識別点でデータの“1"、“0"を識別し、
データ端末に復調データを送るデジタル受信回路におい
て、従来から、障害が発生した場合は、該障害発生部分
及び装置で障害発生や障害要因を検出している。例え
ば、受信レベルが低下するという障害は、AGC回路等
や、または復調器で再生キャリア等を使用している場合
はキャリア再生部でこれを検出している。また、再生ク
ロック等の異常はクロック再生部で検出し、C/Nが劣化
する等した場合はC/Nを測定して判断している。
を得、データの識別点でデータの“1"、“0"を識別し、
データ端末に復調データを送るデジタル受信回路におい
て、従来から、障害が発生した場合は、該障害発生部分
及び装置で障害発生や障害要因を検出している。例え
ば、受信レベルが低下するという障害は、AGC回路等
や、または復調器で再生キャリア等を使用している場合
はキャリア再生部でこれを検出している。また、再生ク
ロック等の異常はクロック再生部で検出し、C/Nが劣化
する等した場合はC/Nを測定して判断している。
しかしながら、障害が発生した装置で障害発生及び障害
要因を検出することが困難な場合がある。例えば、デー
タ復調、変調キャリア再生、再生クロック再生等のため
にPLL回路を使用している場合には、その同期はずれを
検出することは困難である。PLL回路の位相同期はずれ
を検出する方法として、特公昭59-39928号、特公昭59-5
3732号が提案されているが、これは変調されていない信
号を用いるPLL回路の位相同期はずれを検出できるだけ
で、変調された信号を扱うPLL回路の位相同期はずれを
検出することはできない。また、C/Nが劣化したとき人
手によってC/Nを測定しなければならないという不便も
ある。デジタル変調波を再生するための変調キャリア再
生用PLL回路及び再生クロック再生用PLL回路の同期はず
れに着目し、この2つのPLL回路のいずれか一方の同期
はずれを検出する方法として、特公昭59-53741号公報記
載の技術がある。しかし、この方法は、データ識別点及
び少し遅れた点の2点でのデータの差異を利用するもの
であるため、識別点以外では復調波がある巾をもちノイ
ズ増加と同様にみえてしまい、C/Nが低いときにはノイ
ズ増加による障害とPLL回路の障害とを区別することが
できないという問題がある。特に、ノイズ増加による障
害はこれを弁別し、PLL回路の障害と区別する必要があ
る。
要因を検出することが困難な場合がある。例えば、デー
タ復調、変調キャリア再生、再生クロック再生等のため
にPLL回路を使用している場合には、その同期はずれを
検出することは困難である。PLL回路の位相同期はずれ
を検出する方法として、特公昭59-39928号、特公昭59-5
3732号が提案されているが、これは変調されていない信
号を用いるPLL回路の位相同期はずれを検出できるだけ
で、変調された信号を扱うPLL回路の位相同期はずれを
検出することはできない。また、C/Nが劣化したとき人
手によってC/Nを測定しなければならないという不便も
ある。デジタル変調波を再生するための変調キャリア再
生用PLL回路及び再生クロック再生用PLL回路の同期はず
れに着目し、この2つのPLL回路のいずれか一方の同期
はずれを検出する方法として、特公昭59-53741号公報記
載の技術がある。しかし、この方法は、データ識別点及
び少し遅れた点の2点でのデータの差異を利用するもの
であるため、識別点以外では復調波がある巾をもちノイ
ズ増加と同様にみえてしまい、C/Nが低いときにはノイ
ズ増加による障害とPLL回路の障害とを区別することが
できないという問題がある。特に、ノイズ増加による障
害はこれを弁別し、PLL回路の障害と区別する必要があ
る。
また、識別領域より狭い信号識別点を含む小さな領域中
に信号が存在する頻度を検出し、受信状態をモニタして
障害発生を検出する方法が、特公昭57-18742号公報に記
載されている。しかし、この方法も、低C/N時にノイズ
増加による劣化とPLL回路等による障害とを区別するこ
とが困難であるという問題がある。
に信号が存在する頻度を検出し、受信状態をモニタして
障害発生を検出する方法が、特公昭57-18742号公報に記
載されている。しかし、この方法も、低C/N時にノイズ
増加による劣化とPLL回路等による障害とを区別するこ
とが困難であるという問題がある。
本発明の目的は、デジタル信号を受信する受信回路にお
いて、障害発生の検出及び障害要因の検出を受信側で容
易に行なうことができ、装置の保守運用を容易ならしめ
る受信障害種別識別方法を提供することにある。
いて、障害発生の検出及び障害要因の検出を受信側で容
易に行なうことができ、装置の保守運用を容易ならしめ
る受信障害種別識別方法を提供することにある。
デジタル信号で変調された信号を伝送路を介して受信
し、受信信号を復調する場合、通常、再生クロックも作
成する。この再生クロックを基準に、復調信号の識別点
での復調信号パターンを見た場合、正常なときと障害が
発生したときとではパターンに差異が生じる。また、障
害が発生したときのパターンも、C/Nの劣化、再生クロ
ックと復調信号の同期はずれによる異常、復調器前の入
力レベル変動による異常等、障害の種別によっても差異
がある。本発明は、この復調信号パターンを識別するこ
とにより、障害発生や障害要因を検出することを特徴と
する。
し、受信信号を復調する場合、通常、再生クロックも作
成する。この再生クロックを基準に、復調信号の識別点
での復調信号パターンを見た場合、正常なときと障害が
発生したときとではパターンに差異が生じる。また、障
害が発生したときのパターンも、C/Nの劣化、再生クロ
ックと復調信号の同期はずれによる異常、復調器前の入
力レベル変動による異常等、障害の種別によっても差異
がある。本発明は、この復調信号パターンを識別するこ
とにより、障害発生や障害要因を検出することを特徴と
する。
以下、本発明の一実施例を図面を参照して説明する。
第1図は、再生クロックを基準に復調信号の識別点での
復調信号パターン(アイ(eye)パターン)を示し、同
図(a),(b),(c),(d)は夫々、正常時,回
線ノイズ増加時,受信回路異常時または再生クロックと
受信データの非同期時,受信レベル変動時またはAGC回
路劣化等による受信レベル低下時の受信波形と再生クロ
ックと識別点つまり再生クロックの立上り時における受
信信号(波形)の存在確率分布とを示している。本発明
ではこの分布が障害の種別毎に異なることを利用して障
害を検出しようというものである。
復調信号パターン(アイ(eye)パターン)を示し、同
図(a),(b),(c),(d)は夫々、正常時,回
線ノイズ増加時,受信回路異常時または再生クロックと
受信データの非同期時,受信レベル変動時またはAGC回
路劣化等による受信レベル低下時の受信波形と再生クロ
ックと識別点つまり再生クロックの立上り時における受
信信号(波形)の存在確率分布とを示している。本発明
ではこの分布が障害の種別毎に異なることを利用して障
害を検出しようというものである。
第2図は受信障害検出回路の基本ブロック構成を示した
ものである。第2図において、デジタル受信復調信号は
入力端子1から入力され、再生クロックは再生クロック
入力端子2から入力される。AD変換器50は、再生クロッ
クの立上り時点(本実施例での識別点)におけるデジタ
ル受信復調信号をnビットの出力4として信号パターン
識別処理回路51に送出する。このnビットのAD変換器出
力は、第3図に示す値の何れか1つの値をその都度取り
得るものである。信号パターン識別処理回路51は、入力
してくるnビットの信号の各レベルでの値をヒストグラ
ムとして累積し、第1図に示した存在確率分布から障害
発生の有無を判断する信号を出力端子3に出力する。
ものである。第2図において、デジタル受信復調信号は
入力端子1から入力され、再生クロックは再生クロック
入力端子2から入力される。AD変換器50は、再生クロッ
クの立上り時点(本実施例での識別点)におけるデジタ
ル受信復調信号をnビットの出力4として信号パターン
識別処理回路51に送出する。このnビットのAD変換器出
力は、第3図に示す値の何れか1つの値をその都度取り
得るものである。信号パターン識別処理回路51は、入力
してくるnビットの信号の各レベルでの値をヒストグラ
ムとして累積し、第1図に示した存在確率分布から障害
発生の有無を判断する信号を出力端子3に出力する。
第4図は信号パターン識別処理回路51の詳細構成図であ
る。尚、第4図の例は、目的とするある1つの種別の受
信障害の有無のみを検出する回路である。第4図におい
て、52は2n個の出力端子を持つデコーダであり、AD変換
器50のnビットの出力信号が入力すると、このnビット
信号のレベルを表わす信号5を出力する。例えば、nビ
ット信号があるレベルのときは、出力端子のうち1つの
みを“1"とし、他の出力端子には“0"を出力する。この
デコーダ52の各出力端子から出力される夫々の信号と再
生クロックとを夫々アンドゲート53に入力すると、再生
クロックの一周期に2n個のアンドゲート53のうち何れか
1つがパルス信号6を出力する。
る。尚、第4図の例は、目的とするある1つの種別の受
信障害の有無のみを検出する回路である。第4図におい
て、52は2n個の出力端子を持つデコーダであり、AD変換
器50のnビットの出力信号が入力すると、このnビット
信号のレベルを表わす信号5を出力する。例えば、nビ
ット信号があるレベルのときは、出力端子のうち1つの
みを“1"とし、他の出力端子には“0"を出力する。この
デコーダ52の各出力端子から出力される夫々の信号と再
生クロックとを夫々アンドゲート53に入力すると、再生
クロックの一周期に2n個のアンドゲート53のうち何れか
1つがパルス信号6を出力する。
各アンドゲート53の後段には重み付けカウンタ54が夫々
配置されている。各重み付けカウンタ54は、対応するア
ンドゲート53から出力されるパルス信号を、検出すべき
障害の種類毎に異なる識別点での存在確率に対応して設
定された分周比1/Nでカウントする。第4図の例は前述
のように障害発生の有無のみ検出するものであるから、
各重み付けカウンタ54の分周比1/Nは第1図(a)に示
す存在確率分布と目的とする障害対応の存在確率分布に
従って設定される。第1図(a)には存在確率大の部分
が2つあるが、これら部分に対応する重み付けカウンタ
での分周比1/Nの値はN小として設定されたうえそれら
からの分周出力はオアゲート55Bに入力されるようにな
っている。また、オアゲート55Aへの入力は例えば目的
とする障害対応の存在確率における存在確率大に対応す
る重み付けカウンタからの分周出力となっている。この
重み付けカウンタでの分周比1/NもN小として設定され
ているものである。したがって、オアゲート55A、55B各
々からは障害方向にあるパルス信号7、正常方向にある
パルス信号8が得られるものである。
配置されている。各重み付けカウンタ54は、対応するア
ンドゲート53から出力されるパルス信号を、検出すべき
障害の種類毎に異なる識別点での存在確率に対応して設
定された分周比1/Nでカウントする。第4図の例は前述
のように障害発生の有無のみ検出するものであるから、
各重み付けカウンタ54の分周比1/Nは第1図(a)に示
す存在確率分布と目的とする障害対応の存在確率分布に
従って設定される。第1図(a)には存在確率大の部分
が2つあるが、これら部分に対応する重み付けカウンタ
での分周比1/Nの値はN小として設定されたうえそれら
からの分周出力はオアゲート55Bに入力されるようにな
っている。また、オアゲート55Aへの入力は例えば目的
とする障害対応の存在確率における存在確率大に対応す
る重み付けカウンタからの分周出力となっている。この
重み付けカウンタでの分周比1/NもN小として設定され
ているものである。したがって、オアゲート55A、55B各
々からは障害方向にあるパルス信号7、正常方向にある
パルス信号8が得られるものである。
アップダウンカウンタ56は、障害方向にあるパルス信号
が入力するとカウントダウンし、正常方向にあるパルス
信号が入力するとカウントアップする。第5図にアップ
ダウンカウンタ値の変化の一例を示す。アップダウンカ
ウンタ56がカウントアップしてオーバーフローすると、
受信正常パルス9をフリップフロップ57のリセット端子
及びオアゲート58を介してアップダウンカウンタ56自身
のリセット端子に出力する。また、アップダウンカウン
タ56がカウントダウンしてアンダーフローすると、受信
異常パルス10をフリップフロップ57のセット端子及びオ
アゲート58を介してアップダウンカウンタ56自身のリセ
ット端子に出力する。しかして、フリップフロップ57は
第5図に示すような障害検出信号を出力する。
が入力するとカウントダウンし、正常方向にあるパルス
信号が入力するとカウントアップする。第5図にアップ
ダウンカウンタ値の変化の一例を示す。アップダウンカ
ウンタ56がカウントアップしてオーバーフローすると、
受信正常パルス9をフリップフロップ57のリセット端子
及びオアゲート58を介してアップダウンカウンタ56自身
のリセット端子に出力する。また、アップダウンカウン
タ56がカウントダウンしてアンダーフローすると、受信
異常パルス10をフリップフロップ57のセット端子及びオ
アゲート58を介してアップダウンカウンタ56自身のリセ
ット端子に出力する。しかして、フリップフロップ57は
第5図に示すような障害検出信号を出力する。
尚、アップダウンカウンタ56とフリップフロップ57は積
分回路と比較回路で構成することもできる。
分回路と比較回路で構成することもできる。
第6図は信号パターン識別処理回路の第2実施例を示す
詳細ブロック構成図であり、第4図に示す構成回路と同
一回路には同一符号を付してその説明を省略する。
詳細ブロック構成図であり、第4図に示す構成回路と同
一回路には同一符号を付してその説明を省略する。
本実施例では、障害方向にあるパルス信号7を障害カウ
ンタ70でカウントし、比較回路71において、その入力端
子11で設定された基準値とカウンタ70のカウント値とを
大小比較し、カウント値の方が大きいときは出力線13に
異常を示す“1"を出力し、カウント値の方が小さいとき
は出力線12に正常を示す“1"を出力する。タイマーカウ
ンタ72は再生クロックをカウントして一定時間をカウン
トし、カウントアップしたときに“1"のカウントアップ
信号14を障害カウンタ70のリセット端子に出力する。ま
た、アンドゲート73、74は、比較回路71から出力される
正常信号12,異常信号13と前記タイマーカウンタ72から
出力されるカウントアップ信号との論理積信号を夫々フ
リップフロップ57のリセット端子,セット端子に出力す
るようになっている。
ンタ70でカウントし、比較回路71において、その入力端
子11で設定された基準値とカウンタ70のカウント値とを
大小比較し、カウント値の方が大きいときは出力線13に
異常を示す“1"を出力し、カウント値の方が小さいとき
は出力線12に正常を示す“1"を出力する。タイマーカウ
ンタ72は再生クロックをカウントして一定時間をカウン
トし、カウントアップしたときに“1"のカウントアップ
信号14を障害カウンタ70のリセット端子に出力する。ま
た、アンドゲート73、74は、比較回路71から出力される
正常信号12,異常信号13と前記タイマーカウンタ72から
出力されるカウントアップ信号との論理積信号を夫々フ
リップフロップ57のリセット端子,セット端子に出力す
るようになっている。
第7図は信号パターン識別処理回路の第3実施例を示す
詳細ブロック構成図である。本実施例では、AD変換器50
の出力信号を入力ポート60を介してマイクロプロセッサ
(CPU)61が取り込み、第8図,第9図の処理をした
後、障害信号を出力ポート63を介して出力端子3に出力
するようになっている。マイクロプロセッサ61は、再生
クロックが入力するタイミング毎に割り込み処理により
AD変換器出力信号を取り込んで、これを受信信号パター
ンに変換して内蔵メモリに一旦格納し、割り込みフラグ
をオンにして通常処理に移行する。通常処理において
は、割り込みフラグのオンが確認された上、その受信デ
ータパターンをアドレスとして、その受信データパター
ンの出現回数が+1更新記憶されるものとなっている。
結局、そのような更新記憶処理の繰返しによって、受信
データパターン各々についての一定時間内での出現回数
がメモリ上にヒストグラムとして作成され得るものであ
る。このヒストグラムが示す分布パターンが第1図
(a)で示されるように正常であるか否かを判断する。
正常である場合には障害信号をクリアし、割り込みフラ
グをオフにして、次の再生クロック入力による割り込み
処理から通常処理への移行を待機する。累積分布のパタ
ーンが異常である場合には、該累積分布パターンが第1
図(b),(c),(d)のいずれかに該当するかを判
断して障害種別を判定し、該障害種別に対応した障害信
号を送出し、前述と同様に割り込みフラグをオフにして
次の通常処理開始を待機する。
詳細ブロック構成図である。本実施例では、AD変換器50
の出力信号を入力ポート60を介してマイクロプロセッサ
(CPU)61が取り込み、第8図,第9図の処理をした
後、障害信号を出力ポート63を介して出力端子3に出力
するようになっている。マイクロプロセッサ61は、再生
クロックが入力するタイミング毎に割り込み処理により
AD変換器出力信号を取り込んで、これを受信信号パター
ンに変換して内蔵メモリに一旦格納し、割り込みフラグ
をオンにして通常処理に移行する。通常処理において
は、割り込みフラグのオンが確認された上、その受信デ
ータパターンをアドレスとして、その受信データパター
ンの出現回数が+1更新記憶されるものとなっている。
結局、そのような更新記憶処理の繰返しによって、受信
データパターン各々についての一定時間内での出現回数
がメモリ上にヒストグラムとして作成され得るものであ
る。このヒストグラムが示す分布パターンが第1図
(a)で示されるように正常であるか否かを判断する。
正常である場合には障害信号をクリアし、割り込みフラ
グをオフにして、次の再生クロック入力による割り込み
処理から通常処理への移行を待機する。累積分布のパタ
ーンが異常である場合には、該累積分布パターンが第1
図(b),(c),(d)のいずれかに該当するかを判
断して障害種別を判定し、該障害種別に対応した障害信
号を送出し、前述と同様に割り込みフラグをオフにして
次の通常処理開始を待機する。
本発明によれば、デジタル受信信号のデータ識別点での
分布により障害発生の有無とその障害種別を検出するの
で、装置の保守点検が容易となる。
分布により障害発生の有無とその障害種別を検出するの
で、装置の保守点検が容易となる。
第1図(a)は受信データ正常時の確率分布説明図、第
1図(b)は回線ノイズ増加時の確率分布説明図、第1
図(c)は受信回路異常時あるいは再生クロック・受信
データ非同期時の確率分布説明図、第1図(d)は受信
レベル変動時あるいは受信入力レベル低下時の確率分布
説明図、第2図は本発明に係る受信障害検出回路の基本
ブロック構成図、第3図は第2図に示すAD変換器の出力
信号説明図、第4図は第2図に示す信号パターン識別処
理回路の第1実施例の詳細構成図、第5図は第4図の回
路動作を説明する信号タイムチャート、第6図は信号パ
ターン識別処理回路の第2実施例の詳細構成図、第7図
は信号パターン識別処理回路の第3実施例の詳細構成
図、第8図及び第9図は第7図に示すマイクロプロセッ
サで実行される処理フローチャートである。 1……デジタル受信復調信号入力端子、2……再生クロ
ック入力端子、3……障害検出出力端子、4……AD変換
器出力、50……AD変換器、51……信号パターン識別処理
回路、52……デコーダ回路、54……重み付けカウンタ、
56……アップダウンカウンタ、57……フリップフロッ
プ、61……マイクロプロセッサ、70……障害カウンタ、
71……比較回路、72……タイマーカウンタ。
1図(b)は回線ノイズ増加時の確率分布説明図、第1
図(c)は受信回路異常時あるいは再生クロック・受信
データ非同期時の確率分布説明図、第1図(d)は受信
レベル変動時あるいは受信入力レベル低下時の確率分布
説明図、第2図は本発明に係る受信障害検出回路の基本
ブロック構成図、第3図は第2図に示すAD変換器の出力
信号説明図、第4図は第2図に示す信号パターン識別処
理回路の第1実施例の詳細構成図、第5図は第4図の回
路動作を説明する信号タイムチャート、第6図は信号パ
ターン識別処理回路の第2実施例の詳細構成図、第7図
は信号パターン識別処理回路の第3実施例の詳細構成
図、第8図及び第9図は第7図に示すマイクロプロセッ
サで実行される処理フローチャートである。 1……デジタル受信復調信号入力端子、2……再生クロ
ック入力端子、3……障害検出出力端子、4……AD変換
器出力、50……AD変換器、51……信号パターン識別処理
回路、52……デコーダ回路、54……重み付けカウンタ、
56……アップダウンカウンタ、57……フリップフロッ
プ、61……マイクロプロセッサ、70……障害カウンタ、
71……比較回路、72……タイマーカウンタ。
Claims (1)
- 【請求項1】受信信号としての、デジタル信号で変調さ
れた信号を復調することにより復調信号を得た上、上記
受信信号より別途再生されている再生クロック信号にも
とづき、該クロック信号の周期毎に、上復調信号におけ
るアイパターンの中央部を打抜くことによって、復調デ
ータが順次再生される際での受信障害種別識別方法であ
って、復調データの再生処理に並行して、再生クロック
信号周期の整数倍を周期とする一定時間毎に、該一定時
間内で、再生クロック信号の打抜きタイミングで復調信
号をA/D変換しつつ、A/D変換結果としての多値A/D変換
値をアドレスとする+1更新記憶処理によって、順次得
られる多値A/D変換値各々の出現頻度をメモリ上にヒス
トグラムとして作成した上、正常受信時での参照パター
ンを含む、受信障害種別対応に予めメモリ上に用意され
ている参照パターン各々との間の相関上での比較から、
受信障害の有無と受信障害の種別が、上記一定時間毎に
自己診断結果として自動的に識別されるようにした受信
障害種別識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61013763A JPH07114414B2 (ja) | 1986-01-27 | 1986-01-27 | 受信障害種別識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61013763A JPH07114414B2 (ja) | 1986-01-27 | 1986-01-27 | 受信障害種別識別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62172841A JPS62172841A (ja) | 1987-07-29 |
| JPH07114414B2 true JPH07114414B2 (ja) | 1995-12-06 |
Family
ID=11842292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61013763A Expired - Fee Related JPH07114414B2 (ja) | 1986-01-27 | 1986-01-27 | 受信障害種別識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114414B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681639B2 (ja) * | 1987-10-19 | 1997-11-26 | 株式会社アドバンテスト | アイパターン解析装置 |
| JPH03156991A (ja) * | 1989-11-15 | 1991-07-04 | Taiyo Yuden Co Ltd | セラミック多層配線基板 |
| JP2904260B2 (ja) * | 1995-05-09 | 1999-06-14 | 日本電気株式会社 | デジタル復調器における受信レベル検出回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5733856A (en) * | 1980-08-08 | 1982-02-24 | Hitachi Denshi Ltd | Circuit quality monitoring circuit |
| JPS59208963A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 変復調装置試験方式 |
-
1986
- 1986-01-27 JP JP61013763A patent/JPH07114414B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62172841A (ja) | 1987-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748643A (en) | Start bit detecting circuit | |
| US4792852A (en) | Vertical synchronizing signal detection circuit | |
| US5138636A (en) | Circuit for detecting received signal loss in a digital signal receiver | |
| US6675326B1 (en) | Method and apparatus for detecting a data receiving error | |
| US4357630A (en) | Method for detecting vertical synchronizing signal | |
| JP2804755B2 (ja) | Fsk信号復調回路 | |
| US5606563A (en) | Programmable jump window for sonet compliant bit error monitoring | |
| US5778031A (en) | Decoding circuit for bi-phase BPSK signal having a high noise immunity | |
| US4635298A (en) | Interference wave detection circuit for use in radio receiver | |
| CA1204870A (en) | Demodulator with error detecting capability | |
| US5400361A (en) | Signal acquisition detection method | |
| JPS62172841A (ja) | 受信障害種別識別方法 | |
| GB2284915A (en) | Radio selective calling receiver | |
| US6990157B2 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| EP0387839B1 (en) | MSK signal detector | |
| JP2783830B2 (ja) | 光ディスクプレーヤのデータ復調装置 | |
| JPS6011862B2 (ja) | 信号検出回路 | |
| US5570394A (en) | Signal transmission system | |
| KR100219495B1 (ko) | 디브이디의 에러정정코드 싱크보호회로 | |
| JPS63148743A (ja) | 差分バイフエ−ズ復調方法 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JPH08330979A (ja) | 誤り訂正装置 | |
| KR100219596B1 (ko) | 전송 라인의 상태 판별장치 | |
| EP0998049A2 (en) | FM multiplex decoder circuit | |
| JPH0315872B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |