JPH07115182A - メモリー機能付き光電変換素子および固体撮像装置 - Google Patents
メモリー機能付き光電変換素子および固体撮像装置Info
- Publication number
- JPH07115182A JPH07115182A JP5258172A JP25817293A JPH07115182A JP H07115182 A JPH07115182 A JP H07115182A JP 5258172 A JP5258172 A JP 5258172A JP 25817293 A JP25817293 A JP 25817293A JP H07115182 A JPH07115182 A JP H07115182A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- photoelectric conversion
- conversion element
- solid
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 簡単なデバイス、回路構成で高解像の静止画
用メモリー機能付き光電変換素子および固体撮像装置を
提供する。 【構成】 光電変換素子はＳｉ基板上に形成したソース
拡散層、ドレイン拡散層およびトンネル酸化膜、トンネ
ル酸化膜上に設けた浮遊ゲート、浮遊ゲート上に酸化膜
を介して設けた制御ゲート、制御ゲート上に順次形成し
た光導電膜と透明電極からなる。この光電変換素子とア
クセス用ＭＯＳ−ＦＥＴからなる画素を２次元配列し、
且つ光導電膜および透明電極を各々、画素間で共通の薄
膜層することにより固体撮像装置を構成する。透明電極
にリセット電圧を与えた後、全画素一斉に充分な光を照
射するリセット動作および透明電極に撮像電圧を与えて
被写体からの増を撮像面に結ぶばせて行なう撮像動作を
経て、Ｘ−Ｙマトリクス式に画素信号を読み取る。
用メモリー機能付き光電変換素子および固体撮像装置を
提供する。 【構成】 光電変換素子はＳｉ基板上に形成したソース
拡散層、ドレイン拡散層およびトンネル酸化膜、トンネ
ル酸化膜上に設けた浮遊ゲート、浮遊ゲート上に酸化膜
を介して設けた制御ゲート、制御ゲート上に順次形成し
た光導電膜と透明電極からなる。この光電変換素子とア
クセス用ＭＯＳ−ＦＥＴからなる画素を２次元配列し、
且つ光導電膜および透明電極を各々、画素間で共通の薄
膜層することにより固体撮像装置を構成する。透明電極
にリセット電圧を与えた後、全画素一斉に充分な光を照
射するリセット動作および透明電極に撮像電圧を与えて
被写体からの増を撮像面に結ぶばせて行なう撮像動作を
経て、Ｘ−Ｙマトリクス式に画素信号を読み取る。
Description
【０００１】
【産業上の利用分野】本発明は高精細ファクシミリ、デ
ジタル複写機、画像入力機器や静止画カメラ等に利用さ
れるメモリー機能付き光電変換素子および固体撮像装置
に関する。
ジタル複写機、画像入力機器や静止画カメラ等に利用さ
れるメモリー機能付き光電変換素子および固体撮像装置
に関する。
【０００２】
【従来の技術】従来、ＣＣＤ型、ＭＯＳ型固体撮像装置
が開発、実用化されてビデオカメラ、ファクシミリ、デ
ジタル複写機等に広く使われている。半導体デバイス、
プロセス技術の急激な進歩により、特にＣＣＤ型固体撮
像装置の画素数、感度、撮像速度等の諸性能が飛躍的に
向上した。今や、ハイビジョンテレビ用の固体撮像装置
の開発が精力的に進められている。ハイビジョンテレビ
では２００万画素（１９２０×１０３６画素）を必要と
し、そのために最先端の微細プロセスを駆使してその開
発が進められ、単一の画素サイズは約７×７μｍ2まで
縮小された。しかしながら、これ以上の画素サイズの縮
小はデバイスおよびプロセス面で難しいレベルに近づい
ている。ＭＯＳ型固体撮像装置はフォトダイオードに蓄
えられた信号電荷をＭＯＳ型電界効果トランジスタ（Ｍ
ＯＳ−ＦＥＴ）のスイッチ動作によって順次選択的に取
り出すもので、ＭＯＳ型はデバイスおよびプロセスがＣ
ＣＤ型に比べて簡単であるために、画素数の増大および
低コスト化に適しているが、信号感度が微弱で且つ容量
性結合による雑音が大きいために、ＣＣＤ型に比べて感
度、Ｓ／Ｎの面で劣る。
が開発、実用化されてビデオカメラ、ファクシミリ、デ
ジタル複写機等に広く使われている。半導体デバイス、
プロセス技術の急激な進歩により、特にＣＣＤ型固体撮
像装置の画素数、感度、撮像速度等の諸性能が飛躍的に
向上した。今や、ハイビジョンテレビ用の固体撮像装置
の開発が精力的に進められている。ハイビジョンテレビ
では２００万画素（１９２０×１０３６画素）を必要と
し、そのために最先端の微細プロセスを駆使してその開
発が進められ、単一の画素サイズは約７×７μｍ2まで
縮小された。しかしながら、これ以上の画素サイズの縮
小はデバイスおよびプロセス面で難しいレベルに近づい
ている。ＭＯＳ型固体撮像装置はフォトダイオードに蓄
えられた信号電荷をＭＯＳ型電界効果トランジスタ（Ｍ
ＯＳ−ＦＥＴ）のスイッチ動作によって順次選択的に取
り出すもので、ＭＯＳ型はデバイスおよびプロセスがＣ
ＣＤ型に比べて簡単であるために、画素数の増大および
低コスト化に適しているが、信号感度が微弱で且つ容量
性結合による雑音が大きいために、ＣＣＤ型に比べて感
度、Ｓ／Ｎの面で劣る。
【０００３】昨今、Ｓ／Ｎ向上のために各画素内で信号
レベルを増幅した後、ＭＯＳ−ＦＥＴからなるスイッチ
を介して画像信号を取り出す増幅型ＭＯＳ固体撮像装置
（特公昭５８−５００３０号公報）が開発されている。
従来例における増幅型ＭＯＳ固体撮像装置の光電変換素
子の断面図および等価回路を各々図４（ａ）、（ｂ）に
示す。同図（ａ）に示す光電変換素子３０は半導体基板
１上に形成したＭＯＳ−ＦＥＴ、そのゲート電極３１上
に設けた捕集電極３２、光導電膜９および透明電極１０
からなり、透明電極１０に適切な直流電圧を印加した状
態で、被写体からの光が光導電膜９に入射すると、その
入射光量に応じた信号電圧が捕集電極３２を通じてゲー
ト電極３１に誘起されて増幅された信号電流がＭＯＳ−
ＦＥＴのソース電極３またはドレイン電極４に現われる
という原理に基ずくもので、各水平走査によって読み出
した後、ライン毎に順次、ゲート電極３１を所望の電圧
にリセットする。同図（ｂ）に示す等価回路は（ａ）の
光電変換素子３０、アクセス用ＭＯＳ−ＦＥＴ１７、リ
セット用ＭＯＳ−ＦＥＴ３３およびアクセス用ＭＯＳ−
ＦＥＴ１７のゲート電極を行毎に共通に接続してなる垂
直選択ライン１８ａ、１８ｂ、１８ｃ、同ＭＯＳ−ＦＥ
Ｔのソース電極を列毎に共通に接続してなる水平選択ラ
イン１９ａ、１９ｂ、１９ｃ、リセット用ＭＯＳ−ＦＥ
Ｔ３３のゲート電極を行毎に共通に接続してなるリセッ
トライン３４ａ、３４ｂ、３４ｃ、水平選択用ＭＯＳ−
ＦＥＴ２０ａ、２０ｂ、２０ｃ、垂直駆動回路２２と水
平駆動回路２３およびリセット駆動回路３５からなる。
光電変換素子以外に１画素あたり２個のＭＯＳ−ＦＥＴ
が必要であり、更に垂直選択ライン１８ａ、１８ｂ、１
８ｃと水平選択ライン１９ａ、１９ｂ、１９ｃおよびリ
セットライン３４ａ、３４ｂ、３４ｃの３本の配線が必
要であり、これが高集積化の障害となっている。
レベルを増幅した後、ＭＯＳ−ＦＥＴからなるスイッチ
を介して画像信号を取り出す増幅型ＭＯＳ固体撮像装置
（特公昭５８−５００３０号公報）が開発されている。
従来例における増幅型ＭＯＳ固体撮像装置の光電変換素
子の断面図および等価回路を各々図４（ａ）、（ｂ）に
示す。同図（ａ）に示す光電変換素子３０は半導体基板
１上に形成したＭＯＳ−ＦＥＴ、そのゲート電極３１上
に設けた捕集電極３２、光導電膜９および透明電極１０
からなり、透明電極１０に適切な直流電圧を印加した状
態で、被写体からの光が光導電膜９に入射すると、その
入射光量に応じた信号電圧が捕集電極３２を通じてゲー
ト電極３１に誘起されて増幅された信号電流がＭＯＳ−
ＦＥＴのソース電極３またはドレイン電極４に現われる
という原理に基ずくもので、各水平走査によって読み出
した後、ライン毎に順次、ゲート電極３１を所望の電圧
にリセットする。同図（ｂ）に示す等価回路は（ａ）の
光電変換素子３０、アクセス用ＭＯＳ−ＦＥＴ１７、リ
セット用ＭＯＳ−ＦＥＴ３３およびアクセス用ＭＯＳ−
ＦＥＴ１７のゲート電極を行毎に共通に接続してなる垂
直選択ライン１８ａ、１８ｂ、１８ｃ、同ＭＯＳ−ＦＥ
Ｔのソース電極を列毎に共通に接続してなる水平選択ラ
イン１９ａ、１９ｂ、１９ｃ、リセット用ＭＯＳ−ＦＥ
Ｔ３３のゲート電極を行毎に共通に接続してなるリセッ
トライン３４ａ、３４ｂ、３４ｃ、水平選択用ＭＯＳ−
ＦＥＴ２０ａ、２０ｂ、２０ｃ、垂直駆動回路２２と水
平駆動回路２３およびリセット駆動回路３５からなる。
光電変換素子以外に１画素あたり２個のＭＯＳ−ＦＥＴ
が必要であり、更に垂直選択ライン１８ａ、１８ｂ、１
８ｃと水平選択ライン１９ａ、１９ｂ、１９ｃおよびリ
セットライン３４ａ、３４ｂ、３４ｃの３本の配線が必
要であり、これが高集積化の障害となっている。
【０００４】情報処理システムにおける画像入力機器、
静止画カメラ用固体撮像装置は静止画を対象とするため
に動画の場合ほどの高速撮像を必要としない。しかしな
がら、通常の印刷物と同等の高画質が要求されるため
に、ハイビジョンテレビ用固体撮像装置に比べても、更
に大きな画素数が必要とされる。つまり、４００万〜２
５００万個の画素数が必要である。これを従来方式のＣ
ＣＤ型またはＭＯＳ型固体撮像装置で実現することは極
めて困難である。従って、現在はデジタル複写機、ファ
クシミリ、画像入力機器における画像読み取りには１次
元固体撮像装置が用いられている。この場合、主走査は
電気的に行い、副走査は機械的な駆動によってページ読
み取りをしている。読み取りは１ライン毎に行なうため
に、必要な撮像素子は１ラインのみで簡単になるが、読
み取り速度が遅い。
静止画カメラ用固体撮像装置は静止画を対象とするため
に動画の場合ほどの高速撮像を必要としない。しかしな
がら、通常の印刷物と同等の高画質が要求されるため
に、ハイビジョンテレビ用固体撮像装置に比べても、更
に大きな画素数が必要とされる。つまり、４００万〜２
５００万個の画素数が必要である。これを従来方式のＣ
ＣＤ型またはＭＯＳ型固体撮像装置で実現することは極
めて困難である。従って、現在はデジタル複写機、ファ
クシミリ、画像入力機器における画像読み取りには１次
元固体撮像装置が用いられている。この場合、主走査は
電気的に行い、副走査は機械的な駆動によってページ読
み取りをしている。読み取りは１ライン毎に行なうため
に、必要な撮像素子は１ラインのみで簡単になるが、読
み取り速度が遅い。
【０００５】
【発明が解決しようとする課題】現在、最多の画素数を
誇るハイビジョンテレビ用固体撮像装置の画素数は約２
００万画素である。情報処理システムにおける画像入力
装置では対象は静止画であるが、ビデオカメラ以上の高
精細な読み取りが要求され、４００万〜２５００万画素
の撮像装置が必要になる。従来のＣＣＤ型やＭＯＳ型の
固体撮像装置で画素数をこのレベルまで増大させること
は技術的に困難であると同時にコストの面からも難し
い。
誇るハイビジョンテレビ用固体撮像装置の画素数は約２
００万画素である。情報処理システムにおける画像入力
装置では対象は静止画であるが、ビデオカメラ以上の高
精細な読み取りが要求され、４００万〜２５００万画素
の撮像装置が必要になる。従来のＣＣＤ型やＭＯＳ型の
固体撮像装置で画素数をこのレベルまで増大させること
は技術的に困難であると同時にコストの面からも難し
い。
【０００６】画像情報は一旦、画像メモリーに蓄えられ
て、信号処理が施される。従って、広い意味での画像入
力装置では、撮像装置とメモリーが対となって使用さ
れ、画素数の増大と共に回路規模が大きくなる。
て、信号処理が施される。従って、広い意味での画像入
力装置では、撮像装置とメモリーが対となって使用さ
れ、画素数の増大と共に回路規模が大きくなる。
【０００７】
【課題を解決するための手段】光電変換素子はＳｉ基板
上に形成したソース拡散層、ドレイン拡散層およびトン
ネル酸化膜、トンネル酸化膜上に設けた浮遊ゲート、浮
遊ゲート上に酸化膜を介して設けた制御ゲート、制御ゲ
ート上に順次形成した光導電膜と透明電極から構成す
る。
上に形成したソース拡散層、ドレイン拡散層およびトン
ネル酸化膜、トンネル酸化膜上に設けた浮遊ゲート、浮
遊ゲート上に酸化膜を介して設けた制御ゲート、制御ゲ
ート上に順次形成した光導電膜と透明電極から構成す
る。
【０００８】上記の光電変換素子とアクセス用スイッチ
からなる画素を２次元配列して撮像面を形成し、各画素
の光導電膜、透明電極を画素間で共通の薄膜層とするこ
とによって固体撮像装置を構成する。なお、アクセス用
スイッチはＭＯＳ−ＦＥＴで構成する。
からなる画素を２次元配列して撮像面を形成し、各画素
の光導電膜、透明電極を画素間で共通の薄膜層とするこ
とによって固体撮像装置を構成する。なお、アクセス用
スイッチはＭＯＳ−ＦＥＴで構成する。
【０００９】
【作用】Ｓｉ基板およびウエル拡散層に高電圧を、透明
電極にリセット電圧を印加し、撮像面全面に光照射する
と光導電膜の光導電効果によりリセット電圧が制御ゲー
トに導かれ、全画素の浮遊ゲート上の電荷がウエル拡散
層に引き抜かれる。その後、Ｓｉ基板およびウエル拡散
層を零電位にして透明電極に撮像用電圧を印加して、被
写体からの画像を撮像面に結ばせると画像パターンに従
って浮遊ゲートに電荷が注入される。この撮像状態の
後、透明電極に読み取り用電圧を印加して垂直選択ライ
ンおよび水平選択ラインの各１ラインを順次アクセスす
ることにより、画像信号を読み取る。
電極にリセット電圧を印加し、撮像面全面に光照射する
と光導電膜の光導電効果によりリセット電圧が制御ゲー
トに導かれ、全画素の浮遊ゲート上の電荷がウエル拡散
層に引き抜かれる。その後、Ｓｉ基板およびウエル拡散
層を零電位にして透明電極に撮像用電圧を印加して、被
写体からの画像を撮像面に結ばせると画像パターンに従
って浮遊ゲートに電荷が注入される。この撮像状態の
後、透明電極に読み取り用電圧を印加して垂直選択ライ
ンおよび水平選択ラインの各１ラインを順次アクセスす
ることにより、画像信号を読み取る。
【００１０】本発明の固体撮像装置において、画素は基
本的に１個の光電変換素子と１個のアクセス用ＭＯＳ−
ＦＥＴのみで構成されること、およびリセット動作状態
および撮像動作状態は共に透明電極および光電変換膜を
介して行われるために、リセット用ＭＯＳ−ＦＥＴおよ
びリセットラインが不要になる。よって、チップの平面
構造が極めて簡単になり画素数および画素密度の増大が
容易になる。更に画像入力装置において、撮像装置とメ
モリーデバイスが同一のＳｉ基板上に集積化されている
ためにシステムが簡単になる。
本的に１個の光電変換素子と１個のアクセス用ＭＯＳ−
ＦＥＴのみで構成されること、およびリセット動作状態
および撮像動作状態は共に透明電極および光電変換膜を
介して行われるために、リセット用ＭＯＳ−ＦＥＴおよ
びリセットラインが不要になる。よって、チップの平面
構造が極めて簡単になり画素数および画素密度の増大が
容易になる。更に画像入力装置において、撮像装置とメ
モリーデバイスが同一のＳｉ基板上に集積化されている
ためにシステムが簡単になる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。
説明する。
【００１２】図１は本発明の第１の実施例おける半導体
基板上に形成したメモリー機能付き光電変換素子の平面
図である。光電変換素子はＳｉ基板１上にウエル拡散層
２を設けてその上にソース拡散層３、ドレイン拡散層４
および両拡散層間に介在する形でトンネル酸化膜５を設
け、トンネル酸化膜５上にポリＳｉ膜からなる浮遊ゲー
ト６を堆積し、更に浮遊ゲート６上に酸化膜７を介して
ポリＳｉ膜からなる制御ゲート８を堆積し、制御ゲート
８上に順次、光導電膜９と透明電極１０を堆積すること
によって製作する。１１、１２は各々Ａｌ膜からなるソ
ースおよびドレイン電極である。本図では基板１はｎ型
導電体、ウエル拡散層はｐ型導電体で、ソース拡散層３
およびドレイン拡散層４はｎ型であり、チャンネルはｎ
型である。なお、ドレイン拡散層４を正電源に接続する
と、ソース拡散層３に接続したソース電極１１からフロ
ーティグゲート６上の電荷によって制御された信号電流
が出力される。トンネル酸化膜５は所望の電界を印加す
ることによって、ウエル拡散層２と浮遊ゲート６間で電
子の授受を可能にするものであり、その膜厚は約１０ｎ
ｍである。制御ゲート８はトンネル電流を制御したり、
読み出し条件を設定するための電界を発生させるもので
ある。基板から制御ゲート８までの構造はフラッシュメ
モリーのセル構造に類似している。メモリーセル上に光
導電膜９と透明電極１０を堆積させた構造で、光電変換
とメモリー機能を達成させている。光導電膜９としては
ａ・Ｓｉ、ＣｄＳまたは有機光導電体等の光導電膜が適
している。透明電極１０としてはＩＴＯ膜が適してい
る。ウエル拡散層をグランド電位にして、透明電極１０
に正の撮像電圧を印加した状態で露光すると、光導電膜
９の動作により制御ゲートにも撮像電圧が伝わり、トン
ネル酸化膜６を介して信号電荷がウエル拡散層から浮遊
ゲート６に注入される。その結果、ソース拡散層３、ド
レイン拡散層４および２種のゲート電極６、８からなる
ＭＯＳ−ＦＥＴの閾値電圧Ｖthは大きくなり、信号電流
は減少する。露光しない場合は光導電膜が導電しないた
めに浮遊ゲート６の電荷は変化せず、Ｖthも変化しな
い。よって、信号電流は減少しない。
基板上に形成したメモリー機能付き光電変換素子の平面
図である。光電変換素子はＳｉ基板１上にウエル拡散層
２を設けてその上にソース拡散層３、ドレイン拡散層４
および両拡散層間に介在する形でトンネル酸化膜５を設
け、トンネル酸化膜５上にポリＳｉ膜からなる浮遊ゲー
ト６を堆積し、更に浮遊ゲート６上に酸化膜７を介して
ポリＳｉ膜からなる制御ゲート８を堆積し、制御ゲート
８上に順次、光導電膜９と透明電極１０を堆積すること
によって製作する。１１、１２は各々Ａｌ膜からなるソ
ースおよびドレイン電極である。本図では基板１はｎ型
導電体、ウエル拡散層はｐ型導電体で、ソース拡散層３
およびドレイン拡散層４はｎ型であり、チャンネルはｎ
型である。なお、ドレイン拡散層４を正電源に接続する
と、ソース拡散層３に接続したソース電極１１からフロ
ーティグゲート６上の電荷によって制御された信号電流
が出力される。トンネル酸化膜５は所望の電界を印加す
ることによって、ウエル拡散層２と浮遊ゲート６間で電
子の授受を可能にするものであり、その膜厚は約１０ｎ
ｍである。制御ゲート８はトンネル電流を制御したり、
読み出し条件を設定するための電界を発生させるもので
ある。基板から制御ゲート８までの構造はフラッシュメ
モリーのセル構造に類似している。メモリーセル上に光
導電膜９と透明電極１０を堆積させた構造で、光電変換
とメモリー機能を達成させている。光導電膜９としては
ａ・Ｓｉ、ＣｄＳまたは有機光導電体等の光導電膜が適
している。透明電極１０としてはＩＴＯ膜が適してい
る。ウエル拡散層をグランド電位にして、透明電極１０
に正の撮像電圧を印加した状態で露光すると、光導電膜
９の動作により制御ゲートにも撮像電圧が伝わり、トン
ネル酸化膜６を介して信号電荷がウエル拡散層から浮遊
ゲート６に注入される。その結果、ソース拡散層３、ド
レイン拡散層４および２種のゲート電極６、８からなる
ＭＯＳ−ＦＥＴの閾値電圧Ｖthは大きくなり、信号電流
は減少する。露光しない場合は光導電膜が導電しないた
めに浮遊ゲート６の電荷は変化せず、Ｖthも変化しな
い。よって、信号電流は減少しない。
【００１３】図２は本発明の第２の実施例における固体
撮像装置の等価回路を示す。２次元配列した各画素１５
は実施例１の光電変換素子１６とアクセス用ＭＯＳ−Ｆ
ＥＴ１７からなる。１８ａ、１８ｂ、１８ｃはアクセス
用ＭＯＳ−ＦＥＴ１７のゲート電極を行毎に共通に接続
してなる垂直走査ライン、１９ａ、１９ｂ、１９ｃはア
クセス用ＭＯＳ−ＦＥＴのソース電極を列毎に共通に接
続してなる水平走査ライン、２０ａ、２０ｂ、２０ｃは
水平走査用ＭＯＳ−ＦＥＴ、２１は水平走査用ＭＯＳ−
ＦＥＴ２０ａ、２０ｂ、２０ｃのソース電極を共通に接
続してなる画像信号出力ライン、２２は垂直走査ライン
１８ａ、１８ｂ、１８ｃを順次駆動するための垂直駆動
回路、２３は水平走査用ＭＯＳ−ＦＥＴ２０ａ、２０
ｂ、２０ｃを順次駆動するための水平駆動回路である。
２４は光電変換素子を構成するウエルを共通に接続する
共通ウエルラインである。各光電変換素子１６のソース
電極は各アクセス用ＭＯＳ−ＦＥＴのドレインに接続
し、光電変換素子１６のドレイン電極は正電源に接続し
ている。画素は基本的に１個の光電変換素子１６と１個
のＭＯＳ−ＦＥＴ１７のみで構成されること、およびリ
セットプロセスと撮像プロセスは共に光導電膜９を介し
て一斉に行われるために、リセットラインが不要になる
ことにより構造が極めて簡単になり画素数および画素密
度の増大が容易になる。なお、１次元配列した光電変換
素子１６とアクセス用ＭＯＳ−ＦＥＴからなる画素と、
水平走査用ＭＯＳ−ＦＥＴと水平駆動回路とから１次元
固体撮像装置が構成できることは明かである。
撮像装置の等価回路を示す。２次元配列した各画素１５
は実施例１の光電変換素子１６とアクセス用ＭＯＳ−Ｆ
ＥＴ１７からなる。１８ａ、１８ｂ、１８ｃはアクセス
用ＭＯＳ−ＦＥＴ１７のゲート電極を行毎に共通に接続
してなる垂直走査ライン、１９ａ、１９ｂ、１９ｃはア
クセス用ＭＯＳ−ＦＥＴのソース電極を列毎に共通に接
続してなる水平走査ライン、２０ａ、２０ｂ、２０ｃは
水平走査用ＭＯＳ−ＦＥＴ、２１は水平走査用ＭＯＳ−
ＦＥＴ２０ａ、２０ｂ、２０ｃのソース電極を共通に接
続してなる画像信号出力ライン、２２は垂直走査ライン
１８ａ、１８ｂ、１８ｃを順次駆動するための垂直駆動
回路、２３は水平走査用ＭＯＳ−ＦＥＴ２０ａ、２０
ｂ、２０ｃを順次駆動するための水平駆動回路である。
２４は光電変換素子を構成するウエルを共通に接続する
共通ウエルラインである。各光電変換素子１６のソース
電極は各アクセス用ＭＯＳ−ＦＥＴのドレインに接続
し、光電変換素子１６のドレイン電極は正電源に接続し
ている。画素は基本的に１個の光電変換素子１６と１個
のＭＯＳ−ＦＥＴ１７のみで構成されること、およびリ
セットプロセスと撮像プロセスは共に光導電膜９を介し
て一斉に行われるために、リセットラインが不要になる
ことにより構造が極めて簡単になり画素数および画素密
度の増大が容易になる。なお、１次元配列した光電変換
素子１６とアクセス用ＭＯＳ−ＦＥＴからなる画素と、
水平走査用ＭＯＳ−ＦＥＴと水平駆動回路とから１次元
固体撮像装置が構成できることは明かである。
【００１４】次に、リセット、撮像、読み出しの３つの
動作状態からなる本光電変換素子１６の典型的な撮像方
式を図３を参照しながら説明する。第１のリセット動作
状態では透明電極を零電位にしてウエル拡散層を高電圧
（約１０ｖ）に保った状態で、光導電膜９の全面に被写
体とは別に、光源から強い光を照射することによって、
その光導電効果で制御ゲートを零電位にし、浮遊ゲート
６上の電荷をウエル拡散層２に吐き出させる動作状態で
ある。その結果、浮遊ゲート６から電荷が消失し、光電
変換素子を構成するＭＯＳ−ＦＥＴの閾値電圧Ｖthが負
になる。つまり、このリセット動作状態の終了後には光
電変換素子を構成する全ＭＯＳ−ＦＥＴのＶthは負にな
る。第２の撮像動作状態では透明電極に撮像電圧（約１
０ｖ）を印加し、ウエル拡散層を零電位にした状態で露
光することによって、光導電膜９の光導電効果により撮
像面上の画像パターンに従って制御ゲートに撮像電圧が
印加され、制御ゲートの電位パターンにしたがってトン
ネル酸化膜を介して信号電荷がウエル拡散層２から浮遊
ゲート６に注入される。その結果、ソース拡散層３、ド
レイン拡散層４および２種のゲート電極からなるトラン
ジスタの閾値電圧Ｖthは画像パターンに従って正にな
る。露光されていない光導電膜９は導電しないために、
制御ゲート８の電圧に変化はなく、従って浮遊ゲート６
の電荷も変化せず、Ｖthは負のままである。撮像時間は
光導電膜９とトンネル電流の応答時間で決まり、光導電
膜としてａ・Ｓｉを用い、トンネル酸化膜厚１０ｎｍの
場合、１００μｓ以下である。第３の読み出し動作状態
は透明電極を零電位に保ち、光導電膜の全面にリセット
時と同一の光源から強い光を照射した状態で、垂直駆動
回路２２および水平駆動回路２３から各々走査信号を出
力することによって、順次、選択された画素からの画像
信号が画像信号出力ライン２１に出力させる。つまり、
アクセス用ＭＯＳ−ＦＥＴ１７を２次元的に走査するこ
とによって、光電変換素子１６を構成するＭＯＳ−ＦＥ
Ｔの閾値電圧に従って、２値化された画像信号が画像信
号出力ライン２１から出力される。読み出し時、透明電
極１０に印可する電圧を制御することによって、２値化
のスライスレベルを変えることもできる。画像信号が不
揮発性メモリーの浮遊ゲート８に蓄えられているため
に、非破壊的に読み出すことが出来ると同時に電源を切
っても画像情報が失われない。従って、このメモリー機
能は画像処理用のメモリーも兼ねることができる。
動作状態からなる本光電変換素子１６の典型的な撮像方
式を図３を参照しながら説明する。第１のリセット動作
状態では透明電極を零電位にしてウエル拡散層を高電圧
（約１０ｖ）に保った状態で、光導電膜９の全面に被写
体とは別に、光源から強い光を照射することによって、
その光導電効果で制御ゲートを零電位にし、浮遊ゲート
６上の電荷をウエル拡散層２に吐き出させる動作状態で
ある。その結果、浮遊ゲート６から電荷が消失し、光電
変換素子を構成するＭＯＳ−ＦＥＴの閾値電圧Ｖthが負
になる。つまり、このリセット動作状態の終了後には光
電変換素子を構成する全ＭＯＳ−ＦＥＴのＶthは負にな
る。第２の撮像動作状態では透明電極に撮像電圧（約１
０ｖ）を印加し、ウエル拡散層を零電位にした状態で露
光することによって、光導電膜９の光導電効果により撮
像面上の画像パターンに従って制御ゲートに撮像電圧が
印加され、制御ゲートの電位パターンにしたがってトン
ネル酸化膜を介して信号電荷がウエル拡散層２から浮遊
ゲート６に注入される。その結果、ソース拡散層３、ド
レイン拡散層４および２種のゲート電極からなるトラン
ジスタの閾値電圧Ｖthは画像パターンに従って正にな
る。露光されていない光導電膜９は導電しないために、
制御ゲート８の電圧に変化はなく、従って浮遊ゲート６
の電荷も変化せず、Ｖthは負のままである。撮像時間は
光導電膜９とトンネル電流の応答時間で決まり、光導電
膜としてａ・Ｓｉを用い、トンネル酸化膜厚１０ｎｍの
場合、１００μｓ以下である。第３の読み出し動作状態
は透明電極を零電位に保ち、光導電膜の全面にリセット
時と同一の光源から強い光を照射した状態で、垂直駆動
回路２２および水平駆動回路２３から各々走査信号を出
力することによって、順次、選択された画素からの画像
信号が画像信号出力ライン２１に出力させる。つまり、
アクセス用ＭＯＳ−ＦＥＴ１７を２次元的に走査するこ
とによって、光電変換素子１６を構成するＭＯＳ−ＦＥ
Ｔの閾値電圧に従って、２値化された画像信号が画像信
号出力ライン２１から出力される。読み出し時、透明電
極１０に印可する電圧を制御することによって、２値化
のスライスレベルを変えることもできる。画像信号が不
揮発性メモリーの浮遊ゲート８に蓄えられているため
に、非破壊的に読み出すことが出来ると同時に電源を切
っても画像情報が失われない。従って、このメモリー機
能は画像処理用のメモリーも兼ねることができる。
【００１５】
【発明の効果】本発明の光電変換素子では信号電荷が浮
遊ゲートに保持されるために、非破壊読み出しが出来る
ばかりではなく、電源を切断してもメモリ−機能により
画像信号が消滅しない。また、本発明の固体撮像装置で
は画素が基本的に１個の光電変換素子と１個のアクセス
用ＭＯＳ−ＦＥＴで構成され、且つリセットラインが不
要であるためにチップの平面構造が極めて簡単になり、
画素数および画素密度の増大が容易になる。更に、撮像
装置とメモリーデバイスが同一のＳｉチップとして集積
化されるためにシステムが簡略化できる。以上の諸機能
により本発明の産業上の効果は極めて大である。
遊ゲートに保持されるために、非破壊読み出しが出来る
ばかりではなく、電源を切断してもメモリ−機能により
画像信号が消滅しない。また、本発明の固体撮像装置で
は画素が基本的に１個の光電変換素子と１個のアクセス
用ＭＯＳ−ＦＥＴで構成され、且つリセットラインが不
要であるためにチップの平面構造が極めて簡単になり、
画素数および画素密度の増大が容易になる。更に、撮像
装置とメモリーデバイスが同一のＳｉチップとして集積
化されるためにシステムが簡略化できる。以上の諸機能
により本発明の産業上の効果は極めて大である。
【図１】本発明の第１の実施例における光電変換素子の
断面図
断面図
【図２】本発明の第２の実施例における固体撮像装置の
等価回路図
等価回路図
【図３】本発明の固体撮像装置の撮像方式を示す図
【図４】（ａ）は従来例における増幅型ＭＯＳ固体撮像
装置の光電変換素子の断面図 （ｂ）は従来例における増幅型ＭＯＳ固体撮像装置の等
価回路図
装置の光電変換素子の断面図 （ｂ）は従来例における増幅型ＭＯＳ固体撮像装置の等
価回路図
１ Ｓｉ基板 ２ ウエル拡散層 ３ ソース拡散層 ４ ドレイン拡散層 ５ トンネル酸化膜 ６ 浮遊ゲート ７ 酸化膜 ８ 制御ゲート ９ 光導電膜 １０ 透明電極 １６ 光電変換素子 １７ アクセス用ＭＯＳ−ＦＥＴ １８ 垂直走査ライン １９ 水平走査ライン ２０ 水平走査用ＭＯＳ−ＦＥＴ ２１ 画像信号出力ライン ２２ 垂直駆動回路 ２３ 水平駆動回路 ２４ 共通ウエルライン
Claims (3)
- 【請求項１】Ｓｉ基板上に形成したウエル拡散層、ウエ
ル拡散層領域に形成したソース拡散層、ドレイン拡散層
およびトンネル酸化膜、トンネル酸化膜上に設けた浮遊
ゲート、浮遊ゲート上に酸化膜を介して設けた制御ゲー
ト、制御ゲート上に順次形成した光導電膜と透明電極か
らなることを特徴とする光電変換素子。 - 【請求項２】請求項１の光電変換素子とアクセス用スイ
ッチからなる画素を１次元または２次元配列し、光導電
膜、透明電極を各々画素間で共通の薄膜層としたことを
特徴とする固体撮像装置。 - 【請求項３】Ｓｉ基板およびウエル拡散層に高電圧を印
加し、リセット電圧を透明電極に印加し、撮像面の全面
に光照射することによって、リセット電圧を制御ゲート
に導き、浮遊ゲート上の電荷を除去する第１の動作状態
と、Ｓｉ基板およびウエル拡散層を零電位にして、撮像
用電圧を透明電極に印加した後、被写体からの画像パタ
ーンを撮像面に結ばせることにより、ウエル拡散層から
浮遊電極へ電荷を注入させる第２の動作状態、および垂
直選択ラインおよび水平選択ラインの各１ラインを順次
アクセスすることにより、画像信号を読み取る第３の動
作状態からなることを特徴とする請求項２記載の固体撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5258172A JPH07115182A (ja) | 1993-10-15 | 1993-10-15 | メモリー機能付き光電変換素子および固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5258172A JPH07115182A (ja) | 1993-10-15 | 1993-10-15 | メモリー機能付き光電変換素子および固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115182A true JPH07115182A (ja) | 1995-05-02 |
Family
ID=17316531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5258172A Pending JPH07115182A (ja) | 1993-10-15 | 1993-10-15 | メモリー機能付き光電変換素子および固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115182A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045875A1 (en) * | 1995-05-10 | 1997-12-04 | National Semiconductor Corporation | Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array |
| WO1998021756A1 (de) * | 1996-11-12 | 1998-05-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Sensorelement |
| US6141243A (en) * | 1996-11-12 | 2000-10-31 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Sensor element |
| JP2017537454A (ja) * | 2014-07-09 | 2017-12-14 | キム，フン | イメージセンサーの単位画素及びその受光素子 |
-
1993
- 1993-10-15 JP JP5258172A patent/JPH07115182A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045875A1 (en) * | 1995-05-10 | 1997-12-04 | National Semiconductor Corporation | Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array |
| WO1998021756A1 (de) * | 1996-11-12 | 1998-05-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Sensorelement |
| US6141243A (en) * | 1996-11-12 | 2000-10-31 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Sensor element |
| KR100319057B1 (ko) * | 1996-11-12 | 2001-12-29 | 슈베르트 헬무트 | 센서 소자 |
| JP2017537454A (ja) * | 2014-07-09 | 2017-12-14 | キム，フン | イメージセンサーの単位画素及びその受光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1200555C (zh) | 互补金属氧化物半导体成像器件 | |
| US8183604B2 (en) | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
| US6342920B2 (en) | Photoelectric conversion device | |
| CN104813653B (zh) | 固体摄像装置及其驱动方法 | |
| US20040130757A1 (en) | Solid-state imaging device and control method for same | |
| CN102208422A (zh) | 固体摄像器件、固体摄像器件制造方法以及电子装置 | |
| JP6351423B2 (ja) | 撮像装置及び撮像システム | |
| CN104349077A (zh) | 固态成像装置、其驱动方法和电子设备 | |
| JP2001339643A (ja) | 固体撮像装置用黒レベル発生回路及び固体撮像装置 | |
| JP3278243B2 (ja) | 光電変換装置 | |
| US10680032B2 (en) | Photoelectric conversion element and solid-state image pickup device | |
| JP4761491B2 (ja) | 固体撮像装置及びそれを用いた撮像システム | |
| US10805567B2 (en) | Imaging pixels with non-destructive readout capabilities | |
| JP3248225B2 (ja) | 固体撮像素子の製造方法 | |
| US11843011B2 (en) | Pixel and global shutter image sensor | |
| JP3053721B2 (ja) | 固体撮像装置 | |
| JPH06283695A (ja) | ２次元固体撮像装置および撮像方式 | |
| Zarnowski et al. | Performance of a large-format charge-injection device | |
| JPH02181470A (ja) | 固体撮像素子 | |
| JP2003324191A (ja) | 光電変換装置及び撮像装置 | |
| JP3466660B2 (ja) | 固体撮像素子 | |
| JPH01184954A (ja) | 固体撮像装置 | |
| JP3391697B2 (ja) | 固体撮像装置 | |
| JPH10289993A (ja) | 固体撮像装置とその製造方法 | |
| JPH0127591B2 (ja) |