JPH07115201A - 薄膜トランジスターの製造装置 - Google Patents
薄膜トランジスターの製造装置Info
- Publication number
- JPH07115201A JPH07115201A JP25789793A JP25789793A JPH07115201A JP H07115201 A JPH07115201 A JP H07115201A JP 25789793 A JP25789793 A JP 25789793A JP 25789793 A JP25789793 A JP 25789793A JP H07115201 A JPH07115201 A JP H07115201A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- film transistor
- gate electrode
- thin film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 不純物イオンの注入回数を増やすことなく、
生産性のよいＯＦＦ特性の優れた薄膜トランジスターの
製造装置を提供する。 【構成】 ゲート電極３を形成して不純物イオンを注入
した後、基板を回転させながら斜め上方よりエネルギー
ビームを照射することにより半導体層１を複数の領域に
区分する。（図１(ｆ)）
生産性のよいＯＦＦ特性の優れた薄膜トランジスターの
製造装置を提供する。 【構成】 ゲート電極３を形成して不純物イオンを注入
した後、基板を回転させながら斜め上方よりエネルギー
ビームを照射することにより半導体層１を複数の領域に
区分する。（図１(ｆ)）
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス型の液晶表示装置（ＬＣＤ）における非線形素子や駆
動回路等を構成する回路素子に用いられる薄膜トランジ
スターの製造装置に関する。
ス型の液晶表示装置（ＬＣＤ）における非線形素子や駆
動回路等を構成する回路素子に用いられる薄膜トランジ
スターの製造装置に関する。
【０００２】
【従来の技術】近年、平面デイスプレイ等の画像表示素
子への応用を目的とした薄膜トランジスター（ＴＦＴ）
の開発が活発に行われており、特に上述したようなアク
ティブマトリックス型液晶表示装置等に用いられる薄膜
トランジスターの特性としては、移動度が高く、ＯＮ電
流／ＯＦＦ電流との比（ＯＮ・ＯＦＦ電流比）が大き
く、耐圧が高いといった特性や、素子サイズの縮小化等
が要求されている。
子への応用を目的とした薄膜トランジスター（ＴＦＴ）
の開発が活発に行われており、特に上述したようなアク
ティブマトリックス型液晶表示装置等に用いられる薄膜
トランジスターの特性としては、移動度が高く、ＯＮ電
流／ＯＦＦ電流との比（ＯＮ・ＯＦＦ電流比）が大き
く、耐圧が高いといった特性や、素子サイズの縮小化等
が要求されている。
【０００３】その中でも、多結晶半導体ＴＦＴは、非晶
質半導体膜を用いた場合と比べて高性能・高信頼性等の
長所があるものの、その一方では成膜に高温を要するな
どという短所が残っている。このことより、高温プロセ
スを得ずに多結晶半導体膜を得ることが出来るレーザー
光照射による非晶質半導体膜の結晶化技術の研究・応用
が盛んに行われている。
質半導体膜を用いた場合と比べて高性能・高信頼性等の
長所があるものの、その一方では成膜に高温を要するな
どという短所が残っている。このことより、高温プロセ
スを得ずに多結晶半導体膜を得ることが出来るレーザー
光照射による非晶質半導体膜の結晶化技術の研究・応用
が盛んに行われている。
【０００４】また、多結晶半導体薄膜を用いて薄膜トラ
ンジスターを形成した場合、ＯＮ電流は比較的大きい値
が得られるものの、多結晶半導体薄膜中に多くのトラッ
プ準位が局在しているため、このトラップ準位を介して
かなり多くのＯＦＦ電流が流れてしまい、データの保持
特性を悪化させてしまっている。したがって、ＯＦＦ電
流を小さく抑えることも急務となっている。
ンジスターを形成した場合、ＯＮ電流は比較的大きい値
が得られるものの、多結晶半導体薄膜中に多くのトラッ
プ準位が局在しているため、このトラップ準位を介して
かなり多くのＯＦＦ電流が流れてしまい、データの保持
特性を悪化させてしまっている。したがって、ＯＦＦ電
流を小さく抑えることも急務となっている。
【０００５】そこで、ＴＦＴの高いＯＮ電流／ＯＦＦ電
流比、高耐圧化を実現させるために、薄膜トランジスタ
ーのソース・ドレイン領域をゲート電極に近い側に、同
じ導電型の不純物低濃度領域を設け、ソース領域とドレ
イン領域との間に形成されるＰＮ接合部の電界集中を緩
和することにより、ＯＦＦ電流の低減をはかる試みが行
われている。
流比、高耐圧化を実現させるために、薄膜トランジスタ
ーのソース・ドレイン領域をゲート電極に近い側に、同
じ導電型の不純物低濃度領域を設け、ソース領域とドレ
イン領域との間に形成されるＰＮ接合部の電界集中を緩
和することにより、ＯＦＦ電流の低減をはかる試みが行
われている。
【０００６】従来このような不純物低濃度領域（不純物
低活性化領域）を作成するためには、ゲート側面にサイ
ドウォールを形成して不純物イオン注入を行う方法や、
不純物イオン注入時専用のマスクパターンを用いて注入
量を制限するための膜をパターニングし、不純物イオン
の注入を行う手法、または特公平３−３８７５５号公報
に記載されているように、オフセット領域をもつ薄膜ト
ランジスターに不純物イオンを注入する等の方法が取ら
れている。
低活性化領域）を作成するためには、ゲート側面にサイ
ドウォールを形成して不純物イオン注入を行う方法や、
不純物イオン注入時専用のマスクパターンを用いて注入
量を制限するための膜をパターニングし、不純物イオン
の注入を行う手法、または特公平３−３８７５５号公報
に記載されているように、オフセット領域をもつ薄膜ト
ランジスターに不純物イオンを注入する等の方法が取ら
れている。
【０００７】上述した手法により、不純物を低濃度に注
入した領域を作成する場合には、次のようなプロセスが
考えられる。
入した領域を作成する場合には、次のようなプロセスが
考えられる。
【０００８】第１の方法は、ゲート電極の側面部にサイ
ドウォールを形成して、不純物イオンの注入にゲート電
極およびサイドウォールをマスクとして利用するもので
ある。この製造工程を図２を参照しながら説明する。ま
ず、図２（ａ）および（ｂ）に示すように基板上に半導
体層１とゲート絶縁膜２とを順次形成し、図２（ｃ）に
示すようにゲート電極３を形成した後、図２（ｄ）に示
すようにエッチングによりゲート電極３の下方のみを残
してゲート絶縁膜２をパターニングする。次いで、図２
（ｅ）に示すようにゲート電極３をマスクとし、不純物
イオンを用いて半導体層１に１回目のイオン注入を行っ
た後、図２（ｆ）に示すように基板に絶縁膜６を堆積
し、図２（ｇ）に示すようにエッチバックによりゲート
絶縁膜２およびゲート電極３の周囲にサイドウォール１
０を形成する。しかる後、ゲート電極３とサイドウォー
ル１０とをマスクとして、１回目のイオン注入で用いた
不純物イオンと同一導電型の不純物イオンを用いて半導
体層１に２回目のイオン注入を行う。これにより、半導
体層１のゲート電極３に対向する、不純物イオンが注入
されない部分にはチャネル領域１７が形成されることに
なり、チャネル領域１７に隣接する両側の部分には低濃
度不純物領域４が形成され、低濃度不純物領域４に隣接
する両外側の部分には高濃度不純物領域５が形成され
る。
ドウォールを形成して、不純物イオンの注入にゲート電
極およびサイドウォールをマスクとして利用するもので
ある。この製造工程を図２を参照しながら説明する。ま
ず、図２（ａ）および（ｂ）に示すように基板上に半導
体層１とゲート絶縁膜２とを順次形成し、図２（ｃ）に
示すようにゲート電極３を形成した後、図２（ｄ）に示
すようにエッチングによりゲート電極３の下方のみを残
してゲート絶縁膜２をパターニングする。次いで、図２
（ｅ）に示すようにゲート電極３をマスクとし、不純物
イオンを用いて半導体層１に１回目のイオン注入を行っ
た後、図２（ｆ）に示すように基板に絶縁膜６を堆積
し、図２（ｇ）に示すようにエッチバックによりゲート
絶縁膜２およびゲート電極３の周囲にサイドウォール１
０を形成する。しかる後、ゲート電極３とサイドウォー
ル１０とをマスクとして、１回目のイオン注入で用いた
不純物イオンと同一導電型の不純物イオンを用いて半導
体層１に２回目のイオン注入を行う。これにより、半導
体層１のゲート電極３に対向する、不純物イオンが注入
されない部分にはチャネル領域１７が形成されることに
なり、チャネル領域１７に隣接する両側の部分には低濃
度不純物領域４が形成され、低濃度不純物領域４に隣接
する両外側の部分には高濃度不純物領域５が形成され
る。
【０００９】第２の方法は、不純物イオンの注入工程に
レジスト膜をマスクとして利用するものである。この製
造工程を図３に示す。図３（ａ）〜図４（ｅ）に示すよ
うに、第１の方法と同様にして１回目のイオン注入を行
い、その後図３（ｆ）に示すように基板を覆ってイオン
注入マスク９を形成し、レジストパターンを用いてイオ
ン注入マスク９をパターニングする。しかる後、図３
（ｇ）に示すようにイオン注入マスク９をマスクとし
て、１回目のイオン注入で用いた不純物イオンと同一導
電型の不純物イオンを用い半導体層１に２回目のイオン
注入を行う。これにより、半導体層１にはゲート電極３
に対向する部分にチャネル領域１７が形成されることに
なり、チャネル領域１７に隣接する両側の部分には低濃
度不純物領域４が形成され、低濃度不純物領域４に隣接
する両外側の部分には高濃度不純物領域５が形成され
る。
レジスト膜をマスクとして利用するものである。この製
造工程を図３に示す。図３（ａ）〜図４（ｅ）に示すよ
うに、第１の方法と同様にして１回目のイオン注入を行
い、その後図３（ｆ）に示すように基板を覆ってイオン
注入マスク９を形成し、レジストパターンを用いてイオ
ン注入マスク９をパターニングする。しかる後、図３
（ｇ）に示すようにイオン注入マスク９をマスクとし
て、１回目のイオン注入で用いた不純物イオンと同一導
電型の不純物イオンを用い半導体層１に２回目のイオン
注入を行う。これにより、半導体層１にはゲート電極３
に対向する部分にチャネル領域１７が形成されることに
なり、チャネル領域１７に隣接する両側の部分には低濃
度不純物領域４が形成され、低濃度不純物領域４に隣接
する両外側の部分には高濃度不純物領域５が形成され
る。
【００１０】第３の方法は、オフセットゲート領域を形
成するものであり、特公平３−３８７５５号公報に記載
されている。この製造工程を図４に示す。先ず、図４
（ａ）に示すように基板上に半導体層１を形成し、次い
で図４（ｂ）に示すように半導体層１上にイオン注入マ
スク９をゲート電極の形成部分を覆うように形成する。
続いて、イオン注入マスク９をマスクとして、不純物イ
オンを用いて１回目のイオン注入を行い、その後図４
（ｃ）に示すようにイオン注入マスク９を除去して図４
（ｄ）に示すようにゲート絶縁膜２を形成する。次に、
図４（ｅ）に示すようにゲート電極３を形成し、その後
ゲート電極３をマスクとして、１回目の不純物イオンの
注入で用いた不純物イオンと同一導電型の不純物イオン
を用いて半導体層１に２回目のイオン注入を行う。これ
により、半導体層１にはゲート電極３に対向する部分に
チャネル領域１７が形成されることになり、チャネル領
域１７に隣接する両側の部分には低濃度不純物領域４が
形成され、低濃度不純物領域４に隣接する両外側の部分
には高濃度不純物領域５が形成される。
成するものであり、特公平３−３８７５５号公報に記載
されている。この製造工程を図４に示す。先ず、図４
（ａ）に示すように基板上に半導体層１を形成し、次い
で図４（ｂ）に示すように半導体層１上にイオン注入マ
スク９をゲート電極の形成部分を覆うように形成する。
続いて、イオン注入マスク９をマスクとして、不純物イ
オンを用いて１回目のイオン注入を行い、その後図４
（ｃ）に示すようにイオン注入マスク９を除去して図４
（ｄ）に示すようにゲート絶縁膜２を形成する。次に、
図４（ｅ）に示すようにゲート電極３を形成し、その後
ゲート電極３をマスクとして、１回目の不純物イオンの
注入で用いた不純物イオンと同一導電型の不純物イオン
を用いて半導体層１に２回目のイオン注入を行う。これ
により、半導体層１にはゲート電極３に対向する部分に
チャネル領域１７が形成されることになり、チャネル領
域１７に隣接する両側の部分には低濃度不純物領域４が
形成され、低濃度不純物領域４に隣接する両外側の部分
には高濃度不純物領域５が形成される。
【００１１】第４の方法は、層間絶縁膜にコンタクトホ
ールを設けた状態で不純物イオンの注入を行うものであ
る。この製造工程を図５に示す。図５（ａ）〜（ｄ）に
示すように、第１の方法と同様にして１回目のイオン注
入を行った後、図５（ｅ）に示すように基板を覆って絶
縁膜６を形成し、絶縁膜６をパターニングすることによ
りコンタクトホール７を形成した後、図５（ｆ）に示す
ように絶縁膜６をマスクとして、１回目のイオン注入で
用いた不純物イオンと同一導電型の不純物イオンを用い
半導体層１に２回目のイオン注入を行う。これにより、
コンタクトホール７が形成された半導体層１部分は絶縁
膜６で覆われていないので、半導体層１にはゲート電極
３に対向する部分にチャネル領域１７が形成され、チャ
ネル領域１７に隣接する両側の部分には低濃度不純物領
域４が形成され、低濃度不純物領域４に隣接する両外側
の部分には高濃度不純物領域５が形成される。
ールを設けた状態で不純物イオンの注入を行うものであ
る。この製造工程を図５に示す。図５（ａ）〜（ｄ）に
示すように、第１の方法と同様にして１回目のイオン注
入を行った後、図５（ｅ）に示すように基板を覆って絶
縁膜６を形成し、絶縁膜６をパターニングすることによ
りコンタクトホール７を形成した後、図５（ｆ）に示す
ように絶縁膜６をマスクとして、１回目のイオン注入で
用いた不純物イオンと同一導電型の不純物イオンを用い
半導体層１に２回目のイオン注入を行う。これにより、
コンタクトホール７が形成された半導体層１部分は絶縁
膜６で覆われていないので、半導体層１にはゲート電極
３に対向する部分にチャネル領域１７が形成され、チャ
ネル領域１７に隣接する両側の部分には低濃度不純物領
域４が形成され、低濃度不純物領域４に隣接する両外側
の部分には高濃度不純物領域５が形成される。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
た従来の第１〜第４の方法においては、以下に述べるよ
うな問題点があった。
た従来の第１〜第４の方法においては、以下に述べるよ
うな問題点があった。
【００１３】まず、第１の方法においては、サイドウォ
ール１０を形成するための絶縁膜６の埋め込みとエッチ
バックの２つの工程が必要であり、また、イオン注入工
程を２回行わなくてはならない。
ール１０を形成するための絶縁膜６の埋め込みとエッチ
バックの２つの工程が必要であり、また、イオン注入工
程を２回行わなくてはならない。
【００１４】第２の方法および第３の方法においては、
レジスト膜の形成に、レジストパターンによるパターニ
ング、被膜の形成を行う必要があり、さらに第１の方法
と同様に、イオン注入工程を２回行わなくてはならな
い。
レジスト膜の形成に、レジストパターンによるパターニ
ング、被膜の形成を行う必要があり、さらに第１の方法
と同様に、イオン注入工程を２回行わなくてはならな
い。
【００１５】また、第４の方法においても同様に、イオ
ン注入工程を２回行わなくてはならない。
ン注入工程を２回行わなくてはならない。
【００１６】このように、上述したような従来の方法で
はイオン注入工程が２回必要であり、また、イオン注入
用のマスクを別に形成しなければならなかった。このた
め、製造工程の数が多く、複雑となり、得られるＴＦＴ
の製造コストが高くなるなどという問題点があった。
はイオン注入工程が２回必要であり、また、イオン注入
用のマスクを別に形成しなければならなかった。このた
め、製造工程の数が多く、複雑となり、得られるＴＦＴ
の製造コストが高くなるなどという問題点があった。
【００１７】本発明は、上記問題を解決するためのもの
であり、薄膜トランジスターを製造する際の工程数を少
なくし得る薄膜トランジスターの製造装置を提供するこ
とを目的とする。
であり、薄膜トランジスターを製造する際の工程数を少
なくし得る薄膜トランジスターの製造装置を提供するこ
とを目的とする。
【００１８】
【課題を解決するための手段】本発明の薄膜トランジス
ターの製造装置は、ゲート電極に対し、ゲート絶縁膜を
間に挟んで設けた半導体層が複数の領域に区分され、該
半導体層の該ゲート電極に対向する部分にチャネル領域
が、該チャネル領域に隣接する両側部分の少なくとも一
方に不純物の活性度が低い半導体領域が形成され、該チ
ャネル領域および該不純物の活性度が低い半導体領域を
囲んで隣接する両側部分に不純物の活性度が高い半導体
領域が形成される薄膜トランジスターの製造装置におい
て、該半導体膜、該ゲート絶縁膜、該ゲート電極を順次
形成して、不純物イオンの注入を行った後、基板を回転
させながら該基板表面に対して斜め上方よりエネルギー
ビームの照射を行うことにより半導体層を複数の領域に
区分することを特徴としており、そのことにより上記目
的が達成される。
ターの製造装置は、ゲート電極に対し、ゲート絶縁膜を
間に挟んで設けた半導体層が複数の領域に区分され、該
半導体層の該ゲート電極に対向する部分にチャネル領域
が、該チャネル領域に隣接する両側部分の少なくとも一
方に不純物の活性度が低い半導体領域が形成され、該チ
ャネル領域および該不純物の活性度が低い半導体領域を
囲んで隣接する両側部分に不純物の活性度が高い半導体
領域が形成される薄膜トランジスターの製造装置におい
て、該半導体膜、該ゲート絶縁膜、該ゲート電極を順次
形成して、不純物イオンの注入を行った後、基板を回転
させながら該基板表面に対して斜め上方よりエネルギー
ビームの照射を行うことにより半導体層を複数の領域に
区分することを特徴としており、そのことにより上記目
的が達成される。
【００１９】また、前記エネルギービームがレーザー光
であることを特徴とした薄膜トランジスターの製造装置
であってもよい。
であることを特徴とした薄膜トランジスターの製造装置
であってもよい。
【００２０】
【作用】本発明の薄膜トランジスターの製造装置は、絶
縁性基板上又は、表面に絶縁膜をもつ基板上に真性半導
体膜、ゲート絶縁膜、ゲート電極を形成し、不純物イオ
ンを注入した後、絶縁性基板を回転させながら、斜め上
方よりエネルギービームの照射を行っている。従って、
不純物イオンを注入した後、絶縁性基板を回転させなが
ら、斜め上方よりエネルギービームの照射を行うこと
で、活性化アニールを行うと同時に、ゲート電極に近い
側のソース・ドレイン領域に、同じ導電型の低活性化領
域を設けることができ、ＯＦＦ電流の低減をはかること
が可能となっている。すなわち低活性化領域では、打ち
込まれた不純物イオンの全てが、ドナー及びアクセプタ
として十分に作用せず、結果として低濃度領域となり、
見かけ上ＬＤＤ構造となる。そのため、１回の不純物イ
オンの注入で、不純物濃度の異なった領域を同時に形成
することができるとともに、不純物注入量を制限するた
めの膜のデポ、パターニングの工程を省略することが可
能となり、さらに、不純物イオンの注入時専用パターン
も不要となる。特に、エネルギービームの中でもレーザ
ーを使用することにより、Ｓｉ層のみを選択的にかつ効
率的に加熱できることから、低温でのアニールが可能と
なり、安価なガラス基板を使用することも可能となる。
縁性基板上又は、表面に絶縁膜をもつ基板上に真性半導
体膜、ゲート絶縁膜、ゲート電極を形成し、不純物イオ
ンを注入した後、絶縁性基板を回転させながら、斜め上
方よりエネルギービームの照射を行っている。従って、
不純物イオンを注入した後、絶縁性基板を回転させなが
ら、斜め上方よりエネルギービームの照射を行うこと
で、活性化アニールを行うと同時に、ゲート電極に近い
側のソース・ドレイン領域に、同じ導電型の低活性化領
域を設けることができ、ＯＦＦ電流の低減をはかること
が可能となっている。すなわち低活性化領域では、打ち
込まれた不純物イオンの全てが、ドナー及びアクセプタ
として十分に作用せず、結果として低濃度領域となり、
見かけ上ＬＤＤ構造となる。そのため、１回の不純物イ
オンの注入で、不純物濃度の異なった領域を同時に形成
することができるとともに、不純物注入量を制限するた
めの膜のデポ、パターニングの工程を省略することが可
能となり、さらに、不純物イオンの注入時専用パターン
も不要となる。特に、エネルギービームの中でもレーザ
ーを使用することにより、Ｓｉ層のみを選択的にかつ効
率的に加熱できることから、低温でのアニールが可能と
なり、安価なガラス基板を使用することも可能となる。
【００２１】
【実施例】図１は、本発明の薄膜トランジスターの製造
装置における製造プロセスを示した図である。図１
（ｉ）に示すように、本実施例で得られる薄膜トランジ
スターは、基板上に半導体層１が形成されており、半導
体層１の上にはゲート絶縁膜２を間に介してゲート電極
３が設けられている。半導体層１は５つの領域に区分さ
れており、ゲート電極３に対向する部分にはチャネル領
域１７が形成されており、チャネル領域１７に隣接する
両側の部分には低活性化不純物領域４が、低活性化不純
物領域４に隣接する両外側の部分には高活性化不純物領
域５が形成されている。絶縁膜６の高活性化不純物領域
５の上の部分にはコンタクトホール７が設けられてい
る。
装置における製造プロセスを示した図である。図１
（ｉ）に示すように、本実施例で得られる薄膜トランジ
スターは、基板上に半導体層１が形成されており、半導
体層１の上にはゲート絶縁膜２を間に介してゲート電極
３が設けられている。半導体層１は５つの領域に区分さ
れており、ゲート電極３に対向する部分にはチャネル領
域１７が形成されており、チャネル領域１７に隣接する
両側の部分には低活性化不純物領域４が、低活性化不純
物領域４に隣接する両外側の部分には高活性化不純物領
域５が形成されている。絶縁膜６の高活性化不純物領域
５の上の部分にはコンタクトホール７が設けられてい
る。
【００２２】上述したような構造を有する薄膜トランジ
スターは、以下のようにして製造される。
スターは、以下のようにして製造される。
【００２３】まず、図１（ａ）に示すように、基板上も
しくは絶縁膜を堆積させた基板上に、ｉ−Ｓｉ膜（真性
シリコン膜）を３００〜１５００オングストローム程度
の厚さに堆積させ、その後パターニングすることによっ
て島状の半導体層１を形成する。次いで、図１（ｂ）に
示すように、ＳｉＯ2 等のゲート絶縁膜２を約１０００
オングストローム程度の厚さに堆積し、図１（ｃ）に示
すように、ゲート絶縁膜２上に、ゲート電極３としてｎ
型又はｐ型に不純物を注入したＳｉ、あるいはＴａ、Ｎ
ｂ、Ａｌ等の金属を用いて厚さ約２０００オングストロ
ーム程度に形成する。続いて、図１（ｄ）に示すよう
に、フォトリソグラフィーにより、ゲート電極３のパタ
ーンにゲート絶縁膜２をエッチングする。
しくは絶縁膜を堆積させた基板上に、ｉ−Ｓｉ膜（真性
シリコン膜）を３００〜１５００オングストローム程度
の厚さに堆積させ、その後パターニングすることによっ
て島状の半導体層１を形成する。次いで、図１（ｂ）に
示すように、ＳｉＯ2 等のゲート絶縁膜２を約１０００
オングストローム程度の厚さに堆積し、図１（ｃ）に示
すように、ゲート絶縁膜２上に、ゲート電極３としてｎ
型又はｐ型に不純物を注入したＳｉ、あるいはＴａ、Ｎ
ｂ、Ａｌ等の金属を用いて厚さ約２０００オングストロ
ーム程度に形成する。続いて、図１（ｄ）に示すよう
に、フォトリソグラフィーにより、ゲート電極３のパタ
ーンにゲート絶縁膜２をエッチングする。
【００２４】次に、図１（ｅ）に示すように、イオン注
入法により、ｉ−Ｓｉ膜よりなる半導体層１上に、ゲー
ト電極３、ゲート絶縁膜２をマスクとして不純物イオン
の注入を行う。イオン注入の条件としては、リン（Ｐ）
に代表される５価の元素又はボロン（Ｂ）に代表される
３価の元素を、加速電圧１０〜７０ＫＶ、ドープ量１×
１０15／ｃｍ2 〜１×１０17／ｃｍ2 とした条件でドー
ピングした。これにより半導体層１のうち、ゲート絶縁
膜２およびゲート電極３で覆われた部分にはチャネル領
域１７が形成され、露出した部分には不純物を含有する
ソース・ドレイン領域が形成される。
入法により、ｉ−Ｓｉ膜よりなる半導体層１上に、ゲー
ト電極３、ゲート絶縁膜２をマスクとして不純物イオン
の注入を行う。イオン注入の条件としては、リン（Ｐ）
に代表される５価の元素又はボロン（Ｂ）に代表される
３価の元素を、加速電圧１０〜７０ＫＶ、ドープ量１×
１０15／ｃｍ2 〜１×１０17／ｃｍ2 とした条件でドー
ピングした。これにより半導体層１のうち、ゲート絶縁
膜２およびゲート電極３で覆われた部分にはチャネル領
域１７が形成され、露出した部分には不純物を含有する
ソース・ドレイン領域が形成される。
【００２５】次いで、図１（ｆ）に示すように、絶縁性
基板を回転させながら、ゲート電極３の斜め上方より、
１００〜２００ｍｊのＫｒＦ（フッ化クリプトン）レー
ザー光を、約１０ｍｍ角に集光、照射し、ソース・ドレ
イン領域の不純物イオンの活性化を行う。照射するレー
ザー光については、ＫｒＦレーザーの変わりに、Ｘｅ
（キセノン）レーザー等他のガスを用いたエネルギービ
ームの照射でも可能である。このように、絶縁性基板を
回転させながら、エネルギービームを斜め上方より照射
することにより、ソース・ドレイン領域のゲート電極３
に近い部分にゲート絶縁膜２およびゲート電極３による
影が形成されるため、エネルギービームの照射量が少な
くなり、ソース・ドレイン領域と同じ導電型の低活性化
不純物領域４が形成され、その両外側の部分には高活性
化不純物領域５が形成される。
基板を回転させながら、ゲート電極３の斜め上方より、
１００〜２００ｍｊのＫｒＦ（フッ化クリプトン）レー
ザー光を、約１０ｍｍ角に集光、照射し、ソース・ドレ
イン領域の不純物イオンの活性化を行う。照射するレー
ザー光については、ＫｒＦレーザーの変わりに、Ｘｅ
（キセノン）レーザー等他のガスを用いたエネルギービ
ームの照射でも可能である。このように、絶縁性基板を
回転させながら、エネルギービームを斜め上方より照射
することにより、ソース・ドレイン領域のゲート電極３
に近い部分にゲート絶縁膜２およびゲート電極３による
影が形成されるため、エネルギービームの照射量が少な
くなり、ソース・ドレイン領域と同じ導電型の低活性化
不純物領域４が形成され、その両外側の部分には高活性
化不純物領域５が形成される。
【００２６】ここで、本実施例では絶縁性基板を回転さ
せているが、レーザー光照射口の方を回転させてもよ
く、また、その両方を回転させてもよい。
せているが、レーザー光照射口の方を回転させてもよ
く、また、その両方を回転させてもよい。
【００２７】次いで、図１（ｇ）に示すように、層間絶
縁膜６として、ＳｉＮｘ又はＳｉＯ2 等を３０００〜４
０００オングストローム程度の厚さで堆積させて基板全
体を覆った後、図１（ｈ）に示すように、コンタクトホ
ール形成用のマスクパターンを用いて絶縁膜６をエッチ
ングすることにより、半導体層１の高活性化不純物領域
５（ソース・ドレイン領域）の形成部分の上に、コンタ
クトホール７を形成する。続いて、図１（ｉ）に示すよ
うに、コンタクトホール７形成部にＡｌ、Ｍｏ等の金属
又はＩＴＯ等の導電性材料でソース・ドレイン電極８を
形成して薄膜トランジスターが完成する。
縁膜６として、ＳｉＮｘ又はＳｉＯ2 等を３０００〜４
０００オングストローム程度の厚さで堆積させて基板全
体を覆った後、図１（ｈ）に示すように、コンタクトホ
ール形成用のマスクパターンを用いて絶縁膜６をエッチ
ングすることにより、半導体層１の高活性化不純物領域
５（ソース・ドレイン領域）の形成部分の上に、コンタ
クトホール７を形成する。続いて、図１（ｉ）に示すよ
うに、コンタクトホール７形成部にＡｌ、Ｍｏ等の金属
又はＩＴＯ等の導電性材料でソース・ドレイン電極８を
形成して薄膜トランジスターが完成する。
【００２８】図６は、本実施例で使用した薄膜トランジ
スターの製造装置の要部構成、特にエネルギービームの
照射を示した概略構成図である。
スターの製造装置の要部構成、特にエネルギービームの
照射を示した概略構成図である。
【００２９】本装置は、石英製の窓１４を有するチャン
バー１３と、そのチャンバー１３の真空排気系１５と、
チャンバー１３内にレーザー光を照射するレーザー系１
６とからなっている。チャンバー１３内には絶縁性基板
１１を固定する回転ステージとそれに設置した基板ホル
ダー１２が内蔵されている。レーザー系１６は、ＫｒＦ
レーザービームなどのエネルギービームを発生するレー
ザー発振器１６ａと、ミラー１６ｂ、１６ｃ、１６ｄ
と、ビーム均一化機構１６ｅとをそれぞれ含んだ構成と
なっている。
バー１３と、そのチャンバー１３の真空排気系１５と、
チャンバー１３内にレーザー光を照射するレーザー系１
６とからなっている。チャンバー１３内には絶縁性基板
１１を固定する回転ステージとそれに設置した基板ホル
ダー１２が内蔵されている。レーザー系１６は、ＫｒＦ
レーザービームなどのエネルギービームを発生するレー
ザー発振器１６ａと、ミラー１６ｂ、１６ｃ、１６ｄ
と、ビーム均一化機構１６ｅとをそれぞれ含んだ構成と
なっている。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
の薄膜トランジスターの製造装置によれば、１回の不純
物イオンの注入で、不純物濃度の異なった領域を同時に
形成することができるとともに、不純物注入量を制限す
るための膜のデポ、パターニングの工程を省略すること
が可能となり、さらに、不純物イオンの注入時専用パタ
ーンも不要となっているため、生産性がよく、ＯＮ・Ｏ
ＦＦ電流比の大きい薄膜トランジスターを得ることがで
きる。。
の薄膜トランジスターの製造装置によれば、１回の不純
物イオンの注入で、不純物濃度の異なった領域を同時に
形成することができるとともに、不純物注入量を制限す
るための膜のデポ、パターニングの工程を省略すること
が可能となり、さらに、不純物イオンの注入時専用パタ
ーンも不要となっているため、生産性がよく、ＯＮ・Ｏ
ＦＦ電流比の大きい薄膜トランジスターを得ることがで
きる。。
【００３１】特に、エネルギービームの中でもレーザー
を使用することにより、Ｓｉ層のみを選択的にかつ効率
的に加熱できることから、低温でのアニールが可能とな
り、安価なガラス基板を使用することも可能となった。
を使用することにより、Ｓｉ層のみを選択的にかつ効率
的に加熱できることから、低温でのアニールが可能とな
り、安価なガラス基板を使用することも可能となった。
【図１】図１は、本発明における薄膜トランジスターの
作成プロセスを示した図面である。
作成プロセスを示した図面である。
【図２】図２は、従来例第１の方法における薄膜トラン
ジスターの作成プロセスを示した図面である。
ジスターの作成プロセスを示した図面である。
【図３】図３は、従来例第２の方法における薄膜トラン
ジスターの作成プロセスを示した図面である。
ジスターの作成プロセスを示した図面である。
【図４】図４は、従来例第３の方法における薄膜トラン
ジスターの作成プロセスを示した図面である。
ジスターの作成プロセスを示した図面である。
【図５】図５は、従来例第４の方法における薄膜トラン
ジスターの作成プロセスを示した図面である。
ジスターの作成プロセスを示した図面である。
【図６】図６は、本発明の一実施例における半導体製造
装置の要部構成を示した概略構成図である。
装置の要部構成を示した概略構成図である。
１ 半導体層 ２ ゲート絶縁膜 ３ ゲート電極 ４ 低活性化不純物領域（不純物の活性度が低い半導体
領域） ５ 高活性化不純物領域（不純物の活性度が高い半導体
領域） ６ 絶縁膜 ７ コンタクトホール ８ ソース・ドレイン電極 ９ イオン注入マスク（不純物の注入量を制限する為の
膜） １０ サイドウォール １１ 絶縁性基板 １２ 回転ステージとそれに設置した基板ホルダー １３ チャンバー １４ 石英製の窓 １５ 真空排気系 １６ レーザー系 １６ａ レーザー発振器 １６ｂ ミラー １６ｃ ミラー １６ｄ ミラー １６ｅ ビーム均一化機構 １７ チャネル領域
領域） ５ 高活性化不純物領域（不純物の活性度が高い半導体
領域） ６ 絶縁膜 ７ コンタクトホール ８ ソース・ドレイン電極 ９ イオン注入マスク（不純物の注入量を制限する為の
膜） １０ サイドウォール １１ 絶縁性基板 １２ 回転ステージとそれに設置した基板ホルダー １３ チャンバー １４ 石英製の窓 １５ 真空排気系 １６ レーザー系 １６ａ レーザー発振器 １６ｂ ミラー １６ｃ ミラー １６ｄ ミラー １６ｅ ビーム均一化機構 １７ チャネル領域
Claims (2)
- 【請求項１】 ゲート電極に対し、ゲート絶縁膜を間に
挟んで設けた半導体層が複数の領域に区分され、該半導
体層の該ゲート電極に対向する部分にチャネル領域が、
該チャネル領域に隣接する両側部分の少なくとも一方に
不純物の活性度が低い半導体領域が形成され、該チャネ
ル領域および該不純物の活性度が低い半導体領域を囲ん
で隣接する両側部分に不純物の活性度が高い半導体領域
が形成される薄膜トランジスターの製造装置において、 該半導体膜、該ゲート絶縁膜、該ゲート電極を順次形成
して、不純物イオンの注入を行った後、基板またはエネ
ルギービーム照射口またはその両方を回転させながら該
基板表面に対して斜め上方よりエネルギービームの照射
を行うことにより半導体層を複数の領域に区分すること
を特徴とした薄膜トランジスターの製造装置。 - 【請求項２】 前記エネルギービームがレーザー光であ
ることを特徴とした請求項１に記載の薄膜トランジスタ
ーの製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25789793A JPH07115201A (ja) | 1993-10-15 | 1993-10-15 | 薄膜トランジスターの製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25789793A JPH07115201A (ja) | 1993-10-15 | 1993-10-15 | 薄膜トランジスターの製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115201A true JPH07115201A (ja) | 1995-05-02 |
Family
ID=17312714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25789793A Pending JPH07115201A (ja) | 1993-10-15 | 1993-10-15 | 薄膜トランジスターの製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115201A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343307B1 (ko) * | 1996-06-20 | 2002-08-22 | 가부시끼가이샤 도시바 | 박막 트랜지스터의 제조방법 |
-
1993
- 1993-10-15 JP JP25789793A patent/JPH07115201A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343307B1 (ko) * | 1996-06-20 | 2002-08-22 | 가부시끼가이샤 도시바 | 박막 트랜지스터의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920772A (en) | Method of fabricating a hybrid polysilicon/amorphous silicon TFT | |
| US20020079488A1 (en) | Thin film semiconductor integrated circuit and method for forming the same | |
| US20020105033A1 (en) | Thin film transistor having lightly and heavily doped source/drain regions and its manufacture | |
| KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| US7166503B2 (en) | Method of manufacturing a TFT with laser irradiation | |
| JP3326013B2 (ja) | 半導体装置の作製方法 | |
| JPH07176750A (ja) | 薄膜トランジスターの製造方法 | |
| US6077730A (en) | Method of fabricating thin film transistors | |
| US20020000552A1 (en) | Semiconductor device and method of producing the same | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP2720779B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07115201A (ja) | 薄膜トランジスターの製造装置 | |
| JP3923600B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
| KR100540130B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH11204800A (ja) | 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JPH0645355A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3019533B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100230359B1 (ko) | 저온 폴리실리콘 박막 트랜지스터의 제조방법 |