JPH07115446A - デジタル位相変調のクロック再生器 - Google Patents
デジタル位相変調のクロック再生器Info
- Publication number
- JPH07115446A JPH07115446A JP5262160A JP26216093A JPH07115446A JP H07115446 A JPH07115446 A JP H07115446A JP 5262160 A JP5262160 A JP 5262160A JP 26216093 A JP26216093 A JP 26216093A JP H07115446 A JPH07115446 A JP H07115446A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- phase
- instantaneous power
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 入力信号と局部信号との搬送波周波数差があ
ってもクロック判定点を正しく且つ少ない演算量で求め
る。 【構成】 入力信号は直交検波器１７で直交検波され、
各検波出力はポリフェーズフィルタ２１、２２を通じて
自乗器２３、２４へ供給され、それぞれ自乗され、加算
器２５で加算されて瞬時電力が検出される。この瞬時電
力は１シンボル遅延器２７で遅延されたものが減算器２
６で差し引かれる。１／２シンボル周期でサンプリング
し、その連続する３つの点の中心のサンプル値が０、前
後のサンプル値の符号が逆となるようにこれらの３つの
サンプル値の符号からクロックの進み遅れを判定部２９
で判定し、これに応じてポリフェーズフィルタ２１、２
２の１つを順次選択する。
ってもクロック判定点を正しく且つ少ない演算量で求め
る。 【構成】 入力信号は直交検波器１７で直交検波され、
各検波出力はポリフェーズフィルタ２１、２２を通じて
自乗器２３、２４へ供給され、それぞれ自乗され、加算
器２５で加算されて瞬時電力が検出される。この瞬時電
力は１シンボル遅延器２７で遅延されたものが減算器２
６で差し引かれる。１／２シンボル周期でサンプリング
し、その連続する３つの点の中心のサンプル値が０、前
後のサンプル値の符号が逆となるようにこれらの３つの
サンプル値の符号からクロックの進み遅れを判定部２９
で判定し、これに応じてポリフェーズフィルタ２１、２
２の１つを順次選択する。
Description
【０００１】
【産業上の利用分野】この発明は、例えば衛星通信にお
ける衛星に搭載され、Ｍ相（Ｍ＝２n ，ｎは１以上の整
数）ＰＳＫ（位相シフトキーニング）変調信号を受信し
て、その変調デジタル信号を復調するために用いるクロ
ックを抽出するクロック抽出器に関する。
ける衛星に搭載され、Ｍ相（Ｍ＝２n ，ｎは１以上の整
数）ＰＳＫ（位相シフトキーニング）変調信号を受信し
て、その変調デジタル信号を復調するために用いるクロ
ックを抽出するクロック抽出器に関する。
【０００２】
【従来の技術】入力ＰＳＫ変調波の変調デジタル信号の
復調出力は１と−１とがランダムに生じる信号であり、
従来のこの種のクロック抽出器においては、この信号の
０を通過する点を検出してクロックを抽出していた。し
かし、その受信波の搬送波と局部信号とに周波数ずれが
あると、つまりいわゆる周波数オフセットがあると復調
信号の０点の変動が大きくクロックの抽出が困難とな
る。
復調出力は１と−１とがランダムに生じる信号であり、
従来のこの種のクロック抽出器においては、この信号の
０を通過する点を検出してクロックを抽出していた。し
かし、その受信波の搬送波と局部信号とに周波数ずれが
あると、つまりいわゆる周波数オフセットがあると復調
信号の０点の変動が大きくクロックの抽出が困難とな
る。
【０００３】すなわち、復調した１、−１の連続するベ
ースバンドデジタル信号の波形をシンボルロックと同期
させて重ねてブラウン管上に表示した、いわゆるアイパ
ターンは受信搬送波の周波数と局部信号の周波数が正し
く一致し、雑音が存在しない状態では図３Ａに示すよう
にデジタル信号１の状態、−１の状態、あるいはそれら
が連続した状態などがそれぞれ明瞭に現れ、いわゆるア
イが大きく開いた状態となっており、従ってアイが最も
開いた状態のところで信号を判定することによって１と
−１とを正しく識別することができ、またクロックを正
しく抽出することができる。
ースバンドデジタル信号の波形をシンボルロックと同期
させて重ねてブラウン管上に表示した、いわゆるアイパ
ターンは受信搬送波の周波数と局部信号の周波数が正し
く一致し、雑音が存在しない状態では図３Ａに示すよう
にデジタル信号１の状態、−１の状態、あるいはそれら
が連続した状態などがそれぞれ明瞭に現れ、いわゆるア
イが大きく開いた状態となっており、従ってアイが最も
開いた状態のところで信号を判定することによって１と
−１とを正しく識別することができ、またクロックを正
しく抽出することができる。
【０００４】しかし受信搬送波の周波数と局部信号の周
波数とにずれが生じ、周波数オフセットが生じると、受
信信号の位相を検出する際に位相が大きく回転してしま
い、アイパターンは図３Ｂに示すように乱れ、アイが開
かない状態となり、つまり同じデジタル信号の条件でも
その信号の包絡状態が変化してしまい、どの点で判定し
てよいか分からなくなり、１、−１の判定をすることが
できず、またクロック抽出もできない。従って後段にお
いて再生デジタル信号から入力信号と局部信号との位相
ずれを検出する際、正しく位相ずれを検出できることが
できず、局部信号を入力搬送波信号に周波数引き込みを
させることが困難となった。
波数とにずれが生じ、周波数オフセットが生じると、受
信信号の位相を検出する際に位相が大きく回転してしま
い、アイパターンは図３Ｂに示すように乱れ、アイが開
かない状態となり、つまり同じデジタル信号の条件でも
その信号の包絡状態が変化してしまい、どの点で判定し
てよいか分からなくなり、１、−１の判定をすることが
できず、またクロック抽出もできない。従って後段にお
いて再生デジタル信号から入力信号と局部信号との位相
ずれを検出する際、正しく位相ずれを検出できることが
できず、局部信号を入力搬送波信号に周波数引き込みを
させることが困難となった。
【０００５】
【発明が解決しようとする課題】この発明の目的は入力
搬送波の周波数と局部信号の周波数との差が比較的大き
くても、しかもその周波数差が変動してもクロック判定
点を正しく抽出することができ、よって後段に設置され
る搬送波位相誤差検出器において、入力搬送波に対して
局部信号との位相誤差を正しく検出することができ、入
力信号に対し局部信号周波数を追従させることを可能と
するクロック抽出器を提供することにある。
搬送波の周波数と局部信号の周波数との差が比較的大き
くても、しかもその周波数差が変動してもクロック判定
点を正しく抽出することができ、よって後段に設置され
る搬送波位相誤差検出器において、入力搬送波に対して
局部信号との位相誤差を正しく検出することができ、入
力信号に対し局部信号周波数を追従させることを可能と
するクロック抽出器を提供することにある。
【０００６】
【課題を解決するための手段】この発明によればＭ相
（Ｍ＝２n ，ｎは１以上の整数）のＰＳＫ変調入力信号
の瞬時同相成分ａ（ｔ）の絶対値のｓ乗（ｓは０でない
実数）と瞬時直交成分ｂ（ｔ）の絶対値のｓ乗との和Ｐ
ｘ又はそのｒ乗根Ｐｙ＝ r√Ｐｘ（ｒは０でない実数）
が瞬時電力検出手段により求められ、この検出したＰｘ
又はＰｙと上記入力ＰＳＫ変調信号に於けるデジタル信
号の１シンボル周期前のＰｘ又はＰｙとの差が求めら
れ、その差の０交差点が探索され、その探索した０交差
点がクロック判定点とされる。
（Ｍ＝２n ，ｎは１以上の整数）のＰＳＫ変調入力信号
の瞬時同相成分ａ（ｔ）の絶対値のｓ乗（ｓは０でない
実数）と瞬時直交成分ｂ（ｔ）の絶対値のｓ乗との和Ｐ
ｘ又はそのｒ乗根Ｐｙ＝ r√Ｐｘ（ｒは０でない実数）
が瞬時電力検出手段により求められ、この検出したＰｘ
又はＰｙと上記入力ＰＳＫ変調信号に於けるデジタル信
号の１シンボル周期前のＰｘ又はＰｙとの差が求めら
れ、その差の０交差点が探索され、その探索した０交差
点がクロック判定点とされる。
【０００７】
【実施例】図１にこの発明の実施例を示す。入力端子１
１からＭ相ＰＳＫ信号が入力され、これは瞬時電力検出
手段１２において瞬時電力が検出される。瞬時電力検出
手段１２においては、その入力位相変調信号は局部発振
器１３よりの局部信号と乗算器１４で乗算され、又、局
部信号が移相器１５でπ／２位相シフトされて乗算器１
６で入力信号と乗算される。つまり入力信号は局部信号
により直交検波器１７で直交検波される。受信電波の搬
送波周波数或いは中間周波信号に変換された信号が入力
端子１１に入力されて局部信号によりベースバンド信号
に変換される。
１からＭ相ＰＳＫ信号が入力され、これは瞬時電力検出
手段１２において瞬時電力が検出される。瞬時電力検出
手段１２においては、その入力位相変調信号は局部発振
器１３よりの局部信号と乗算器１４で乗算され、又、局
部信号が移相器１５でπ／２位相シフトされて乗算器１
６で入力信号と乗算される。つまり入力信号は局部信号
により直交検波器１７で直交検波される。受信電波の搬
送波周波数或いは中間周波信号に変換された信号が入力
端子１１に入力されて局部信号によりベースバンド信号
に変換される。
【０００８】この実施例では、この直交検波されたＩ信
号とＱ信号とをデジタル処理して瞬時電力を求め、その
後の処理もデジタル処理する場合で、直交検波器１７よ
りのＩ信号はＡＤ変換器１８でデジタル信号に変換さ
れ、またＱ信号はＡＤ変換器１９でデジタル信号に変換
される。これらＡＤ変換器１８、１９の出力は後で述べ
る０交差点検出のための移相手段としてのポリフェーズ
フィルタ２１、２２に通され、その後自乗器２３、２４
でそれぞれ自乗され、その自乗器２３、２４の出力は加
算器２５で加算される。この加算値が瞬時電力検出手段
１２の出力となる。この加算器２５よりの検出された瞬
時電力は減算器２６に供給されるとともに１シンボル遅
延器２７に供給される。１シンボル遅延器２７において
は入力端子１１のＰＳＫ変調信号におけるデジタル信号
の１シンボル周期だけ遅延が与えられるものである。こ
の１シンボル遅延器２７の出力、つまり１シンボル周期
前に検出した瞬時電力が今回検出した瞬時電力より減算
器２６で減算される。この減算器２６の出力の状態によ
って、その０交差点の探索が行われる。
号とＱ信号とをデジタル処理して瞬時電力を求め、その
後の処理もデジタル処理する場合で、直交検波器１７よ
りのＩ信号はＡＤ変換器１８でデジタル信号に変換さ
れ、またＱ信号はＡＤ変換器１９でデジタル信号に変換
される。これらＡＤ変換器１８、１９の出力は後で述べ
る０交差点検出のための移相手段としてのポリフェーズ
フィルタ２１、２２に通され、その後自乗器２３、２４
でそれぞれ自乗され、その自乗器２３、２４の出力は加
算器２５で加算される。この加算値が瞬時電力検出手段
１２の出力となる。この加算器２５よりの検出された瞬
時電力は減算器２６に供給されるとともに１シンボル遅
延器２７に供給される。１シンボル遅延器２７において
は入力端子１１のＰＳＫ変調信号におけるデジタル信号
の１シンボル周期だけ遅延が与えられるものである。こ
の１シンボル遅延器２７の出力、つまり１シンボル周期
前に検出した瞬時電力が今回検出した瞬時電力より減算
器２６で減算される。この減算器２６の出力の状態によ
って、その０交差点の探索が行われる。
【０００９】今入力端子１１の入力信号の搬送波周波数
と局部発振器１３の局部信号の周波数との差をΔｆとす
ると直交検波器１７より得られるＩ信号は√Ｐ／２｛ａ
（ｔ）・ｃｏｓ２πΔｆｔ−ｂ（ｔ）ｓｉｎ２πΔｆ
ｔ｝となり、Ｑ信号は√Ｐ／２｛ａ（ｔ）ｓｉｎ２πΔ
ｆｔ＋ｂ（ｔ）ｃｏｓ２πΔｆｔ｝となる。従って自乗
器２３、２４の出力を加算した加算器２５の出力Ａは Ａ＝Ｐ／２｛ａ2 （ｔ）＋ｂ2 （ｔ）｝ となる。ここでＰは平均電力、ａ（ｔ），ｂ（ｔ）はク
ロックタイミングにおいて＋１または−１をとる包絡線
を示す。加算器２５の出力のアイパターンは図２Ａにし
めすようになり、このアイパターンは周波数オフセット
Δｆに関係しないものとなる。図では一例として、ロー
ルオフ率１のロールオフ・フィルタで波形整形した場合
のものを示している。このアイパターンは正規のクロッ
ク判定点Ｐ 1 において１点に収束したものとなってい
る。従って、この１シンボル遅延したものとの差を取っ
た差分瞬時電力のアイパターンは図２Ｂに示すようなも
のとなり、クロック判定点Ｐ1 において０となる。この
パターンの１つを取り出すと、例えば図２Ｃに示す曲
線、この例ではシンボル周期Ｔに対してＡＤ変換器１
８、１９に於けるサンプリング周期をＴS をシンボル周
期Ｔの１／２とした場合であって、このサンプリング周
期ＴS ごとに演算処理を行っており、従って図２Ｃの曲
線２８において例えば時点ｔ0 、ｔ1 、ｔ2 においてサ
ンプリングが行われ、この場合その正規の０交差点に対
するサンプリング点ｔ1 のずれをτとすると、このサン
プリング点ｔ1 のサンプル時点はｍＴ＋τであり、その
１サンプリング周期前のとき点ｔ0 は（ｍ−１／２）Ｔ
＋τであり、１サンプリング周期後の点ｔ2 は（ｍ＋１
／２）Ｔ＋τである。これら３つのサンプリング点
ｔ0 、ｔ1 、ｔ2 における曲線２８の各サンプル値
Ｓ0 、Ｓ1 、Ｓ2 の符号状態を見ればサンプリングパル
スの正規のクロックに対する進み遅れを判定できる。こ
の図２Ｃにおいてはサンプル値Ｓ0 が正、サンプル値Ｓ
1 、Ｓ2 が共に負の場合であって、これは図からも分か
るようにτだけ受信側のクロック（正規のクロック）の
判定点が進んでいる状態を示している。従ってこれら３
つのサンプリング点ｔ0 、ｔ 1 、ｔ2 における各サンプ
ル値Ｓ0 、Ｓ1 、Ｓ2 の符号の状態から局部クロック
（サンプリングの信号）の進み遅れを判定できる。この
判定条件は図３に示すようになる。ここでケース２は図
２Ｃに示した状態であって、局部クロックが進んでいる
場合であり、ケース１は図２Ｃの曲線２８が遅れた状態
と０点を切る点がサンプリング点ｔ1 よりも後に切るよ
うになった状態であって遅れ状態を示し、ケース３は曲
線２８の極性が反転した状態の場合を示し、ケース４は
ケース１の状態の反転状態を示している。従ってこの図
１に示す減算器２６の出力からクロック補正方向判定部
２９でどのような状態であるかを判定し、この判定結果
に応じて、受信クロックと局部クロックとの位相を合わ
せるように制御をする。
と局部発振器１３の局部信号の周波数との差をΔｆとす
ると直交検波器１７より得られるＩ信号は√Ｐ／２｛ａ
（ｔ）・ｃｏｓ２πΔｆｔ−ｂ（ｔ）ｓｉｎ２πΔｆ
ｔ｝となり、Ｑ信号は√Ｐ／２｛ａ（ｔ）ｓｉｎ２πΔ
ｆｔ＋ｂ（ｔ）ｃｏｓ２πΔｆｔ｝となる。従って自乗
器２３、２４の出力を加算した加算器２５の出力Ａは Ａ＝Ｐ／２｛ａ2 （ｔ）＋ｂ2 （ｔ）｝ となる。ここでＰは平均電力、ａ（ｔ），ｂ（ｔ）はク
ロックタイミングにおいて＋１または−１をとる包絡線
を示す。加算器２５の出力のアイパターンは図２Ａにし
めすようになり、このアイパターンは周波数オフセット
Δｆに関係しないものとなる。図では一例として、ロー
ルオフ率１のロールオフ・フィルタで波形整形した場合
のものを示している。このアイパターンは正規のクロッ
ク判定点Ｐ 1 において１点に収束したものとなってい
る。従って、この１シンボル遅延したものとの差を取っ
た差分瞬時電力のアイパターンは図２Ｂに示すようなも
のとなり、クロック判定点Ｐ1 において０となる。この
パターンの１つを取り出すと、例えば図２Ｃに示す曲
線、この例ではシンボル周期Ｔに対してＡＤ変換器１
８、１９に於けるサンプリング周期をＴS をシンボル周
期Ｔの１／２とした場合であって、このサンプリング周
期ＴS ごとに演算処理を行っており、従って図２Ｃの曲
線２８において例えば時点ｔ0 、ｔ1 、ｔ2 においてサ
ンプリングが行われ、この場合その正規の０交差点に対
するサンプリング点ｔ1 のずれをτとすると、このサン
プリング点ｔ1 のサンプル時点はｍＴ＋τであり、その
１サンプリング周期前のとき点ｔ0 は（ｍ−１／２）Ｔ
＋τであり、１サンプリング周期後の点ｔ2 は（ｍ＋１
／２）Ｔ＋τである。これら３つのサンプリング点
ｔ0 、ｔ1 、ｔ2 における曲線２８の各サンプル値
Ｓ0 、Ｓ1 、Ｓ2 の符号状態を見ればサンプリングパル
スの正規のクロックに対する進み遅れを判定できる。こ
の図２Ｃにおいてはサンプル値Ｓ0 が正、サンプル値Ｓ
1 、Ｓ2 が共に負の場合であって、これは図からも分か
るようにτだけ受信側のクロック（正規のクロック）の
判定点が進んでいる状態を示している。従ってこれら３
つのサンプリング点ｔ0 、ｔ 1 、ｔ2 における各サンプ
ル値Ｓ0 、Ｓ1 、Ｓ2 の符号の状態から局部クロック
（サンプリングの信号）の進み遅れを判定できる。この
判定条件は図３に示すようになる。ここでケース２は図
２Ｃに示した状態であって、局部クロックが進んでいる
場合であり、ケース１は図２Ｃの曲線２８が遅れた状態
と０点を切る点がサンプリング点ｔ1 よりも後に切るよ
うになった状態であって遅れ状態を示し、ケース３は曲
線２８の極性が反転した状態の場合を示し、ケース４は
ケース１の状態の反転状態を示している。従ってこの図
１に示す減算器２６の出力からクロック補正方向判定部
２９でどのような状態であるかを判定し、この判定結果
に応じて、受信クロックと局部クロックとの位相を合わ
せるように制御をする。
【００１０】この入力信号のクロックと局部クロックと
の位相差を無くすために、この例においてはＡＤ変換器
１８、１９の出力側にポリフェーズフィルタ２１、２２
が挿入されており、ポリフェーズフィルタ２１には低域
通過フィルタ２１0 乃至２１ n-1 が設けられ、そのｎ個
のフィルタの１つがクロック補正方向判定部２９の判定
結果に応じて選択される。低域通過フィルタ２１0 乃至
２１n-1 はそれぞれＡＤ変換器１８の出力に対しインパ
ルス応答がたたみ込み演算がなされ、入力信号が帯域制
限されるとともに符号間干渉が除去される。今そのため
の所望の波形を得るための低域通過フィルタのインパル
ス応答が図３Ａに示すように与えられるとき、フィルタ
２１0 のタップ係数は図３Ｂに示すように図３Ａの応答
特性を、その中心を中心として、その前後におけるＴ／
２の間隔、つまりサンプリング周期Ｔｓの間隔で取り出
してその各値がそれぞれタップ係数として与えられ、こ
れに対してフィルタ２１1 については図３Ｂに対して時
間軸方向に一定値ΔＴ（１タップ）だけずれた各点で図
３Ａの応答特性を取り出してその各値がタップ係数とし
て与えられ、フィルタ２１2 については更に２倍のΔＴ
だけずれた各点のインパルス応答の値がタップ係数とし
て与えられ、フィルタ２１n-1 については図３Ａのイン
パルス応答の中心から（ｎ−１）ΔＴだけずれ、しかも
Ｔｓ毎の値がとりだされ、これらがタップ係数として与
えられる。
の位相差を無くすために、この例においてはＡＤ変換器
１８、１９の出力側にポリフェーズフィルタ２１、２２
が挿入されており、ポリフェーズフィルタ２１には低域
通過フィルタ２１0 乃至２１ n-1 が設けられ、そのｎ個
のフィルタの１つがクロック補正方向判定部２９の判定
結果に応じて選択される。低域通過フィルタ２１0 乃至
２１n-1 はそれぞれＡＤ変換器１８の出力に対しインパ
ルス応答がたたみ込み演算がなされ、入力信号が帯域制
限されるとともに符号間干渉が除去される。今そのため
の所望の波形を得るための低域通過フィルタのインパル
ス応答が図３Ａに示すように与えられるとき、フィルタ
２１0 のタップ係数は図３Ｂに示すように図３Ａの応答
特性を、その中心を中心として、その前後におけるＴ／
２の間隔、つまりサンプリング周期Ｔｓの間隔で取り出
してその各値がそれぞれタップ係数として与えられ、こ
れに対してフィルタ２１1 については図３Ｂに対して時
間軸方向に一定値ΔＴ（１タップ）だけずれた各点で図
３Ａの応答特性を取り出してその各値がタップ係数とし
て与えられ、フィルタ２１2 については更に２倍のΔＴ
だけずれた各点のインパルス応答の値がタップ係数とし
て与えられ、フィルタ２１n-1 については図３Ａのイン
パルス応答の中心から（ｎ−１）ΔＴだけずれ、しかも
Ｔｓ毎の値がとりだされ、これらがタップ係数として与
えられる。
【００１１】従ってフィルタ２１0 乃至２１n-1 のどれ
かを選択することによって入力信号はフィルタ２１0 を
通過した出力に対して０乃至（ｎ−１）ΔＴのいずれか
だけ位相がずれた信号が出力される。ポリフェーズフィ
ルタ２２も同様なｎ個の低域通過フィルタにより構成さ
れている。上述したようにクロック補正方向判定部２９
の出力に応じて入力信号のクロックと局部信号のクロッ
クとが同位相となるようにポリフェーズフィルタ２１、
２２の中の１つのフィルタが選択され、その選択したフ
ィルタが前記図２Ｃに於けるサンプリング点ｔ1 のサン
プル値Ｓ1 が０となって、その前後のサンプリング時点
ｔ0 とｔ2 に於けるサンプル値Ｓ0 とＳ 2 がそれぞれ符
号が互いに逆符号となるような状態になるまでポリフェ
ーズフィルタ２１、２２内のフィルタの選択をおこな
う。この選択終了となったときは、減算器２６に於ける
出力の０交差点の探索終了であって、そのときの０交差
点に対応するサンプリング点がクロック判定点として出
力される。このクロック判定点によりポリフェーズフィ
ルタ２１、２２における出力を＋１か−１かを判定して
デジタル信号を復号することができる。
かを選択することによって入力信号はフィルタ２１0 を
通過した出力に対して０乃至（ｎ−１）ΔＴのいずれか
だけ位相がずれた信号が出力される。ポリフェーズフィ
ルタ２２も同様なｎ個の低域通過フィルタにより構成さ
れている。上述したようにクロック補正方向判定部２９
の出力に応じて入力信号のクロックと局部信号のクロッ
クとが同位相となるようにポリフェーズフィルタ２１、
２２の中の１つのフィルタが選択され、その選択したフ
ィルタが前記図２Ｃに於けるサンプリング点ｔ1 のサン
プル値Ｓ1 が０となって、その前後のサンプリング時点
ｔ0 とｔ2 に於けるサンプル値Ｓ0 とＳ 2 がそれぞれ符
号が互いに逆符号となるような状態になるまでポリフェ
ーズフィルタ２１、２２内のフィルタの選択をおこな
う。この選択終了となったときは、減算器２６に於ける
出力の０交差点の探索終了であって、そのときの０交差
点に対応するサンプリング点がクロック判定点として出
力される。このクロック判定点によりポリフェーズフィ
ルタ２１、２２における出力を＋１か−１かを判定して
デジタル信号を復号することができる。
【００１２】なお前述した０交差点探索処理の手順を図
４を参照して説明する。まず現サンプル値Ｓj と、１周
期Ｔ前のサンプル値Ｓj-2 と半周期Ｔs 前のサンプル値
Ｓj- 1 とはそれぞれ処理ステップにおいてしきい値と
の比較が行われる。ここで各サンプル値は、それがしき
い値以下の場合、０に設定し直される。この処理は、０
交差点でのサンプル値は基本的に０となるが、ハードウ
エアの不完全性やガウス雑音により常に０とはならない
ため、これを吸収するために行うものである。前記しき
い値は極力０に近い値が望ましいが、以上の阻害要因か
ら生じる分散を考慮した値でなければならない。
４を参照して説明する。まず現サンプル値Ｓj と、１周
期Ｔ前のサンプル値Ｓj-2 と半周期Ｔs 前のサンプル値
Ｓj- 1 とはそれぞれ処理ステップにおいてしきい値と
の比較が行われる。ここで各サンプル値は、それがしき
い値以下の場合、０に設定し直される。この処理は、０
交差点でのサンプル値は基本的に０となるが、ハードウ
エアの不完全性やガウス雑音により常に０とはならない
ため、これを吸収するために行うものである。前記しき
い値は極力０に近い値が望ましいが、以上の阻害要因か
ら生じる分散を考慮した値でなければならない。
【００１３】ステップにおいて現サンプル値Ｓj が
０、かつ１周期前のサンプル値Ｓj-2が０で有るか否を
チェックして、入力クロックに対し局部クロックが半周
期（シンボル周期の半分）Ｔs ずれているか否かの判定
を行う。この処理を行う理由は、半周期ずれのままステ
ップでの処理を行うと進み、遅れの制御が行われず、
この状態でロックされるためである。半周期ずれは現サ
ンプル値Ｓj と１シンボル周期前（２サンプル前）のサ
ンプル値Ｓj-2 とが共に０となる場合に検出される。こ
れが検出された場合、局部クロックタイミングを半周期
分キックオフする操作を行う。
０、かつ１周期前のサンプル値Ｓj-2が０で有るか否を
チェックして、入力クロックに対し局部クロックが半周
期（シンボル周期の半分）Ｔs ずれているか否かの判定
を行う。この処理を行う理由は、半周期ずれのままステ
ップでの処理を行うと進み、遅れの制御が行われず、
この状態でロックされるためである。半周期ずれは現サ
ンプル値Ｓj と１シンボル周期前（２サンプル前）のサ
ンプル値Ｓj-2 とが共に０となる場合に検出される。こ
れが検出された場合、局部クロックタイミングを半周期
分キックオフする操作を行う。
【００１４】Ｓj ＝０かつＳj-2 ＝０以外の場合はステ
ップにおいて局部クロックの進み、遅れを検出する。
まず、各サンプル値Ｓj 、Ｓj-2 、Ｓj-1 の符号ａ、
ｂ、ｃが判定される（３ａ）。これら符号ａ、ｂ、ｃは
それぞれ＋１、−１、０のいずれかの値をとる。現サン
プル値Ｓj と１周期前のサンプル値Ｓj-2 との符号が反
転、すなわちａとｂとの積が−１かをチェックし（３
ｂ）、−１の場合は制御の対象とする。これ以外の場
合、すなわち積が０または＋１の場合は制御の対象から
外される。さらに進み、遅れの検出を現サンプル値Ｓj
と半周期前のサンプル値Ｓj-1 との符号、すなわちａと
ｃとの積をチェックして行う（３ｃ）。即ちａとｃの積
が＋１の場合、局部クロックは進んでいると判断され、
−１の場合、遅れていると判断される。なお、これが０
となる場合、制御は行わない。
ップにおいて局部クロックの進み、遅れを検出する。
まず、各サンプル値Ｓj 、Ｓj-2 、Ｓj-1 の符号ａ、
ｂ、ｃが判定される（３ａ）。これら符号ａ、ｂ、ｃは
それぞれ＋１、−１、０のいずれかの値をとる。現サン
プル値Ｓj と１周期前のサンプル値Ｓj-2 との符号が反
転、すなわちａとｂとの積が−１かをチェックし（３
ｂ）、−１の場合は制御の対象とする。これ以外の場
合、すなわち積が０または＋１の場合は制御の対象から
外される。さらに進み、遅れの検出を現サンプル値Ｓj
と半周期前のサンプル値Ｓj-1 との符号、すなわちａと
ｃとの積をチェックして行う（３ｃ）。即ちａとｃの積
が＋１の場合、局部クロックは進んでいると判断され、
−１の場合、遅れていると判断される。なお、これが０
となる場合、制御は行わない。
【００１５】ステップにてクロックの進み、遅れが検
出された場合、この情報はタップ制御情報として１シン
ボル周期ごとに出力され、ポリフェーズフィルタ２１、
２２に帰還される。フィルタを１セットずつ切替えてい
くことによりクロック位相ずれを補正し、正確なクロッ
ク位相を探索する。ポリフェーズフィルタ２１、２２の
各出力は１サンプルおきに取り出され、搬送波再生部へ
供給される。
出された場合、この情報はタップ制御情報として１シン
ボル周期ごとに出力され、ポリフェーズフィルタ２１、
２２に帰還される。フィルタを１セットずつ切替えてい
くことによりクロック位相ずれを補正し、正確なクロッ
ク位相を探索する。ポリフェーズフィルタ２１、２２の
各出力は１サンプルおきに取り出され、搬送波再生部へ
供給される。
【００１６】上述においてはポリフェーズフィルタ２
１、２２により２サンプル／シンボルでサンプリングさ
れた入力信号を検波したＩ信号及びＱ信号の位相をずら
したが、複素ベースバンド入力信号に対しＡ／Ｄ変換器
により、１シンボル期間中を多数サンプリングするとと
もにフィルタ２１、２２としてはその２１0 と対応する
ものを１つ設けることにより、局部クロックの位相をず
らし、つまり図２Ｃにおけるサンプリング点ｔ0 、
ｔ1 、ｔ2 をクロック補正方向判定部２９の判定結果に
応じて図２Ｃにおけるτが小さくなるように、これらを
例えばΔＴづつ順次ずらしていってもよい。又、ポリフ
ェーズフィルタ２１、２２としてはフィルタ２１0 乃至
２１n-1 を個々に設けること無く、デジタルシグナルプ
ロセッサ（ＤＳＰ）によってフィルタ２１0 乃至２１
n-1 の各演算をそれぞれ行って位相シフトするようにし
てもよい。更に加算器２５の出力を開平演算したものを
瞬時電力出力としてもよい。一般的には図１中の瞬時電
力検出部１２で瞬時同相成分ａ（ｔ）の絶対値のｓ乗
（ｓは０でない実数）と瞬時直交成分ｂ（ｔ）の絶対値
のｓ乗との和Ｐｘ又はそのｒ乗根Ｐｙ＝ r√Ｐｘ（ｒは
０でない実数）に演算し、Ｐｘ又はＰｙを加算器２６及
び１シンボル遅延器２７へ供給してもよい。
１、２２により２サンプル／シンボルでサンプリングさ
れた入力信号を検波したＩ信号及びＱ信号の位相をずら
したが、複素ベースバンド入力信号に対しＡ／Ｄ変換器
により、１シンボル期間中を多数サンプリングするとと
もにフィルタ２１、２２としてはその２１0 と対応する
ものを１つ設けることにより、局部クロックの位相をず
らし、つまり図２Ｃにおけるサンプリング点ｔ0 、
ｔ1 、ｔ2 をクロック補正方向判定部２９の判定結果に
応じて図２Ｃにおけるτが小さくなるように、これらを
例えばΔＴづつ順次ずらしていってもよい。又、ポリフ
ェーズフィルタ２１、２２としてはフィルタ２１0 乃至
２１n-1 を個々に設けること無く、デジタルシグナルプ
ロセッサ（ＤＳＰ）によってフィルタ２１0 乃至２１
n-1 の各演算をそれぞれ行って位相シフトするようにし
てもよい。更に加算器２５の出力を開平演算したものを
瞬時電力出力としてもよい。一般的には図１中の瞬時電
力検出部１２で瞬時同相成分ａ（ｔ）の絶対値のｓ乗
（ｓは０でない実数）と瞬時直交成分ｂ（ｔ）の絶対値
のｓ乗との和Ｐｘ又はそのｒ乗根Ｐｙ＝ r√Ｐｘ（ｒは
０でない実数）に演算し、Ｐｘ又はＰｙを加算器２６及
び１シンボル遅延器２７へ供給してもよい。
【００１７】更に入力信号がＩ信号及びＱ信号と入力さ
れてもよく、この場合は直交検波器１７は入力信号と局
部信号との複素乗算器とされる。また入力搬送波周波数
の基準周波数に対するずれがない場合、局部信号の周波
数はゼロとされ、入力搬送波周波数の基準周波数に対す
るずれに応じた周波数の局部信号が発生され、上記周波
数ずれを補正する場合にもこの発明を適用できる。
れてもよく、この場合は直交検波器１７は入力信号と局
部信号との複素乗算器とされる。また入力搬送波周波数
の基準周波数に対するずれがない場合、局部信号の周波
数はゼロとされ、入力搬送波周波数の基準周波数に対す
るずれに応じた周波数の局部信号が発生され、上記周波
数ずれを補正する場合にもこの発明を適用できる。
【００１８】
【発明の効果】以上述べたようにこの発明によれば、入
力信号における瞬時電力を検出して、その入力信号と局
部信号との周波数オフセットの影響が無いようにしてお
り、正しく、かつ速くクロック判定点を得ることができ
る。しかもその演算のためのサンプリング周期は入力信
号中のデジタル信号の１シンボル周期内で２つのサンプ
ルについて行えばよく、又、このように比較的長いサン
プル周期で、その３つのサンプル点における中心の値
と、その前後の符号との関係を求めることによって、簡
単に位相の遅れ進みを検出でき、演算時間も少なく、消
費電力も少なくてすむ。従って本クロック再生器の後段
に設置される搬送波位相誤差検出器においては入力信号
周波数が不安定であっても、その局部信号との搬送波位
相誤差信号を正しく迅速に得ることができ、入力信号周
波数に局部信号を速く追従させることが可能となる。
力信号における瞬時電力を検出して、その入力信号と局
部信号との周波数オフセットの影響が無いようにしてお
り、正しく、かつ速くクロック判定点を得ることができ
る。しかもその演算のためのサンプリング周期は入力信
号中のデジタル信号の１シンボル周期内で２つのサンプ
ルについて行えばよく、又、このように比較的長いサン
プル周期で、その３つのサンプル点における中心の値
と、その前後の符号との関係を求めることによって、簡
単に位相の遅れ進みを検出でき、演算時間も少なく、消
費電力も少なくてすむ。従って本クロック再生器の後段
に設置される搬送波位相誤差検出器においては入力信号
周波数が不安定であっても、その局部信号との搬送波位
相誤差信号を正しく迅速に得ることができ、入力信号周
波数に局部信号を速く追従させることが可能となる。
【図１】この発明の実施例を示すブロック図。
【図２】Ａは入力信号の瞬時電力のアイパターンを示す
図、Ｂは入力信号の瞬時電力とその１シンボル前の瞬時
電力の差のアイパターンを示す図、Ｃは図２中の１つの
曲線と３つのサンプリング点とを示す図、Ｄはその３つ
のサンプリング点に於けるサンプリング値の符号とクロ
ック信号の進みや遅れの状態を示す図。
図、Ｂは入力信号の瞬時電力とその１シンボル前の瞬時
電力の差のアイパターンを示す図、Ｃは図２中の１つの
曲線と３つのサンプリング点とを示す図、Ｄはその３つ
のサンプリング点に於けるサンプリング値の符号とクロ
ック信号の進みや遅れの状態を示す図。
【図３】Ａは波形整形の低域通過フィルタのインパルス
応答を示す図、Ｂ乃至Ｅはそれぞれポリフェーズフィル
タ２１中のフィルタ２１0 、２１1 、２１n-1 のそれぞ
れタップ係数の概念を示す図である。
応答を示す図、Ｂ乃至Ｅはそれぞれポリフェーズフィル
タ２１中のフィルタ２１0 、２１1 、２１n-1 のそれぞ
れタップ係数の概念を示す図である。
【図４】０交差点探索処理の例を示す流れ図。
【図５】Ａは周波数オフセットが無い場合のアイパター
ンを示す図、Ｂは周波数オフセットが有る場合のアイパ
ターンを示す図である。
ンを示す図、Ｂは周波数オフセットが有る場合のアイパ
ターンを示す図である。
Claims (1)
- 【請求項１】 Ｍ相（Ｍ＝２n ，ｎは１以上の整数）Ｐ
ＳＫ変調信号の瞬時同相成分ａ（ｔ）の絶対値のｓ乗
（ｓは０でない実数）と瞬時直交成分ｂ（ｔ）の絶対値
のｓ乗との和Ｐｘ又はそのｒ乗根Ｐｙ＝ r√Ｐｘ（ｒは
０でない実数）を検出する瞬時電力検出手段と、 その検出されたＰｘ又はＰｙと、上記ＰＳＫ変調信号の
デジタル信号の１シンボル周期前のＰｘ又はＰｙとの差
を求める手段と、 その差のＰｘ又はＰｙの０交差点を探索して、その０交
差点をクロック判定点とする手段と、 を具備するデジタル位相変調のクロック再生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262160A JPH07115446A (ja) | 1993-10-20 | 1993-10-20 | デジタル位相変調のクロック再生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262160A JPH07115446A (ja) | 1993-10-20 | 1993-10-20 | デジタル位相変調のクロック再生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07115446A true JPH07115446A (ja) | 1995-05-02 |
Family
ID=17371901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5262160A Pending JPH07115446A (ja) | 1993-10-20 | 1993-10-20 | デジタル位相変調のクロック再生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012121151A1 (ja) * | 2011-03-10 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130656A (ja) * | 1982-01-29 | 1983-08-04 | Nec Corp | タイミング位相制御装置 |
| JPH05260108A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu Ltd | ディジタル通信における復調方式 |
-
1993
- 1993-10-20 JP JP5262160A patent/JPH07115446A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130656A (ja) * | 1982-01-29 | 1983-08-04 | Nec Corp | タイミング位相制御装置 |
| JPH05260108A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu Ltd | ディジタル通信における復調方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012121151A1 (ja) * | 2011-03-10 | 2012-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 |
| JP5476506B2 (ja) * | 2011-03-10 | 2014-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 超高速無線通信を行う受信機側におけるサンプリング周波数および位相オフセットのオンザフライ補償 |
| US8971397B2 (en) | 2011-03-10 | 2015-03-03 | International Business Machines Corporation | On-the-fly compensation of sampling frequency and phase offset in receiver performing ultra-high-speed wireless communication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650718B1 (en) | Timing reproducer and demodulator comprising this | |
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| JP4979413B2 (ja) | パルス無線受信装置 | |
| EP0913963B1 (en) | Timing phase synchronization detecting circuit and demodulator | |
| JPH0716206B2 (ja) | 信号検出器 | |
| US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
| US6377634B1 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| US5694440A (en) | Data synchronizer lock detector and method of operation thereof | |
| US5892803A (en) | Determination of symbol sample timing using soft decisions | |
| EP1913705B1 (en) | Adaptive synchronization enhancement technique for serial modulated waveforms | |
| JPH07115446A (ja) | デジタル位相変調のクロック再生器 | |
| EP0591748A1 (en) | Method and circuit for estimating the carrier frequency of PSK signals | |
| US20020110207A1 (en) | Device for detecting timing synchronization, method thereof, and communication device using the same | |
| JP2940895B2 (ja) | クロック再生回路 | |
| JP2001177587A (ja) | ディジタル変復調の同期方式 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JPH08139775A (ja) | ディジタル復調装置 | |
| JP3729369B2 (ja) | 直接変換ｆｓｋ受信機 | |
| JPH05327681A (ja) | クロック再生のための制御信号作成回路 | |
| KR20010006530A (ko) | 기준 심벌이 삽입된 ｍｐｓｋ 버스트의 최대 개연성 검출 | |
| JPH0817408B2 (ja) | 信号系列検出装置 | |
| KR0145544B1 (ko) | 위상변조된 신호의 복조 방법 | |
| JPH07212424A (ja) | データ受信装置 | |
| JPH06152669A (ja) | クロック再生回路 | |
| JP3088891B2 (ja) | データ受信装置 |