JPH0711560B2 - 電圧制御回路 - Google Patents
電圧制御回路Info
- Publication number
- JPH0711560B2 JPH0711560B2 JP1039669A JP3966989A JPH0711560B2 JP H0711560 B2 JPH0711560 B2 JP H0711560B2 JP 1039669 A JP1039669 A JP 1039669A JP 3966989 A JP3966989 A JP 3966989A JP H0711560 B2 JPH0711560 B2 JP H0711560B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- switch means
- control circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 〔概要〕 制御信号により出力電圧を可変とする機能を有する電圧
制御回路に関し， 可変抵抗を省略し，制御信号によってより高い出力電圧
を得ることを目的とし， その２つの入力端子の電圧が等くなるように動作する増
幅器と，前記増幅器の前記入力端子の一方に接続された
参照電圧と，前記増幅器の前記入力端子の他方と当該電
圧制御回路の出力端子との間に接続された第１の抵抗
と，前記増幅器の前記入力端子の他方と基準電圧との間
に接続された第２の抵抗と，前記第１の抵抗と並列に接
続された第４の抵抗及び第１のスイッチ手段と，前記第
２の抵抗と並列に接続された第５の抵抗及び第２のスイ
ッチ手段並びに第３の抵抗及び第３のスイッチ手段とを
有し，前記第１及び第２のスイッチ手段は，各々，第１
及び第２の制御信号が印加された時にオン状態となり，
前記第３のスイッチ手段は，前記第１及び第２の制御信
号が印加された時にオン状態となるように構成する。
制御回路に関し， 可変抵抗を省略し，制御信号によってより高い出力電圧
を得ることを目的とし， その２つの入力端子の電圧が等くなるように動作する増
幅器と，前記増幅器の前記入力端子の一方に接続された
参照電圧と，前記増幅器の前記入力端子の他方と当該電
圧制御回路の出力端子との間に接続された第１の抵抗
と，前記増幅器の前記入力端子の他方と基準電圧との間
に接続された第２の抵抗と，前記第１の抵抗と並列に接
続された第４の抵抗及び第１のスイッチ手段と，前記第
２の抵抗と並列に接続された第５の抵抗及び第２のスイ
ッチ手段並びに第３の抵抗及び第３のスイッチ手段とを
有し，前記第１及び第２のスイッチ手段は，各々，第１
及び第２の制御信号が印加された時にオン状態となり，
前記第３のスイッチ手段は，前記第１及び第２の制御信
号が印加された時にオン状態となるように構成する。
本発明は電圧制御回路に関し，更に詳しくは，制御信号
により出力電圧を可変とする機能を有する電圧制御回路
に関する。
により出力電圧を可変とする機能を有する電圧制御回路
に関する。
電子機器に組込まれた電源等において，素子の電圧マー
ジン試験等のために，制御信号により，電源の出力電圧
を例えば±10％だけ変化させた値とする機能が付加され
ることが多い。
ジン試験等のために，制御信号により，電源の出力電圧
を例えば±10％だけ変化させた値とする機能が付加され
ることが多い。
第３図は従来技術説明図であり，従来の電圧制御回路を
示している。
示している。
第３図において,R1,R4,R5,R11及びR12は抵抗、R2′は可
変抵抗,PI1及びPI2はホトカプラ,AMPは増幅器，VRは参
照電圧である。
変抵抗,PI1及びPI2はホトカプラ,AMPは増幅器，VRは参
照電圧である。
増幅器AMPは電圧安定化誤差増幅器であり，その２つの
入力端子の電圧が等しくなるように動作する。従って，
抵抗R1と可変抵抗R2′との接続点の電圧Vaは，参照電圧
VRと等しくなるようにされる。
入力端子の電圧が等しくなるように動作する。従って，
抵抗R1と可変抵抗R2′との接続点の電圧Vaは，参照電圧
VRと等しくなるようにされる。
通常，制御信号＊VL及び＊VHは，共に，“H"（ハイレベ
ル）とされる。これにより，ホトカプラPI1及びPI2がオ
フ状態となるので，電圧Vaは抵抗R1と可変抵抗R2′の比
に依存する。今，VR＝2.5V,R1＝２′とすれば，出力電
圧Vo＝5.0Vとなる。
ル）とされる。これにより，ホトカプラPI1及びPI2がオ
フ状態となるので，電圧Vaは抵抗R1と可変抵抗R2′の比
に依存する。今，VR＝2.5V,R1＝２′とすれば，出力電
圧Vo＝5.0Vとなる。
制御信号＊VLを“L"（ロウレベル）とすると，ホトカプ
ラPI1がオン状態となる。従って，電圧Vaは，抵抗R1及
びR4を並列接続したものと可変抵抗R2′との比に依存し
たものとなる。この結果,R1＝２′であれば，Va＞Vo−V
aとなる。一方，増幅器AMPの働きにより，Va＝VRが保た
れる。以上により，VR＝2.5Vとし抵抗R1,R4の値を適当
に定めることによって，出力電圧Vo＝4.5V（−10％の出
力）を得る。
ラPI1がオン状態となる。従って，電圧Vaは，抵抗R1及
びR4を並列接続したものと可変抵抗R2′との比に依存し
たものとなる。この結果,R1＝２′であれば，Va＞Vo−V
aとなる。一方，増幅器AMPの働きにより，Va＝VRが保た
れる。以上により，VR＝2.5Vとし抵抗R1,R4の値を適当
に定めることによって，出力電圧Vo＝4.5V（−10％の出
力）を得る。
逆に，制御信号＊VHを“L"とすると，ホトカプラPI2が
オン状態となる。そして,R1＝R2′，VR＝2.5Vとし，抵
抗R1,R5の値を適当に定めることによって，出力電圧Vo
＝5.5V（＋10％の出力）を得る。
オン状態となる。そして,R1＝R2′，VR＝2.5Vとし，抵
抗R1,R5の値を適当に定めることによって，出力電圧Vo
＝5.5V（＋10％の出力）を得る。
このような電圧制御回路によれば,TTL等のICについて,5
Vでの通常動作を可能とすると共に,4.5V及び5.5Vで動作
させて電圧マージン試験を行うことができる。
Vでの通常動作を可能とすると共に,4.5V及び5.5Vで動作
させて電圧マージン試験を行うことができる。
一般に，電子機器に組み込まれた電源にはTTL等のICに
過電圧が印加されることのないように，過電圧保護回路
が設けられている。従って，試験の１つとして，過電圧
保護回路についても正常に動作するか否かを確認する必
要がある。
過電圧が印加されることのないように，過電圧保護回路
が設けられている。従って，試験の１つとして，過電圧
保護回路についても正常に動作するか否かを確認する必
要がある。
ところで，前述の電圧制御回路によれば,R2′（又はR
1）を固定抵抗としてしまうと，最大でも5.5Vの電圧し
か得られない（5.5V以外では広く行なわれている電圧マ
ージン試験に適さない）。これでは，過電圧保護回路に
ついての試験ができないので，高い電圧を得るための可
変抵抗R2′が不可欠であった。
1）を固定抵抗としてしまうと，最大でも5.5Vの電圧し
か得られない（5.5V以外では広く行なわれている電圧マ
ージン試験に適さない）。これでは，過電圧保護回路に
ついての試験ができないので，高い電圧を得るための可
変抵抗R2′が不可欠であった。
このように可変抵抗R2′を必要とすることは，従来，種
々の問題を生じる原因となっている。
々の問題を生じる原因となっている。
例えば，可変抵抗R2′の値は，人手によって調整する必
要があるため，試験の自動化の障害となっていた。ま
た，可変抵抗R2′は通常外付けの部品（ボリウム）とし
て実現されるため，その不具合によって，過電圧が発生
する等の欠点があった。
要があるため，試験の自動化の障害となっていた。ま
た，可変抵抗R2′は通常外付けの部品（ボリウム）とし
て実現されるため，その不具合によって，過電圧が発生
する等の欠点があった。
本発明は，可変抵抗を省略し，制御信号によってより高
い出力電圧を得ることができる電圧制御回路を提供する
ことを目的とする。
い出力電圧を得ることができる電圧制御回路を提供する
ことを目的とする。
第１図は本発明の原理構成図である。
第１図において,1電圧制御回路,2は電源,3は電子素子,4
は過電圧保護回路,R1ないしR5は抵抗,SW1ないしS3はス
イッチ手段,AMPは増幅器，VRは参照電圧である。
は過電圧保護回路,R1ないしR5は抵抗,SW1ないしS3はス
イッチ手段,AMPは増幅器，VRは参照電圧である。
増幅器AMPは電圧安定化誤差増幅器であり，その２つの
入力端子の電圧が等しくなるように動作する。
入力端子の電圧が等しくなるように動作する。
増幅器AMPの入力端子の一方（と基準電圧との間）に
は，参照電圧VRが接続される。参照電圧VRは，所定の電
圧（VR）を印加する電圧供給手段である。
は，参照電圧VRが接続される。参照電圧VRは，所定の電
圧（VR）を印加する電圧供給手段である。
電源２からの電圧を分割する分割抵抗R1及びR2は，直列
接続され，電圧制御回路１の出力端子（電源電圧線）と
基準（接地）電圧（基準電圧線）との間に接続される。
即ち，第１の抵抗R1は，増幅器AMPの入力端子の他方と
電圧制御回路１の出力端子との間に接続され，第２の抵
抗R2は，増幅器AMPの入力端子の他方と基準電圧との間
に接続される。
接続され，電圧制御回路１の出力端子（電源電圧線）と
基準（接地）電圧（基準電圧線）との間に接続される。
即ち，第１の抵抗R1は，増幅器AMPの入力端子の他方と
電圧制御回路１の出力端子との間に接続され，第２の抵
抗R2は，増幅器AMPの入力端子の他方と基準電圧との間
に接続される。
抵抗R1と並列に抵抗R4が接続され，抵抗R2と並列に抵抗
R5及びR3が接続される。抵抗R4,R5及びR3には，各々，
スイッチ手段SW1,SW2及びSW3が直列接続される。即ち，
第４の抵抗R4及び第１のスイッチ手段SW1は抵抗R1に並
列に接続される。また，第５の抵抗R5及び第２のスイッ
チ手段RSW2,並びに第３の抵抗R3及び第３のスイッチ手
段RSW3は，抵抗R2に並列に接続される。
R5及びR3が接続される。抵抗R4,R5及びR3には，各々，
スイッチ手段SW1,SW2及びSW3が直列接続される。即ち，
第４の抵抗R4及び第１のスイッチ手段SW1は抵抗R1に並
列に接続される。また，第５の抵抗R5及び第２のスイッ
チ手段RSW2,並びに第３の抵抗R3及び第３のスイッチ手
段RSW3は，抵抗R2に並列に接続される。
電圧制御回路１には，外部から，第１及び第２の制御信
号＊VL及び＊VHが供給される。２つの制御信号の組合せ
により,4通りの出力電圧Voが得られる。制御信号＊VL及
び＊VHは，各々，主として，通常の出力電圧より低い出
力電圧を得るための信号，及び，通常の出力電圧より高
い出力電圧を得るための信号である。第１及び第２のス
イッチ手段RSW1及びSW2は，各々，第１の制御信号＊VL
及び第２の制御信号＊VHが印加された時にオン状態とな
り，第３のスイッチ手段SW3は，前記第１及び第２の制
御信号＊VL及び＊VHが共に印加された時にオン状態とな
る。
号＊VL及び＊VHが供給される。２つの制御信号の組合せ
により,4通りの出力電圧Voが得られる。制御信号＊VL及
び＊VHは，各々，主として，通常の出力電圧より低い出
力電圧を得るための信号，及び，通常の出力電圧より高
い出力電圧を得るための信号である。第１及び第２のス
イッチ手段RSW1及びSW2は，各々，第１の制御信号＊VL
及び第２の制御信号＊VHが印加された時にオン状態とな
り，第３のスイッチ手段SW3は，前記第１及び第２の制
御信号＊VL及び＊VHが共に印加された時にオン状態とな
る。
増幅器AMPの働きによって，固定抵抗R1と固定抵抗R2と
の接続点の電圧Vaは，参照電圧VRと等しくなるようにさ
れる。
の接続点の電圧Vaは，参照電圧VRと等しくなるようにさ
れる。
通常，制御信号＊VL及び＊VHは，共に，“H"（ハイレベ
ル）とされる。これにより，スイッチ手段SW1及びSW2が
オフ状態となるので，電圧Vaは抵抗R1と抵抗R2との比に
依存する。今，VR＝2.5V,R1＝R2とすれば，出力電圧Vo
＝5.0Vとなる。
ル）とされる。これにより，スイッチ手段SW1及びSW2が
オフ状態となるので，電圧Vaは抵抗R1と抵抗R2との比に
依存する。今，VR＝2.5V,R1＝R2とすれば，出力電圧Vo
＝5.0Vとなる。
制御信号＊VLを“L"（ロウレベル）とすると，スイッチ
手段SW1がオン状態となる。従って，電圧Vaは，抵抗R1
及びR4を並列接続したものと抵抗R2との比に依存したも
のとなる。この結果,R1＝R2であれば，Va＞Vo−Vaとな
る。一方，増幅器AMPの働きにより，Va＝VRが保たれ
る。以上により，VR＝2.5Vとし抵抗R1,R4の値を適当に
定めることによって，出力電圧Vo＝4.5V（−10％の出
力）を得る。この時，制御信号＊VHは“H"とされてお
り，スイッチ手段SW2及びSW3はオフ状態にある。
手段SW1がオン状態となる。従って，電圧Vaは，抵抗R1
及びR4を並列接続したものと抵抗R2との比に依存したも
のとなる。この結果,R1＝R2であれば，Va＞Vo−Vaとな
る。一方，増幅器AMPの働きにより，Va＝VRが保たれ
る。以上により，VR＝2.5Vとし抵抗R1,R4の値を適当に
定めることによって，出力電圧Vo＝4.5V（−10％の出
力）を得る。この時，制御信号＊VHは“H"とされてお
り，スイッチ手段SW2及びSW3はオフ状態にある。
逆に，制御信号＊VHを“L"とし制御信号＊VLを“H"とす
ると，スイッチ手段SW2のみがオン状態となる。そして,
R1＝R2,VR＝2.5Vとし，抵抗R1,R5の値を適当に定めるこ
とによって，出力電圧Vo＝5.5V（＋10％の出力）を得
る。
ると，スイッチ手段SW2のみがオン状態となる。そして,
R1＝R2,VR＝2.5Vとし，抵抗R1,R5の値を適当に定めるこ
とによって，出力電圧Vo＝5.5V（＋10％の出力）を得
る。
一方，制御信号＊VL及び＊VHを共に“L"とすると，スイ
ッチ手段SW1ないしSW3がオン状態となる。従って，電圧
Voは，抵抗R1及びR4を並列接続したものと抵抗R2,R3及
びR5を並列接続したものとの比に依存したものとなる。
ッチ手段SW1ないしSW3がオン状態となる。従って，電圧
Voは，抵抗R1及びR4を並列接続したものと抵抗R2,R3及
びR5を並列接続したものとの比に依存したものとなる。
前述の如く，通常電圧5.0Vを＋側及び−側に同一の割合
（±10％）だけ変化させるとすると,R1＝R2,R4＝R5であ
る。そして，VR＝2.5Vとし，抵抗R3の値を適当に定める
ことによって出力電圧Vo＝7.0Vを得る。
（±10％）だけ変化させるとすると,R1＝R2,R4＝R5であ
る。そして，VR＝2.5Vとし，抵抗R3の値を適当に定める
ことによって出力電圧Vo＝7.0Vを得る。
従って，このような電圧制御回路１によれば,TTL等の電
子素子３を通常動作させるための通常動作電圧を得るこ
とができ，また，電子素子３の電圧マージン試験を行う
ための通常動作電圧を所定の割合だけ＋側及び−側に変
化させた（高く及び低くした）電圧を得ることができ，
更に，電源装置の過電圧保護回路４が正常に動作するか
否かの試験を行うための通常動作電圧を所定の割合け高
くした電圧よりさらに高い電圧を得ることできる。これ
らの電圧の選択は，制御信号＊VL及び＊VHによって設定
することができる。
子素子３を通常動作させるための通常動作電圧を得るこ
とができ，また，電子素子３の電圧マージン試験を行う
ための通常動作電圧を所定の割合だけ＋側及び−側に変
化させた（高く及び低くした）電圧を得ることができ，
更に，電源装置の過電圧保護回路４が正常に動作するか
否かの試験を行うための通常動作電圧を所定の割合け高
くした電圧よりさらに高い電圧を得ることできる。これ
らの電圧の選択は，制御信号＊VL及び＊VHによって設定
することができる。
第２図は実施例構成図であり，電圧制御回路１の構成を
示している。
示している。
第２図において,Q1及びQ2はトランジスタ,R7ないしR12
は抵抗,Dはツェナーダイオード,PI1及びPI2はホトカプ
ラである。
は抵抗,Dはツェナーダイオード,PI1及びPI2はホトカプ
ラである。
第１スイッチ手段AW1は，ホトカプラPI1及び抵抗R11か
らなる。制御信号＊VLが“L"とされると，発光ダイオー
ドに電圧が印加されて発光し，これを受光したホトトラ
ンジスタがオンする。なお，このような構成に替えて，
制御信号＊VLの“L"によりオンするようなトランジスタ
を用いてもよい。
らなる。制御信号＊VLが“L"とされると，発光ダイオー
ドに電圧が印加されて発光し，これを受光したホトトラ
ンジスタがオンする。なお，このような構成に替えて，
制御信号＊VLの“L"によりオンするようなトランジスタ
を用いてもよい。
第２スイッチ手段SW2は，第１スイッチ手段と同様の構
成とされ，ホトカプラPI2及び抵抗R12からなり，制御信
号＊VHの“L"によりホトトランジスタがオンする。
成とされ，ホトカプラPI2及び抵抗R12からなり，制御信
号＊VHの“L"によりホトトランジスタがオンする。
第３スイッチ手段SW3は，抵抗R7ないしR10,トランジス
タQ1及びQ2,ツェナーダイオードＤからなる。図示の如
く，スイッチ手段SW3は，ホトカプラPI1及びPI2（スイ
ッチ手段SW1及びSW2）を介して，各々，制御信号＊VL及
び＊VHを受ける。即ち，ホトカプラPI1と抵抗R4との接
続点ｂと，ホトカプラPI2と抵抗R5との接続点ｃとの間
に，ツェナーダイオードＤ（及び抵抗R9,R10）が接続さ
れる。そして，制御信号＊VL及び＊VHをその両端子に受
けるツェナーダイオードＤによって，実質的なスイッチ
手段SW3である（npn）トランジスタQ1が駆動される。
タQ1及びQ2,ツェナーダイオードＤからなる。図示の如
く，スイッチ手段SW3は，ホトカプラPI1及びPI2（スイ
ッチ手段SW1及びSW2）を介して，各々，制御信号＊VL及
び＊VHを受ける。即ち，ホトカプラPI1と抵抗R4との接
続点ｂと，ホトカプラPI2と抵抗R5との接続点ｃとの間
に，ツェナーダイオードＤ（及び抵抗R9,R10）が接続さ
れる。そして，制御信号＊VL及び＊VHをその両端子に受
けるツェナーダイオードＤによって，実質的なスイッチ
手段SW3である（npn）トランジスタQ1が駆動される。
制御信号＊VL及び＊VHが共に“L"の時，接続点ｂ及びｃ
の間の電圧Vbcは電圧Voと略等しくなる。これにより，
ツェナーダイオードＤがブレークダウンし，抵抗R9及び
R10に電流が流れる。この結果，（pnp）トランジスタQ2
がオンし，抵抗R7及びR8に電流が流れる。従って，トラ
ンジスタQ1がオンする。
の間の電圧Vbcは電圧Voと略等しくなる。これにより，
ツェナーダイオードＤがブレークダウンし，抵抗R9及び
R10に電流が流れる。この結果，（pnp）トランジスタQ2
がオンし，抵抗R7及びR8に電流が流れる。従って，トラ
ンジスタQ1がオンする。
このような動作を可能とするために，ツェナーダイオー
ドＤは，接続点bc間に図示の方向で接続され，そのブレ
ークダウン電圧Vzは，Vo−VR＜Vz＋VBEQ2かつVR＜Vz＋V
BEQ2かつVz＋VBEQ2＜Voを満足するようにされる。ま
た，制御信号＊VL及び＊VHが共に“L"の時に電圧Vbcを
得るため，ホトカプラPI1が抵抗R4より出力端子側に，
ホトカプラPI2が抵抗R5より基準電圧側に接続される。
ドＤは，接続点bc間に図示の方向で接続され，そのブレ
ークダウン電圧Vzは，Vo−VR＜Vz＋VBEQ2かつVR＜Vz＋V
BEQ2かつVz＋VBEQ2＜Voを満足するようにされる。ま
た，制御信号＊VL及び＊VHが共に“L"の時に電圧Vbcを
得るため，ホトカプラPI1が抵抗R4より出力端子側に，
ホトカプラPI2が抵抗R5より基準電圧側に接続される。
制御信号＊VL及び＊VHの少なくとも一方が“H"の時，電
圧Vbcは０となる。従って，ツェナーダイオードはオン
せず，トランジスタQ1もオンしない。
圧Vbcは０となる。従って，ツェナーダイオードはオン
せず，トランジスタQ1もオンしない。
今，VR＝2.5V,抵抗の比をR1:R2:R3:R4:R5＝1:1:1:3.9:
3.9とすると，制御信号＊VL及び＊VHの組合せにより，
出力電圧Voは次のように求まる。
3.9とすると，制御信号＊VL及び＊VHの組合せにより，
出力電圧Voは次のように求まる。
＊VH＝“H",＊VL＝“H"の時 出力電圧Voとして，電子素子３を通常動作させる通常動
作電圧例えば＋5.0Vを得る場合に，この組合せとされ
る。
作電圧例えば＋5.0Vを得る場合に，この組合せとされ
る。
＊VH＝＊VL＝“H"により，ホトカプラPI1及びPI2は共に
オフ状態となる。接続点ｂ及びｃの電圧は電圧Vaに等し
くなり，ツェナーダイオードＤはオンしない。この結
果，電圧Vaは，抵抗R1とR2との比に依存する。
オフ状態となる。接続点ｂ及びｃの電圧は電圧Vaに等し
くなり，ツェナーダイオードＤはオンしない。この結
果，電圧Vaは，抵抗R1とR2との比に依存する。
従って，出力電圧Voは となる。
これにより,TTL等の電子素子３を＋5.0Vで動作させるこ
とができる。
とができる。
＊VH＝“H",＊VL＝“L"の時 出力電圧Voとして，電子素子３について電圧マージン試
験を行う際に，低電圧動作させるための低い電圧例えば
＋4.5Vを得る場合に，この組合せとされる。
験を行う際に，低電圧動作させるための低い電圧例えば
＋4.5Vを得る場合に，この組合せとされる。
＊VH＝“H",＊VL＝“L"により，ホトカプラPI2はオフ状
態となり，ホトカプラPI1はオン状態となる。接続点ｂ
及びｃの電圧は電圧Voに略等しくなり，ツェナーダイオ
ードＤはオンしない。この結果，電圧Vaは，抵抗R1とR4
を並列接続したものと抵抗R2との比に依存する。
態となり，ホトカプラPI1はオン状態となる。接続点ｂ
及びｃの電圧は電圧Voに略等しくなり，ツェナーダイオ
ードＤはオンしない。この結果，電圧Vaは，抵抗R1とR4
を並列接続したものと抵抗R2との比に依存する。
従って，出力電圧Voは となる。
これにより，電子素子３を＋4.5Vで低電圧動作させて電
圧マージン試験を行うことができる。
圧マージン試験を行うことができる。
＊VH＝“L",＊VL＝“H"の時 出力電圧Voとして，電子素子３について電圧マージン試
験を行う際に，高電圧動作させるための高い電圧例えば
＋5.5Vを得る場合に，この組合せとされる。
験を行う際に，高電圧動作させるための高い電圧例えば
＋5.5Vを得る場合に，この組合せとされる。
＊VH＝“L",＊VL＝“H"により，ホトカプラPI2はオン状
態となり，ホトカプラPI1はオフ状態となる。接続点ｂ
及びｃの電圧は電圧Voに略等しくなり，ツェナーダイオ
ードＤはオンしない。この結果，電圧Vaは，抵抗R1とR2
及びR5を並列接続したものとの比に依存する。
態となり，ホトカプラPI1はオフ状態となる。接続点ｂ
及びｃの電圧は電圧Voに略等しくなり，ツェナーダイオ
ードＤはオンしない。この結果，電圧Vaは，抵抗R1とR2
及びR5を並列接続したものとの比に依存する。
従って，出力電圧Voは となる。
これにより，電子素子３を＋5.5Vで高電圧動作させて電
圧マージン試験を行うことができる。
圧マージン試験を行うことができる。
＊VH＝“L",＊VL＝“L"の時 出力電圧Voとして，過電圧保護回路４の動作を確認する
電圧を得る場合に，この組合せとされる。
電圧を得る場合に，この組合せとされる。
＊VH＝＊VL＝“L"により，ホトカプラPI1及びPI2は共に
オン状態となる。接続点ｂ及びｃの間の電圧Vbcは電圧V
oに等しくなり，ツェナーダイオードＤはオン（ブレー
クダウン）する。この結果，電圧Vaは，抵抗R1及びR4を
並列接続したものと抵抗R2,R3及びR5を並列接続したも
のとの比に依存する。
オン状態となる。接続点ｂ及びｃの間の電圧Vbcは電圧V
oに等しくなり，ツェナーダイオードＤはオン（ブレー
クダウン）する。この結果，電圧Vaは，抵抗R1及びR4を
並列接続したものと抵抗R2,R3及びR5を並列接続したも
のとの比に依存する。
従って，出力電圧Voは となる。
これにより，約7Vの過電圧保護回路４に印加してその動
作を確認することができる。
作を確認することができる。
この過電圧は，電圧マージン試験のための制御信号＊VL
及び＊VHを用いることによって発生できるので，信号線
数の増加を招くことがない。また，この過電圧値は一定
であるから負荷の破損を防止できる。例えばTTL等の標
準論理ICの如く，通常使用電圧が5Vであって最大定格が
7Vの電子素子３に対して，過電圧を7V以下とすることが
できる。これにより，過電圧保護回路４に不良がある場
合でも，電子素子３の破壊を防止できる。
及び＊VHを用いることによって発生できるので，信号線
数の増加を招くことがない。また，この過電圧値は一定
であるから負荷の破損を防止できる。例えばTTL等の標
準論理ICの如く，通常使用電圧が5Vであって最大定格が
7Vの電子素子３に対して，過電圧を7V以下とすることが
できる。これにより，過電圧保護回路４に不良がある場
合でも，電子素子３の破壊を防止できる。
以上説明したように，本発明によれば，電圧制御回路に
おいて，制御信号の特定の組合せによって過電圧を発生
させるようにすることにより，過電圧発生のための可変
抵抗を省略することができるので，試験の自動化を図る
ことができ，また，安定した過電圧及び出力電圧を得る
ことができ信頼性を向上することができる。更に，可変
抵抗の省略により，ガス等に対する耐環境性を向上する
ことができる。
おいて，制御信号の特定の組合せによって過電圧を発生
させるようにすることにより，過電圧発生のための可変
抵抗を省略することができるので，試験の自動化を図る
ことができ，また，安定した過電圧及び出力電圧を得る
ことができ信頼性を向上することができる。更に，可変
抵抗の省略により，ガス等に対する耐環境性を向上する
ことができる。
第１図は本発明の原理構成図， 第２図は実施例構成図， 第３図は従来技術説明図。 １は電圧制御回路,2は電源,3は電子素子,4は過電圧保護
回路,R1ないしR5は抵抗,SW1ないしSW3はスイッチ手段,A
MPは増幅器，VRは参照電圧である。
回路,R1ないしR5は抵抗,SW1ないしSW3はスイッチ手段,A
MPは増幅器，VRは参照電圧である。
Claims (1)
- 【請求項１】その２つの入力端子の電圧が等しくなるよ
うに動作する増幅器（AMP）と， 前記増幅器（AMP）の前記入力端子の一方に接続された
参照電圧（VR）と， 前記増幅器（AMP）の前記入力端子の他方と当該電圧制
御回路の出力端子との間に接続された第１の抵抗（R1）
と， 前記増幅器（AMP）の前記入力端子の他方と基準電圧と
の間に接続された第２の抵抗（R2）と， 互いに直列に接続されかつ前記第１の抵抗（R1）と並列
に接続された第４の抵抗（R4）及び第１のスイッチ手段
（SW1）と， 互いに直列に接続されかつ前記第２の抵抗（R2）と並列
に接続された第５の抵抗（R5）及び第２のスイッチ手段
（SW2）と， 互いに直列に接続されかつ前記第２の抵抗（R2）と並列
に接続された第３の抵抗（R3）及び第３のスイッチ手段
（SW3）と， を有し， 前記第１及び第２のスイッチ手段（SW1,SW2）は，各
々，第１及び第２の制御信号が印加された時にオン状態
となり， 前記第３のスイッチ手段（SW3）は，前記第１及び第２
の制御信号が印加された時にオン状態となる ことを特徴とする電圧制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039669A JPH0711560B2 (ja) | 1989-02-20 | 1989-02-20 | 電圧制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039669A JPH0711560B2 (ja) | 1989-02-20 | 1989-02-20 | 電圧制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02218972A JPH02218972A (ja) | 1990-08-31 |
| JPH0711560B2 true JPH0711560B2 (ja) | 1995-02-08 |
Family
ID=12559494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039669A Expired - Lifetime JPH0711560B2 (ja) | 1989-02-20 | 1989-02-20 | 電圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0711560B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2579069B2 (ja) * | 1990-12-28 | 1997-02-05 | 甲府日本電気株式会社 | 定電圧電源装置の出力電圧リモートコントロール回路 |
-
1989
- 1989-02-20 JP JP1039669A patent/JPH0711560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02218972A (ja) | 1990-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580923A1 (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising errors amplifiers | |
| EP0525421B1 (en) | Circuit arrangement for converting a voltage drop tapped from a test object from a predetermined input voltage range to a desired output voltage range | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| TWI852715B (zh) | ORing FET控制電路及方法 | |
| JPH11326459A (ja) | 半導体試験装置 | |
| JPH0711560B2 (ja) | 電圧制御回路 | |
| EP0446945A2 (en) | Electronic equipment incorporating an integrated BTL circuit | |
| JP4290768B2 (ja) | リーケージ電流補正回路 | |
| US20060139825A1 (en) | Protective circuit for protecting chip from misoperation | |
| US5977817A (en) | Current biased mode control circuit | |
| US7154260B2 (en) | Precision measurement unit having voltage and/or current clamp power down upon setting reversal | |
| US4893252A (en) | Monitoring system for the output stage of a bridge | |
| US20060138545A1 (en) | Protective circuit for protecting chip from misoperation | |
| JP3894891B2 (ja) | 高速，大出力電流かつ低消費電力の出力回路 | |
| JP2000010643A (ja) | 定電流源 | |
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
| JP4258837B2 (ja) | ２線式伝送回路 | |
| JPS586011Y2 (ja) | 直流安定化電源回路 | |
| US5789943A (en) | V.35 network terminator | |
| KR100442857B1 (ko) | 구형파 직류변환회로 | |
| JP3173233B2 (ja) | Ｉｃ検査装置 | |
| JPH02139608A (ja) | 定電流回路起動装置 | |
| JPS63131080A (ja) | 電子デバイス駆動回路 | |
| JPH0529938A (ja) | 制御装置 |