JPH07118166B2 - トラッキング回路 - Google Patents
トラッキング回路Info
- Publication number
- JPH07118166B2 JPH07118166B2 JP62125337A JP12533787A JPH07118166B2 JP H07118166 B2 JPH07118166 B2 JP H07118166B2 JP 62125337 A JP62125337 A JP 62125337A JP 12533787 A JP12533787 A JP 12533787A JP H07118166 B2 JPH07118166 B2 JP H07118166B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- latch circuit
- latch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000005070 sampling Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/0901—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
- G11B21/106—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following on disks
Landscapes
- Optical Recording Or Reproduction (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光ディスク装置に用いて好適なトラッキング回
路に関する。
路に関する。
本発明においてはRF信号がA/D変換された後、所定のタ
イミングにおいてラッチされ、ディジタル的にトラッキ
ングエラー信号が生成される。
イミングにおいてラッチされ、ディジタル的にトラッキ
ングエラー信号が生成される。
第２図（ａ）は光ディスク装置におけるサンプルサーボ
のサーボバイトパターンを表わしている。光ディスクの
各セクタは例えば43のサーボブロックからなり、１サー
ボブロックは２バイトのサーボバイトとそれに続く16バ
イトのデータバイトにより構成される。サーボバイトは
第１バイトの第３又は第４チャンネルビット及び第８チ
ャンネルビットの２つのウォブルドピットと、第２バイ
トの第12チャンネルビットの１つのクロックピットから
なり、ウォブルドピットはトラックセンタの左右に配置
されている。ピックアップ（情報検出用の光スポット）
がトラックセンタをトレースすると、左右のウォブルド
ピットにおける光量の低下量が等しくなり、トレース位
置が左右にずれると、そのずれの方向と量に対応して２
つのウォブルドピットにおける光量の低下量が変化す
る。従って２つの位置における低下量の差（RF信号（第
２図（ｃ）のレベル差）からトラッキングエラー信号が
生成され、このトラッキングエラー信号が続くデータバ
イトの区間ホールドされる。
のサーボバイトパターンを表わしている。光ディスクの
各セクタは例えば43のサーボブロックからなり、１サー
ボブロックは２バイトのサーボバイトとそれに続く16バ
イトのデータバイトにより構成される。サーボバイトは
第１バイトの第３又は第４チャンネルビット及び第８チ
ャンネルビットの２つのウォブルドピットと、第２バイ
トの第12チャンネルビットの１つのクロックピットから
なり、ウォブルドピットはトラックセンタの左右に配置
されている。ピックアップ（情報検出用の光スポット）
がトラックセンタをトレースすると、左右のウォブルド
ピットにおける光量の低下量が等しくなり、トレース位
置が左右にずれると、そのずれの方向と量に対応して２
つのウォブルドピットにおける光量の低下量が変化す
る。従って２つの位置における低下量の差（RF信号（第
２図（ｃ）のレベル差）からトラッキングエラー信号が
生成され、このトラッキングエラー信号が続くデータバ
イトの区間ホールドされる。
また先のウォブルドピットは16トラック毎に第３チャン
ネルビット又は第４チャンネルビットに交互に配置され
るので、２つのウォブルドピットは16トラック毎により
長い間隔とより短い間隔に変化され、この間隔の変化を
検出することにより、高速サーチ時においてもトラック
の数を正確にカウント（16トラックカウンティング）す
ることができるようになっている。
ネルビット又は第４チャンネルビットに交互に配置され
るので、２つのウォブルドピットは16トラック毎により
長い間隔とより短い間隔に変化され、この間隔の変化を
検出することにより、高速サーチ時においてもトラック
の数を正確にカウント（16トラックカウンティング）す
ることができるようになっている。
さらに後に位置するウォブルドピットとクロックピット
の距離Ｄは、データバイト中に現われない特殊な長さに
設定されている。従ってこの距離Ｄを同期信号として検
出することができる。検出した同期信号を元にして各種
のタイミング信号が生成される。クロック（第２図
（ｄ））はクロックピットの検出信号に対応して生成さ
れる。尚距離Ｄの鏡面部はフォーカスサンプルエリア
（第２図（ｂ））とされ、そこにおいてフォーカスエラ
ー信号がサンプリングされ、続くデータバイトの区間ホ
ールドされる。
の距離Ｄは、データバイト中に現われない特殊な長さに
設定されている。従ってこの距離Ｄを同期信号として検
出することができる。検出した同期信号を元にして各種
のタイミング信号が生成される。クロック（第２図
（ｄ））はクロックピットの検出信号に対応して生成さ
れる。尚距離Ｄの鏡面部はフォーカスサンプルエリア
（第２図（ｂ））とされ、そこにおいてフォーカスエラ
ー信号がサンプリングされ、続くデータバイトの区間ホ
ールドされる。
このようなサーボバイト区間に続くデータバイト区間に
おいて、データはピットあるいは相変化等により記録さ
れる。
おいて、データはピットあるいは相変化等により記録さ
れる。
従来の装置はこのようなトラッキングエラー信号等の生
成を、サンプルホールド回路、アナログスイッチ等を用
いてアナログ的に行っているので、オフセットの調整が
必要であった。
成を、サンプルホールド回路、アナログスイッチ等を用
いてアナログ的に行っているので、オフセットの調整が
必要であった。
そこで本発明はトラッキングエラー信号をディジタル的
に生成することにより、オフセット等を不要にするもの
である。
に生成することにより、オフセット等を不要にするもの
である。
サーボバイトを有する光ディスクより再生されたRF信号
をA/D変換するA/D変換回路（１）と、第１乃至第３のウ
ォブルドピットをそれぞれサンプリングする第１乃至第
３のタイミング信号並びに第６のラッチ回路（８）及び
第２の比較回路（14,15,25）に供給される第１のサンプ
リング信号を発生するタイミング信号発生回路（２）
と、第１のタイミング信号に同期してA/D変換回路
（１）の出力をラッチする第１のラッチ回路（３）と、
第２のタイミング信号に同期してA/D変換回路（１）の
出力をラッチする第２のラッチ回路（４）と、第３のタ
イミング信号に同期してA/D変換回路（１）の出力をラ
ッチする第３のラッチ回路（５）と、第１及び第２のラ
ッチ回路（３、４）の出力を比較する第１の比較回路
（13）と、第１の比較回路（13）の出力をサーボバイト
に対応するタイミングでラッチする第４のラッチ回路
（17）と、第４のラッチ回路（17）の出力に対応して第
１又は第２のラッチ回路の出力をセレクトするセレクタ
回路（18）と、セレクタ回路（18）の出力を第３のタイ
ミング信号に同期してラッチする第５のラッチ回路
（７）と、第３のラッチ回路（５）の出力と第５のラッ
チ回路（７）の出力のいずれか一方から他方を減算する
減算回路（19）と、減算回路（19）の出力を第１のサン
プリング信号に基づいてラッチする第６のラッチ回路
（８）と、第６のラッチ回路（８）の出力を第２のサン
プリング信号でラッチする第７のラッチ回路（９）と、
第７のラッチ回路（９）の出力に所定の基準値を加算す
る加算回路（21、22）と、加算回路（21、22）の出力と
第６のラッチ回路（８）の出力とをそれぞれ比較し、所
定の基準範囲内にあるとき第２のサンプリング信号を第
７のラッチ回路（９）に供給し、所定の基準範囲内にな
いとき該第２のサンプリング信号の出力を禁止する第２
の比較回路（14,15,25）と、第７のラッチ回路（９）の
出力をD/A変換するD/A変換回路（24）と、を備えること
を特徴とする。
をA/D変換するA/D変換回路（１）と、第１乃至第３のウ
ォブルドピットをそれぞれサンプリングする第１乃至第
３のタイミング信号並びに第６のラッチ回路（８）及び
第２の比較回路（14,15,25）に供給される第１のサンプ
リング信号を発生するタイミング信号発生回路（２）
と、第１のタイミング信号に同期してA/D変換回路
（１）の出力をラッチする第１のラッチ回路（３）と、
第２のタイミング信号に同期してA/D変換回路（１）の
出力をラッチする第２のラッチ回路（４）と、第３のタ
イミング信号に同期してA/D変換回路（１）の出力をラ
ッチする第３のラッチ回路（５）と、第１及び第２のラ
ッチ回路（３、４）の出力を比較する第１の比較回路
（13）と、第１の比較回路（13）の出力をサーボバイト
に対応するタイミングでラッチする第４のラッチ回路
（17）と、第４のラッチ回路（17）の出力に対応して第
１又は第２のラッチ回路の出力をセレクトするセレクタ
回路（18）と、セレクタ回路（18）の出力を第３のタイ
ミング信号に同期してラッチする第５のラッチ回路
（７）と、第３のラッチ回路（５）の出力と第５のラッ
チ回路（７）の出力のいずれか一方から他方を減算する
減算回路（19）と、減算回路（19）の出力を第１のサン
プリング信号に基づいてラッチする第６のラッチ回路
（８）と、第６のラッチ回路（８）の出力を第２のサン
プリング信号でラッチする第７のラッチ回路（９）と、
第７のラッチ回路（９）の出力に所定の基準値を加算す
る加算回路（21、22）と、加算回路（21、22）の出力と
第６のラッチ回路（８）の出力とをそれぞれ比較し、所
定の基準範囲内にあるとき第２のサンプリング信号を第
７のラッチ回路（９）に供給し、所定の基準範囲内にな
いとき該第２のサンプリング信号の出力を禁止する第２
の比較回路（14,15,25）と、第７のラッチ回路（９）の
出力をD/A変換するD/A変換回路（24）と、を備えること
を特徴とする。
サーボバイトを有する光ディスクより再生されたRF信号
は、A/D変換回路（１）に入力され、A/D変換される。A/
D変換回路（１）の出力は第１乃至第３のラッチ回路
（３、４、５）に入力され、タイミング信号発生回路
（２）の生成する第１乃至第３のウォブルドピットをそ
れぞれサンプリングするための第１乃至第３のタイミン
グ信号でそれぞれラッチされる。第１及び第２のラッチ
回路（３、４）の出力は第１の比較回路（13）により比
較され、この比較結果がサーボバイトに対応するタイミ
ングで第４のラッチ回路（17）によりラッチされる。セ
レクタ回路（18）は第４のラッチ回路（17）の出力に対
応して第１又は第２のラッチ回路の出力をセレクトす
る。第５のラッチ回路（７）はセレクタ回路（18）の出
力を第３のタイミング信号に同期してラッチする。減算
回路（19）は第３のラッチ回路（５）と第５のラッチ回
路（７）の出力を減算する。第６のラッチ回路（８）は
減算回路（19）の出力を第１のサンプリング信号に基づ
いてラッチする。第７のラッチ回路（９）は第６のラッ
チ回路（８）の出力を第２のサンプリング信号でラッチ
する。加算回路（21、22）は、第７のラッチ回路（９）
の出力に所定の基準値を加算する。第２の比較回路（1
4,15,25）は、加算回路（21、22）の出力と第６のラッ
チ回路（８）の出力とをそれぞれ比較する。そして、第
６のラッチ回路（８）の出力が加算回路（21、22）の出
力する所定の基準範囲内にあるとき第２のサンプリング
信号を第７のラッチ回路（９）に供給する。また、所定
の基準範囲内にないとき第２のサンプリング信号を出力
しない。D/A変換回路（24）は、第７のラッチ回路
（９）の出力をD/A変換する。
は、A/D変換回路（１）に入力され、A/D変換される。A/
D変換回路（１）の出力は第１乃至第３のラッチ回路
（３、４、５）に入力され、タイミング信号発生回路
（２）の生成する第１乃至第３のウォブルドピットをそ
れぞれサンプリングするための第１乃至第３のタイミン
グ信号でそれぞれラッチされる。第１及び第２のラッチ
回路（３、４）の出力は第１の比較回路（13）により比
較され、この比較結果がサーボバイトに対応するタイミ
ングで第４のラッチ回路（17）によりラッチされる。セ
レクタ回路（18）は第４のラッチ回路（17）の出力に対
応して第１又は第２のラッチ回路の出力をセレクトす
る。第５のラッチ回路（７）はセレクタ回路（18）の出
力を第３のタイミング信号に同期してラッチする。減算
回路（19）は第３のラッチ回路（５）と第５のラッチ回
路（７）の出力を減算する。第６のラッチ回路（８）は
減算回路（19）の出力を第１のサンプリング信号に基づ
いてラッチする。第７のラッチ回路（９）は第６のラッ
チ回路（８）の出力を第２のサンプリング信号でラッチ
する。加算回路（21、22）は、第７のラッチ回路（９）
の出力に所定の基準値を加算する。第２の比較回路（1
4,15,25）は、加算回路（21、22）の出力と第６のラッ
チ回路（８）の出力とをそれぞれ比較する。そして、第
６のラッチ回路（８）の出力が加算回路（21、22）の出
力する所定の基準範囲内にあるとき第２のサンプリング
信号を第７のラッチ回路（９）に供給する。また、所定
の基準範囲内にないとき第２のサンプリング信号を出力
しない。D/A変換回路（24）は、第７のラッチ回路
（９）の出力をD/A変換する。
第１図は本発明のトラッキング回路のブロック図であ
る。光ディスク等より再生されたRF信号はA/D変換回路
１に入力され、A/D変換される。A/D変換回路１にはA/D
変換動作に必要なクロックが供給されている。A/D変換
回路１より出力されたディジタル信号はラッチ回路３乃
至６に入力される。タイミング信号発生回路２は入力さ
れるトリガ信号及びクロックに同期して、所定のタイミ
ング信号を生成し、各回路、手段に供給している。ラッ
チ回路３乃至６には、上述した第１バイトの第３チャン
ネルビット、第４チャンネルビット、第８チャンネルビ
ット、及び第２バイトの第12チャンネルビットに対応し
たタイミング信号が各々供給されている。従ってラッチ
回路３乃至６は各タイミング信号のタイミングにおける
ディジタル信号をラッチする。
る。光ディスク等より再生されたRF信号はA/D変換回路
１に入力され、A/D変換される。A/D変換回路１にはA/D
変換動作に必要なクロックが供給されている。A/D変換
回路１より出力されたディジタル信号はラッチ回路３乃
至６に入力される。タイミング信号発生回路２は入力さ
れるトリガ信号及びクロックに同期して、所定のタイミ
ング信号を生成し、各回路、手段に供給している。ラッ
チ回路３乃至６には、上述した第１バイトの第３チャン
ネルビット、第４チャンネルビット、第８チャンネルビ
ット、及び第２バイトの第12チャンネルビットに対応し
たタイミング信号が各々供給されている。従ってラッチ
回路３乃至６は各タイミング信号のタイミングにおける
ディジタル信号をラッチする。
ラッチ回路３の出力とラッチ回路４の出力は比較回路13
に入力され、比較回路13は、例えばラッチ回路３の出力
がラッチ回路４の出力より大きいとき高レベル、小さい
とき低レベルの信号を出力する。この比較回路13の出力
はラッチ回路としての遅延型フリップフロップ17に入力
され、所定のタイミングにおいてラッチされる。上述し
たように第３又は第４チャンネルビットには最初のウォ
ブルドピットが形成されている。従ってフリップフロッ
プ17は、第３チャンネルビットにウォブルドピットが記
録されている16トラックの間高レベルの信号を出力し、
第４チャンネルビットにウォブルドピットが記録されて
いる16トラックの間低レベルの信号を出力する。すなわ
ちフリップフロップ17の出力をモニタすることにより16
トラックのカウンティングが可能になる。
に入力され、比較回路13は、例えばラッチ回路３の出力
がラッチ回路４の出力より大きいとき高レベル、小さい
とき低レベルの信号を出力する。この比較回路13の出力
はラッチ回路としての遅延型フリップフロップ17に入力
され、所定のタイミングにおいてラッチされる。上述し
たように第３又は第４チャンネルビットには最初のウォ
ブルドピットが形成されている。従ってフリップフロッ
プ17は、第３チャンネルビットにウォブルドピットが記
録されている16トラックの間高レベルの信号を出力し、
第４チャンネルビットにウォブルドピットが記録されて
いる16トラックの間低レベルの信号を出力する。すなわ
ちフリップフロップ17の出力をモニタすることにより16
トラックのカウンティングが可能になる。
フリップフロップ17の出力はセレクタ回路18に供給され
る。セレクタ回路18は高レベルの信号が入力されたとき
ラッチ回路３の出力を、また低レベルの信号が入力され
たときラッチ回路４の出力を、各々セレクトし、出力す
る。このようにしてラッチ回路３、４のうち、ウォブル
ドピットのある方の出力がセレクタ回路18によりセレク
トされ、ラッチ回路７にラッチされる。ラッチ回路７に
はラッチ回路５と同一のタイミング信号が供給されてい
る。このようにしてラッチ回路５とラッチ回路７により
ラッチされた値の差が減算回路19により演算される。ラ
ッチ回路５と７は２つのウォブルドピットにおける値を
ラッチしているので、減算回路19によりディジタル的な
トラッキングエラー信号が生成されることになる。この
減算回路19が出力するディジタル的なトラッキングエラ
ー信号は所定のタイミングでラッチ回路８にラッチされ
る。
る。セレクタ回路18は高レベルの信号が入力されたとき
ラッチ回路３の出力を、また低レベルの信号が入力され
たときラッチ回路４の出力を、各々セレクトし、出力す
る。このようにしてラッチ回路３、４のうち、ウォブル
ドピットのある方の出力がセレクタ回路18によりセレク
トされ、ラッチ回路７にラッチされる。ラッチ回路７に
はラッチ回路５と同一のタイミング信号が供給されてい
る。このようにしてラッチ回路５とラッチ回路７により
ラッチされた値の差が減算回路19により演算される。ラ
ッチ回路５と７は２つのウォブルドピットにおける値を
ラッチしているので、減算回路19によりディジタル的な
トラッキングエラー信号が生成されることになる。この
減算回路19が出力するディジタル的なトラッキングエラ
ー信号は所定のタイミングでラッチ回路８にラッチされ
る。
ラッチ回路８の出力はさらにラッチ回路９に供給され、
ラッチされる。加算回路21、22はラッチ回路９の出力に
所定の基準値を加算する。比較回路14はラッチ回路８の
出力と加算回路21の出力とを比較し、前者が後者より大
きいとき例えば高レベルの信号を出力する。また同様に
して比較回路15はラッチ回路８の出力と加算回路22の出
力とを比較し、前者が後者より小さいとき高レベルの信
号を出力する。すなわち比較回路14、15及び加算回路2
1、22により所謂ウィンドコンパレータが構成されてい
る。ロジック回路25は比較回路14又は15から高レベルの
信号が入力されたとき、あるいはまた図示せぬ回路から
同期はずれの信号が入力されたとき、ラッチ回路９を制
御し、ラッチ回路８の出力のラッチを禁止させる。この
ようにしてラッチ回路９はラッチ回路８の出力が所定の
基準範囲内にあるときその出力をラッチし、そのラッチ
した値を出力し、基準範囲外にあるとき以前ラッチした
値をそのままま出力する。ラッチ回路９が出力するディ
ジタル的なトラッキングエラー信号はD/A変換回路24に
入力され、アナログ信号に変換されて出力される。
ラッチされる。加算回路21、22はラッチ回路９の出力に
所定の基準値を加算する。比較回路14はラッチ回路８の
出力と加算回路21の出力とを比較し、前者が後者より大
きいとき例えば高レベルの信号を出力する。また同様に
して比較回路15はラッチ回路８の出力と加算回路22の出
力とを比較し、前者が後者より小さいとき高レベルの信
号を出力する。すなわち比較回路14、15及び加算回路2
1、22により所謂ウィンドコンパレータが構成されてい
る。ロジック回路25は比較回路14又は15から高レベルの
信号が入力されたとき、あるいはまた図示せぬ回路から
同期はずれの信号が入力されたとき、ラッチ回路９を制
御し、ラッチ回路８の出力のラッチを禁止させる。この
ようにしてラッチ回路９はラッチ回路８の出力が所定の
基準範囲内にあるときその出力をラッチし、そのラッチ
した値を出力し、基準範囲外にあるとき以前ラッチした
値をそのままま出力する。ラッチ回路９が出力するディ
ジタル的なトラッキングエラー信号はD/A変換回路24に
入力され、アナログ信号に変換されて出力される。
またラッチ回路９の出力は検出回路26に入力される。検
出回路26はトラッキングエラー信号の極性の反転（ゼロ
クロス）を検出し、その検出信号を図示せぬ回路に出力
する。また検出回路26は極性の反転を検出したときラッ
チ回路10（又は11）にタイミング信号を出力し、次に極
性の反転を検出したときラッチ回路11（又は10）にタイ
ミング信号を出力する。その結果ラッチ回路10と11はト
ラッキングエラー信号の極性が反転する毎にラッチ回路
６の出力を交互にラッチする。加算回路23はラッチ回路
10と11の出力を加算し、その平均値を出力する。この平
均値はラッチ回路12により所定のタイミングでラッチさ
れる。ラッチ回路６はクロックピットのタイミングにお
けるレベルをラッチしているので、結局ラッチ回路12は
情報検出点が頂度トラック上をトレースしたときのクロ
ックピットのレベルの平均値をラッチしていることにな
る。比較回路16はラッチ回路６の出力とラッチ回路12の
出力とを比較し、前者が後者と等しいか、それより大き
いとき、情報検出点がトラック上に位置するものとして
オントラック信号を出力する。
出回路26はトラッキングエラー信号の極性の反転（ゼロ
クロス）を検出し、その検出信号を図示せぬ回路に出力
する。また検出回路26は極性の反転を検出したときラッ
チ回路10（又は11）にタイミング信号を出力し、次に極
性の反転を検出したときラッチ回路11（又は10）にタイ
ミング信号を出力する。その結果ラッチ回路10と11はト
ラッキングエラー信号の極性が反転する毎にラッチ回路
６の出力を交互にラッチする。加算回路23はラッチ回路
10と11の出力を加算し、その平均値を出力する。この平
均値はラッチ回路12により所定のタイミングでラッチさ
れる。ラッチ回路６はクロックピットのタイミングにお
けるレベルをラッチしているので、結局ラッチ回路12は
情報検出点が頂度トラック上をトレースしたときのクロ
ックピットのレベルの平均値をラッチしていることにな
る。比較回路16はラッチ回路６の出力とラッチ回路12の
出力とを比較し、前者が後者と等しいか、それより大き
いとき、情報検出点がトラック上に位置するものとして
オントラック信号を出力する。
以上の如く本発明はトラッキング回路において、入力さ
れるRF信号をA/D変換するA/D変換回路と、所定のタイミ
ング信号を発生するタイミング信号発生回路と、第１乃
至第３のタイミング信号に同期してA/D変換回路の出力
をラッチする第１乃至第３のラッチ回路と、第１及び第
２のラッチ回路の出力を比較する第１の比較回路と、第
１の比較回路の出力をラッチする第４のラッチ回路と、
第４のラッチ回路の出力に対応して第１又は第２のラッ
チ回路の出力をセレクトするセレクタ回路と、セレクタ
回路の出力を第３のタイミング信号に同期してラッチす
る第５のラッチ回路と、第３のラッチ回路と第５のラッ
チ回路の出力を減算する減算回路と、減算回路の出力を
ラッチする第６のラッチ回路と、第６のラッチ回路の出
力をラッチする第７のラッチ回路と、第７のラッチ回路
の出力に所定の値を加算する加算回路と、加算回路の出
力と第６のラッチ回路の出力とを比較する第２の比較回
路と、第２の比較回路の出力に対応して第７のラッチ回
路を制御するロジック回路と、第７のラッチ回路の出力
をD/A変換するD/A変換回路とを備えるようにしたので、
サンプルホールドのためのコンデンサ等が不要となるの
でオフセット調整等を省略することができる。
れるRF信号をA/D変換するA/D変換回路と、所定のタイミ
ング信号を発生するタイミング信号発生回路と、第１乃
至第３のタイミング信号に同期してA/D変換回路の出力
をラッチする第１乃至第３のラッチ回路と、第１及び第
２のラッチ回路の出力を比較する第１の比較回路と、第
１の比較回路の出力をラッチする第４のラッチ回路と、
第４のラッチ回路の出力に対応して第１又は第２のラッ
チ回路の出力をセレクトするセレクタ回路と、セレクタ
回路の出力を第３のタイミング信号に同期してラッチす
る第５のラッチ回路と、第３のラッチ回路と第５のラッ
チ回路の出力を減算する減算回路と、減算回路の出力を
ラッチする第６のラッチ回路と、第６のラッチ回路の出
力をラッチする第７のラッチ回路と、第７のラッチ回路
の出力に所定の値を加算する加算回路と、加算回路の出
力と第６のラッチ回路の出力とを比較する第２の比較回
路と、第２の比較回路の出力に対応して第７のラッチ回
路を制御するロジック回路と、第７のラッチ回路の出力
をD/A変換するD/A変換回路とを備えるようにしたので、
サンプルホールドのためのコンデンサ等が不要となるの
でオフセット調整等を省略することができる。
第１図は本発明のトラッキング回路のブロック図、第２
図はそのサーボバイトパターンの説明図である。 １……A/D変換回路 ２……タイミング信号発生回路 ３乃至12……ラッチ回路 13乃至16……比較回路 17……遅延型フリップフロップ 18……セレクタ回路 19……減算回路 21,22,23……加算回路 24……D/A変換回路 25……ロジック回路 26……検出回路
図はそのサーボバイトパターンの説明図である。 １……A/D変換回路 ２……タイミング信号発生回路 ３乃至12……ラッチ回路 13乃至16……比較回路 17……遅延型フリップフロップ 18……セレクタ回路 19……減算回路 21,22,23……加算回路 24……D/A変換回路 25……ロジック回路 26……検出回路
Claims (1)
- 【請求項１】サーボバイトを有する光ディスクより再生
されたRF信号をA/D変換するA/D変換回路（１）と、 第１乃至第３のウォブルドピットをそれぞれサンプリン
グする第１乃至第３のタイミング信号並びに第６のラッ
チ回路（８）及び第２の比較回路（14,15,25）に供給さ
れる第１のサンプリング信号を発生するタイミング信号
発生回路（２）と、 第１の該タイミング信号に同期して該A/D変換回路
（１）の出力をラッチする第１のラッチ回路（３）と、 第２の該タイミング信号に同期して該A/D変換回路
（１）の出力をラッチする第２のラッチ回路（４）と、 第３の該タイミング信号に同期して該A/D変換回路
（１）の出力をラッチする第３のラッチ回路（５）と、 該第１及び第２のラッチ回路（３、４）の出力を比較す
る第１の比較回路（13）と、 該第１の比較回路（13）の出力を該サーボバイトに対応
するタイミングでラッチする第４のラッチ回路（17）
と、 該第４のラッチ回路（17）の出力に対応して該第１又は
第２のラッチ回路の出力をセレクトするセレクタ回路
（18）と、 該セレクタ回路（18）の出力を該第３のタイミング信号
に同期してラッチする第５のラッチ回路（７）と、 該第３のラッチ回路（５）の出力と該第５のラッチ回路
（７）の出力のいずれか一方から他方を減算する減算回
路（19）と、 該減算回路（19）の出力を該第１のサンプリング信号に
基づいてラッチする第６のラッチ回路（８）と、 該第６のラッチ回路（８）の出力を第２のサンプリング
信号でラッチする第７のラッチ回路（９）と、 該第７のラッチ回路（９）の出力に所定の基準値を加算
する加算回路（21、22）と、 該加算回路（21、22）の出力と該第６のラッチ回路
（８）の出力とをそれぞれ比較し、所定の基準範囲内に
あるとき該第２のサンプリング信号を該第７のラッチ回
路（９）に供給し、該所定の基準範囲内にないとき該第
２のサンプリング信号の出力を禁止する該第２の比較回
路（14,15,25）と、 該第７のラッチ回路（９）の出力をD/A変換するD/A変換
回路（24）と、 を備えることを特徴とするトラッキング回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125337A JPH07118166B2 (ja) | 1987-05-21 | 1987-05-21 | トラッキング回路 |
| DE3817370A DE3817370A1 (de) | 1987-05-21 | 1988-05-20 | Spurfehlersignalgeneratorschaltung |
| GB8812134A GB2206710B (en) | 1987-05-21 | 1988-05-23 | Tracking error signal generating circuit |
| US07/197,240 US4935912A (en) | 1987-05-21 | 1988-05-23 | Circuit for digitally generating a tracking error signal to avoid offset monitoring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125337A JPH07118166B2 (ja) | 1987-05-21 | 1987-05-21 | トラッキング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63291270A JPS63291270A (ja) | 1988-11-29 |
| JPH07118166B2 true JPH07118166B2 (ja) | 1995-12-18 |
Family
ID=14907616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125337A Expired - Fee Related JPH07118166B2 (ja) | 1987-05-21 | 1987-05-21 | トラッキング回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4935912A (ja) |
| JP (1) | JPH07118166B2 (ja) |
| DE (1) | DE3817370A1 (ja) |
| GB (1) | GB2206710B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375107A (en) * | 1989-09-30 | 1994-12-20 | Deutsche Thomson-Brandt Gmbh | Track error control signal generation apparatus as for a disc player |
| US5189290A (en) * | 1989-10-14 | 1993-02-23 | Omron Corporation | Optical card processing apparatus using tracking error signals to determine proper card orientation |
| US5216659A (en) * | 1991-09-11 | 1993-06-01 | International Business Machines | Laser power calibration by measuring laser drive current at out of focus and in focus conditions |
| JP2002057581A (ja) | 2000-08-10 | 2002-02-22 | Sony Corp | サンプリング処理装置及びこれを用いた撮像装置 |
| US7522480B2 (en) | 2001-01-25 | 2009-04-21 | Dphi Acquisitions, Inc. | Digital tracking servo system with multi-track seek with an acceleration clamp |
| US7593300B2 (en) * | 2001-01-25 | 2009-09-22 | Dphi Acquisitions, Inc. | Digital tracking servo system with off-format detection |
| US7020054B2 (en) * | 2001-01-25 | 2006-03-28 | Dphi Acquisitions, Inc. | Digital servo system with biased feed-forward |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2039080B (en) * | 1979-01-03 | 1983-05-11 | Lansing Bagnall Ltd | Fork lift truck control |
| US4234837A (en) * | 1979-01-12 | 1980-11-18 | Mca Discovision, Inc. | Digital center tracking system |
| US4236105A (en) * | 1979-01-12 | 1980-11-25 | Mca Discovision, Inc. | Digital center tracking system |
| US4408314A (en) * | 1980-02-29 | 1983-10-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Record/playback track tracking servo |
| CA1171494A (en) * | 1981-03-31 | 1984-07-24 | John L. Henderson | Pattern tracer using digital logic |
| JPS57181431A (en) * | 1981-04-10 | 1982-11-08 | Olympus Optical Co Ltd | Automatic tracking system for optical type disc |
| US4674076A (en) * | 1982-05-19 | 1987-06-16 | Burroughs Corporation | Optical memory system having improved positioning and focusing control circuitry |
| JPS5911543A (ja) * | 1982-07-10 | 1984-01-21 | Sony Corp | 光学式デイスク再生装置 |
| NL8303561A (nl) * | 1983-10-17 | 1985-05-17 | Philips Nv | Geregelde oscillatorschakeling. |
| JPS60131640A (ja) * | 1983-12-20 | 1985-07-13 | Canon Inc | 光デイスク装置のトラツクアクセス方法 |
| US4740940A (en) * | 1985-03-11 | 1988-04-26 | Matsushita Electric Industrial Co., Ltd. | Optical information read apparatus |
| US4748609A (en) * | 1985-03-29 | 1988-05-31 | Hitachi, Ltd. | Method and apparatus for composite tracking servo system with track offset correction and rotary optical disc having at least one correction mark for correcting track offset |
| NL193159C (nl) * | 1985-06-19 | 1998-12-04 | Hitachi Ltd | Voorgevormde registratiedrager voor het daarin met behulp van een lichtvlek schrijven van informatie. |
| JPS6224947A (ja) * | 1985-07-22 | 1987-02-02 | Fanuc Ltd | ならい制御装置 |
| JP2796285B2 (ja) * | 1986-07-11 | 1998-09-10 | 株式会社日立製作所 | トラッキング方法及びそれを用いた光ディスク装置 |
-
1987
- 1987-05-21 JP JP62125337A patent/JPH07118166B2/ja not_active Expired - Fee Related
-
1988
- 1988-05-20 DE DE3817370A patent/DE3817370A1/de active Granted
- 1988-05-23 US US07/197,240 patent/US4935912A/en not_active Expired - Fee Related
- 1988-05-23 GB GB8812134A patent/GB2206710B/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3817370A1 (de) | 1988-12-15 |
| GB2206710B (en) | 1991-05-08 |
| US4935912A (en) | 1990-06-19 |
| JPS63291270A (ja) | 1988-11-29 |
| DE3817370C2 (ja) | 1993-05-19 |
| GB8812134D0 (en) | 1988-06-29 |
| GB2206710A (en) | 1989-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117412A (en) | Optical disc with servo pattern providing enhanced reliability of servo clock detection and apparatus for accessing the optical disc | |
| US5101395A (en) | Data detection employing high-speed baseline tracking compensation | |
| KR940018818A (ko) | 광디스크 고속탐색 제어장치 및 방법 | |
| JPH07118166B2 (ja) | トラッキング回路 | |
| US4769613A (en) | Digitalized amplitude detection circuit for analog input signal | |
| US6545965B1 (en) | Recording medium having adjacent pit trains in opposite phase, recording apparatus for the same, and reproducing apparatus for the same | |
| JPH0556591B2 (ja) | ||
| KR100526842B1 (ko) | 광디스크의신호처리방법및광디스크장치 | |
| US5600626A (en) | Optical disk of sampled servo type having synchronization a marks for simple synchronization detection | |
| US5031167A (en) | Focus error detection system for an optical recording/reproducing system | |
| US5748582A (en) | Information recording medium wherein digital symbols are represented by discrete shift amounts of a pit edge and tracking wobbling pits are shared between adjacent tracks and information recording and reproducing apparatus therefor | |
| US5587986A (en) | On-track detecting circuit for use in tracking servo apparatus | |
| JP2821629B2 (ja) | 光ディスクのクロック検出方法 | |
| US5220554A (en) | Reproduced signal processing apparatus | |
| US20100046339A1 (en) | Optical disc recording/reproduction apparatus | |
| US7158463B2 (en) | High-density disk recording medium and apparatus and method of reproducing data recorded therein | |
| JPS63118670A (ja) | 振幅検出回路 | |
| JPH0393042A (ja) | 位置信号発生器 | |
| JP2942696B2 (ja) | 光ディスクからのデータ再生システム | |
| JP2870060B2 (ja) | 符号化方法 | |
| JPH09219027A (ja) | オフトラック検出回路 | |
| KR980011083A (ko) | 광디스크 기록재생기 | |
| JP2003281762A (ja) | 光ディスク装置 | |
| JPH06101209B2 (ja) | トラッキング回路 | |
| JPH03266221A (ja) | ピット欠陥検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |