JPH07118575B2 - 厚膜回路基板とその製造方法 - Google Patents
厚膜回路基板とその製造方法Info
- Publication number
- JPH07118575B2 JPH07118575B2 JP61054858A JP5485886A JPH07118575B2 JP H07118575 B2 JPH07118575 B2 JP H07118575B2 JP 61054858 A JP61054858 A JP 61054858A JP 5485886 A JP5485886 A JP 5485886A JP H07118575 B2 JPH07118575 B2 JP H07118575B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- firing
- conductive paste
- electrode layer
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は大容量の印刷コンデンサを有する厚膜回路基板
とその製造方法に関する。
とその製造方法に関する。
近年、電子機器の小形軽量化を図るために、ハイブリッ
ドICが多用されて来ている。このハイブリッドICは、一
般に、アルミナ等の絶縁基板に導電性ペーストや抵抗ペ
ーストを印刷・焼成して配線パターンや抵抗体を形成し
た厚膜回路基板に、リード線のないチップタイプの受動
素子や能動素子（以下チップ部品という）を実装したも
のである。上記ハイブリッドICを更に高密度、高機能化
するために、上記チップ部品のうち大容量のコンデンサ
も誘導体ペーストを印刷・焼成して膜状に形成する印刷
コンデンサ付の厚膜回路基板の実用化が進んで来てい
る。
ドICが多用されて来ている。このハイブリッドICは、一
般に、アルミナ等の絶縁基板に導電性ペーストや抵抗ペ
ーストを印刷・焼成して配線パターンや抵抗体を形成し
た厚膜回路基板に、リード線のないチップタイプの受動
素子や能動素子（以下チップ部品という）を実装したも
のである。上記ハイブリッドICを更に高密度、高機能化
するために、上記チップ部品のうち大容量のコンデンサ
も誘導体ペーストを印刷・焼成して膜状に形成する印刷
コンデンサ付の厚膜回路基板の実用化が進んで来てい
る。
このような従来の厚膜回路基板を示す第３図において、
30はアルミナ等のセラミック材料で形成された絶縁基板
である。この絶縁基板30には、銀／パラジウム（Ag/P
d）系の導電性ペーストを印刷・焼成して、膜コンデン
サの下部電極31及び配線パターン層32が形成される。次
に、鉛系ガラスを含むチタン酸バリウム系等の高誘電率
の誘電体ペーストを、上記下部電極31の上に印刷・焼成
して誘電体層33を形成する。そして、この誘電体層33の
上に、再び銀／パラジウム系の導電性ペーストを印刷・
焼成して上部電極34を形成するものである。以上によ
り、印刷コンデンサが絶縁基板30上に形成される。な
お、上記厚膜材料の焼成は、空気中で900℃前後で行な
われる。
30はアルミナ等のセラミック材料で形成された絶縁基板
である。この絶縁基板30には、銀／パラジウム（Ag/P
d）系の導電性ペーストを印刷・焼成して、膜コンデン
サの下部電極31及び配線パターン層32が形成される。次
に、鉛系ガラスを含むチタン酸バリウム系等の高誘電率
の誘電体ペーストを、上記下部電極31の上に印刷・焼成
して誘電体層33を形成する。そして、この誘電体層33の
上に、再び銀／パラジウム系の導電性ペーストを印刷・
焼成して上部電極34を形成するものである。以上によ
り、印刷コンデンサが絶縁基板30上に形成される。な
お、上記厚膜材料の焼成は、空気中で900℃前後で行な
われる。
上述した従来の印刷コンデンサを有する厚膜回路基板
は、その配線材料として銀／パラジウム系の導電性ペー
ストを使用している。この導電性ペーストはシート抵抗
が20〜50mΩ／□と高いので、配線パターン層32の導電
率が低く、つまりパターン抵抗が高くなってしまう。ま
た、吸湿により銀の移行現象（マイグレーション）が発
生するので、パターン間の絶縁劣化が生じ易くなる。さ
らには、貴金属であるため、ペーストコストが高くなる
という欠点がある。
は、その配線材料として銀／パラジウム系の導電性ペー
ストを使用している。この導電性ペーストはシート抵抗
が20〜50mΩ／□と高いので、配線パターン層32の導電
率が低く、つまりパターン抵抗が高くなってしまう。ま
た、吸湿により銀の移行現象（マイグレーション）が発
生するので、パターン間の絶縁劣化が生じ易くなる。さ
らには、貴金属であるため、ペーストコストが高くなる
という欠点がある。
そこで、最近のハイブリッドICでは、配線材料として銅
系の導電性ペーストを用い、これが酸化しないよう窒素
ガス等の不活性雰囲気中で低温焼成することが行なわれ
ている。この導電性ペーストはシート抵抗が２〜5mΩ／
□と低く、また移行現象も生じにくいという利点を有す
るものである。
系の導電性ペーストを用い、これが酸化しないよう窒素
ガス等の不活性雰囲気中で低温焼成することが行なわれ
ている。この導電性ペーストはシート抵抗が２〜5mΩ／
□と低く、また移行現象も生じにくいという利点を有す
るものである。
しかしながら、上記銅系の導電性ペーストを、従来の印
刷コンデンサを有する厚膜回路基板における銀／パラジ
ウム系の導電性ペーストに置き換えることはできない。
一般的に、高誘電率の誘電体ペーストは鉛系化合物を含
んでいるため、不活性雰囲気中で焼成するとこの鉛化合
物が還元されて金属鉛となってしまう。そのため、単に
銅系の導電性ペーストによる製造工程を適用すると、膜
コンデンサの容量が大幅に低下すると共に、上下電極間
の絶縁抵抗も大幅に低下してしまい、膜コンデンサとし
ての機能を果さなくなってしまう。
刷コンデンサを有する厚膜回路基板における銀／パラジ
ウム系の導電性ペーストに置き換えることはできない。
一般的に、高誘電率の誘電体ペーストは鉛系化合物を含
んでいるため、不活性雰囲気中で焼成するとこの鉛化合
物が還元されて金属鉛となってしまう。そのため、単に
銅系の導電性ペーストによる製造工程を適用すると、膜
コンデンサの容量が大幅に低下すると共に、上下電極間
の絶縁抵抗も大幅に低下してしまい、膜コンデンサとし
ての機能を果さなくなってしまう。
以上説明したように、大容量の印刷コンデンサを有し、
かつ配線パターンの特性が優れた厚膜回路基板を、従来
実現することはできなかった。
かつ配線パターンの特性が優れた厚膜回路基板を、従来
実現することはできなかった。
特に、数1000pFの大容量のパスコンデンサを多数有する
テレビ受像機の電子同調チューナ等では、コンデンサの
厚膜化による高密度実装が望まれるが、従来の銀／パラ
ジウム系の導電性ペーストを用いた厚膜回路基板では、
回路の配線パターンの導電率が低いため、高周波特性が
悪くなり、実用化は不可能であった。
テレビ受像機の電子同調チューナ等では、コンデンサの
厚膜化による高密度実装が望まれるが、従来の銀／パラ
ジウム系の導電性ペーストを用いた厚膜回路基板では、
回路の配線パターンの導電率が低いため、高周波特性が
悪くなり、実用化は不可能であった。
本発明の目的は、大容量の印刷コンデンサを有し、かつ
配線パターンの特性が優れた厚膜回路基板とその製造方
法を提供することにある。
配線パターンの特性が優れた厚膜回路基板とその製造方
法を提供することにある。
この発明では、鉛系化合物含有の高誘電率ペーストで形
成される誘電体層が還元しないよう下部及び上部電極に
空気中焼成型の導電性ペーストを用いて大容量の印刷コ
ンデンサを形成し、さらに上記下部及び上部電極の引き
出し配線パターンを含む導体配線層を不活性雰囲気中焼
成型の銅系の導電性ペーストで形成して配線パターンの
特性向上を図る。この焼成の際に生じる上記誘電体層の
還元を防止するため、上記印刷コンデンサを被覆層で被
覆することによって、上記目的を達成している。
成される誘電体層が還元しないよう下部及び上部電極に
空気中焼成型の導電性ペーストを用いて大容量の印刷コ
ンデンサを形成し、さらに上記下部及び上部電極の引き
出し配線パターンを含む導体配線層を不活性雰囲気中焼
成型の銅系の導電性ペーストで形成して配線パターンの
特性向上を図る。この焼成の際に生じる上記誘電体層の
還元を防止するため、上記印刷コンデンサを被覆層で被
覆することによって、上記目的を達成している。
以下、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図（ａ）において、10はアルミナ等のセラミック材
料で形成された絶縁基板で、銀／パラジウム系等の空中
焼成型の導電性ペーストを印刷し、空気中で900℃〜950
℃で約１時間焼成して、コンデンサの下部電極11を形成
する。次に第１図（ｂ）に示すように、鉛系化合物を含
む高誘電率の誘電体ペーストを上記下部電極11上に印刷
し、空気中で900℃〜950℃で約１時間焼成して、誘電体
層12を形成する。そして、この誘電体層12上に上部電極
13を、上記下部電極11と同様印刷・焼成して第１図
（ｃ）の如く形成する。以上により、膜コンデンサが印
刷・形成される。
料で形成された絶縁基板で、銀／パラジウム系等の空中
焼成型の導電性ペーストを印刷し、空気中で900℃〜950
℃で約１時間焼成して、コンデンサの下部電極11を形成
する。次に第１図（ｂ）に示すように、鉛系化合物を含
む高誘電率の誘電体ペーストを上記下部電極11上に印刷
し、空気中で900℃〜950℃で約１時間焼成して、誘電体
層12を形成する。そして、この誘電体層12上に上部電極
13を、上記下部電極11と同様印刷・焼成して第１図
（ｃ）の如く形成する。以上により、膜コンデンサが印
刷・形成される。
次に、第１図（ｄ）に示すように、上記下部電極11,誘
電体層12及び上部電極13をほぼ覆うようにして結晶性ガ
ラス等を主成分とした絶縁ペーストを印刷し、やはり90
0℃前後で約１時間焼成して被覆層14を形成する。この
とき、下部電極11及び上部電極13から配線パターンを引
き出すため、被覆層14には夫々開口部15,16を設けてお
く。また、誘電体層12は上述した還元を防止するため、
完全に被覆しておく必要がある。
電体層12及び上部電極13をほぼ覆うようにして結晶性ガ
ラス等を主成分とした絶縁ペーストを印刷し、やはり90
0℃前後で約１時間焼成して被覆層14を形成する。この
とき、下部電極11及び上部電極13から配線パターンを引
き出すため、被覆層14には夫々開口部15,16を設けてお
く。また、誘電体層12は上述した還元を防止するため、
完全に被覆しておく必要がある。
その後、第１図（ｅ）の如く、上記開口部15,16を介し
て下部電極11及び上部電極13に接続する電極引き出し配
線パターン17,18と、回路基板の配線パターン19を、銅
系の電導性ペーストを用いて印刷し、窒素ガス等の不活
性雰囲気中で600℃〜900℃で約１時間焼成して形成す
る。
て下部電極11及び上部電極13に接続する電極引き出し配
線パターン17,18と、回路基板の配線パターン19を、銅
系の電導性ペーストを用いて印刷し、窒素ガス等の不活
性雰囲気中で600℃〜900℃で約１時間焼成して形成す
る。
必要により、上述した厚膜回路全体をカバーするオーバ
ーコート層（図示せず）を形成する。これは一般的に、
低融点のガラス絶縁ペーストを印刷して600℃以下の低
温で窒素ガス中で焼成するか、または有機系絶縁樹脂ペ
ーストを印刷、硬化して行なわれる。
ーコート層（図示せず）を形成する。これは一般的に、
低融点のガラス絶縁ペーストを印刷して600℃以下の低
温で窒素ガス中で焼成するか、または有機系絶縁樹脂ペ
ーストを印刷、硬化して行なわれる。
上記実施例では、下部及び上部電極11,13を空気中焼成
型の導電性ペーストで形成しているので電極11,13の形
成時に誘電体層12の還元は発生しない。さらに、被覆層
14が誘電体層12を完全に被覆して不活性雰囲気から分離
している。従って、鉛系化合物を含む高誘電率ペースト
で形成される誘電体層12は、回路の配線パターン17〜19
の形成に必要な銅系の導電性ペーストの焼成時にも還元
されることがなく、大容量の印刷コンデンサを形成する
ことができる。
型の導電性ペーストで形成しているので電極11,13の形
成時に誘電体層12の還元は発生しない。さらに、被覆層
14が誘電体層12を完全に被覆して不活性雰囲気から分離
している。従って、鉛系化合物を含む高誘電率ペースト
で形成される誘電体層12は、回路の配線パターン17〜19
の形成に必要な銅系の導電性ペーストの焼成時にも還元
されることがなく、大容量の印刷コンデンサを形成する
ことができる。
次に、上記実施例により形成された印刷コンデンサの特
性について説明する。
性について説明する。
ここでは、各層の整合性等の相性を考慮して、電極11,1
3の銀／パラジウム系導電性ペーストとしてデュポン社
製＃9843、誘電体層12の鉛系化合物を含む高誘電率ペー
ストとして同＃5217、被覆層14を形成する結晶質ガラス
系オーバーコートとして同＃9688、配線パターン17〜19
を形成する低温焼成型の銅系導電性ペーストとして同＃
6001Dを用いた。
3の銀／パラジウム系導電性ペーストとしてデュポン社
製＃9843、誘電体層12の鉛系化合物を含む高誘電率ペー
ストとして同＃5217、被覆層14を形成する結晶質ガラス
系オーバーコートとして同＃9688、配線パターン17〜19
を形成する低温焼成型の銅系導電性ペーストとして同＃
6001Dを用いた。
次表に、誘電体層12の焼成後の膜厚を約50μｍに形成し
た場合における、印刷コンデンサの諸特性を示す。な
お、比較例として還元防止用の被覆層14を形成しないで
配線パターン17〜19を印刷し、窒素ガス中で焼成した場
合の印刷コンデンサの諸特性も併せて示す。
た場合における、印刷コンデンサの諸特性を示す。な
お、比較例として還元防止用の被覆層14を形成しないで
配線パターン17〜19を印刷し、窒素ガス中で焼成した場
合の印刷コンデンサの諸特性も併せて示す。
この表から、実施例によれば、大容量で上下電極間の絶
縁抵抗が大きく、かつ耐圧特性の優れた印刷コンデンサ
が形成でき、一方、比較例では誘電体層12の鉛化合物が
還元されて、コンデンサの性能として実用性のない事が
分かる。
縁抵抗が大きく、かつ耐圧特性の優れた印刷コンデンサ
が形成でき、一方、比較例では誘電体層12の鉛化合物が
還元されて、コンデンサの性能として実用性のない事が
分かる。
以上説明したように本実施例によれば、鉛系化合物を含
む高誘電率ペーストを用いても、被覆層14により鉛系化
合物の還元を防止し得るので、大容量の厚膜コンデンサ
を形成することができる。
む高誘電率ペーストを用いても、被覆層14により鉛系化
合物の還元を防止し得るので、大容量の厚膜コンデンサ
を形成することができる。
配線材料として銅系の導電性ペーストを用い、これが酸
化しないように不活性雰囲気中で低温で焼成した。これ
により、銅系の導電性ペーストを用いることを可能とし
たため、移行現象の発生を抑えることができる。
化しないように不活性雰囲気中で低温で焼成した。これ
により、銅系の導電性ペーストを用いることを可能とし
たため、移行現象の発生を抑えることができる。
また、回路の主たる配線パターン17〜19を銅系の導電性
ペーストを用いて形成しているので、配線パターンのイ
ンピーダンスを極めて低くすることが可能となり、高周
波特性が向上する。従って数1000pFの大容量バスコンデ
ンサを多数有する電子同調チューナ等の高周波回路にも
実用可能な厚膜回路基板を得ることができる。
ペーストを用いて形成しているので、配線パターンのイ
ンピーダンスを極めて低くすることが可能となり、高周
波特性が向上する。従って数1000pFの大容量バスコンデ
ンサを多数有する電子同調チューナ等の高周波回路にも
実用可能な厚膜回路基板を得ることができる。
さらに、銀／パラジウム系の導電性ペーストは上部電極
11、下部電極13のみの限られた部品にしか適用されてい
ないため、移行現象によるパターン間の絶縁劣化が極め
て生じにくい利点を有する。
11、下部電極13のみの限られた部品にしか適用されてい
ないため、移行現象によるパターン間の絶縁劣化が極め
て生じにくい利点を有する。
なお、厚膜回路基板として通常使われている印刷抵抗の
形成を本発明と組合せて、印刷抵抗及び印刷コンデンサ
を有する厚膜回路基板を得てもよい。
形成を本発明と組合せて、印刷抵抗及び印刷コンデンサ
を有する厚膜回路基板を得てもよい。
次に、本発明の他の実施例について、第２図を参照して
説明する。
説明する。
第２図に示すものは、下部電極21及び上部電極23から配
線パターンを引き出すため被覆層24に開口部を設けるの
ではなく、夫々電極21,23の端部25,26を露出して被覆層
24を形成したものである。なお、この場合も誘電体層22
は被覆層24によって完全に被覆しておく。この実施例で
も、先の実施例と同様の効果を得ることができる。
線パターンを引き出すため被覆層24に開口部を設けるの
ではなく、夫々電極21,23の端部25,26を露出して被覆層
24を形成したものである。なお、この場合も誘電体層22
は被覆層24によって完全に被覆しておく。この実施例で
も、先の実施例と同様の効果を得ることができる。
本発明によれば、大容量の印刷コンデンサを有し、さら
に配線パターンの特性が優れた厚膜回路基板とその製造
方法を提供することができる。
に配線パターンの特性が優れた厚膜回路基板とその製造
方法を提供することができる。
第１図は本発明の一実施例を示す側断面図、第２図は本
発明の他の実施例を示す側断面図、第３図は従来の厚膜
回路基板を示す側断面図である。 10……絶縁基板、11……下部電極、 12……誘電体層、13……上部電極、 14……被覆層、15,16……開口部、 17〜19……配線パターン。
発明の他の実施例を示す側断面図、第３図は従来の厚膜
回路基板を示す側断面図である。 10……絶縁基板、11……下部電極、 12……誘電体層、13……上部電極、 14……被覆層、15,16……開口部、 17〜19……配線パターン。
Claims (2)
- 【請求項１】絶縁基板と、 前記絶縁基板上に下部電極層、鉛系化合物からなる誘電
体層及び前記下部電極層と同材料の上部電極層を積層
し、空気中で焼成して形成してなる印刷コンデンサと、 前記下部及び上部電極層の一部を残して被覆する被覆層
と、 前記被覆層が被覆されていない前記下部及び上部電極層
に接続する引き出し配線パターンを兼ね、不活性ガス雰
囲気中焼成型の銅系導電性ペーストで形成された導体配
線層とを具備したことを特徴とする厚膜回路基板。 - 【請求項２】絶縁基板上に空気雰囲気中焼成型の導電性
ペーストを印刷、焼成して下部電極層を形成する第１の
工程と、 前記下部電極層上に鉛系化合物を含む高導電率ペースト
を印刷、焼成して誘電体層を形成する第２の工程と、 前記誘導体層上に前記下部電極層と同材料の導電性ペー
ストを印刷、焼成して上部電極層を形成する第３の工程
と、 前記下部電極層、誘電体層及び上部電極層からなる印刷
コンデンサを被覆層を形成する第４の工程と、 前記被覆層で被覆された下部及び上部電極の引き出し配
線パターンを含む導体配線層を、不活性ガス雰囲気中焼
成型の銅系導電性ペーストを印刷焼成して形成する第５
の工程とを具備してなることを特徴とする厚膜回路基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054858A JPH07118575B2 (ja) | 1986-03-14 | 1986-03-14 | 厚膜回路基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054858A JPH07118575B2 (ja) | 1986-03-14 | 1986-03-14 | 厚膜回路基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62213194A JPS62213194A (ja) | 1987-09-19 |
| JPH07118575B2 true JPH07118575B2 (ja) | 1995-12-18 |
Family
ID=12982287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61054858A Expired - Lifetime JPH07118575B2 (ja) | 1986-03-14 | 1986-03-14 | 厚膜回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118575B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795716B2 (ja) * | 1989-02-21 | 1998-09-10 | タツタ電線株式会社 | プリント配線基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50110061A (ja) * | 1974-02-13 | 1975-08-29 | ||
| JPS5879837A (ja) * | 1981-10-31 | 1983-05-13 | Tdk Corp | 磁器コンデンサ |
-
1986
- 1986-03-14 JP JP61054858A patent/JPH07118575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62213194A (ja) | 1987-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5827605A (en) | Ceramic multilayer substrate and method of producing the same | |
| US5920454A (en) | Capacitor-mounted circuit board | |
| JPH08107039A (ja) | セラミック電子部品 | |
| JP3327045B2 (ja) | 誘電体ペースト及びそれを用いた厚膜コンデンサ | |
| JPS60249386A (ja) | 機能性基板及びこれを用いた電子回路基板 | |
| JPH05283283A (ja) | チップ型ｃｒ複合素子及びその製造方法 | |
| JPH03296205A (ja) | セラミックコンデンサ | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPH0346978B2 (ja) | ||
| JPS62213194A (ja) | 厚膜回路基板とその製造方法 | |
| JPH11345734A (ja) | 積層セラミックコンデンサ | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPS58204516A (ja) | 厚膜多層回路板 | |
| JPS6028113Y2 (ja) | トリミングが可能な複合部品 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JP2001326301A (ja) | セラミック電子部品および電子装置 | |
| JPS58180093A (ja) | 多層回路板の製造方法 | |
| JPH09120932A (ja) | 積層電子部品 | |
| JPH08172274A (ja) | セラミック多層基板 | |
| JPH05283836A (ja) | 厚膜コンデンサを含む回路基板 | |
| JP3005615U (ja) | コンデンサアレー | |
| JPS62242325A (ja) | チツプコンデンサ−の製造方法 | |
| JP3865428B2 (ja) | チップ複合電子部品 | |
| JP3231350B2 (ja) | コンデンサネットワーク | |
| JPS5917294A (ja) | 複合積層セラミツク部品とその製造方法 |