JPH07118933B2 - 可逆レオナード装置 - Google Patents
可逆レオナード装置Info
- Publication number
- JPH07118933B2 JPH07118933B2 JP1256717A JP25671789A JPH07118933B2 JP H07118933 B2 JPH07118933 B2 JP H07118933B2 JP 1256717 A JP1256717 A JP 1256717A JP 25671789 A JP25671789 A JP 25671789A JP H07118933 B2 JPH07118933 B2 JP H07118933B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- circuit
- timer
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサイリスタを逆並列に接続した無循環電流方式
の可逆レオナード装置の切替回路の改良に関するもので
ある。
の可逆レオナード装置の切替回路の改良に関するもので
ある。
一般に、循環電流方式の可逆レオナードは出力電流が零
の時、順変換−逆変換サイリスタ間に循環電流抑制用直
流リアクトルを介して循環電流を流すことにより、正負
トルクの切替を遅れなく行なうのに対し、無循環電流方
式の可逆レオナードでは前述の直流リアクトルを用い
ず、循環電流を流さないので、順−逆変換サイリスタの
切換に際しては一方のサイリスタ電流が零であることを
条件とした切替えを行なっている。そして、この切替え
動作は確実にかつできる限り短時間に行なわれることが
要求される。
の時、順変換−逆変換サイリスタ間に循環電流抑制用直
流リアクトルを介して循環電流を流すことにより、正負
トルクの切替を遅れなく行なうのに対し、無循環電流方
式の可逆レオナードでは前述の直流リアクトルを用い
ず、循環電流を流さないので、順−逆変換サイリスタの
切換に際しては一方のサイリスタ電流が零であることを
条件とした切替えを行なっている。そして、この切替え
動作は確実にかつできる限り短時間に行なわれることが
要求される。
不完全な切替回路は装置を故障へ導くことはもちろんで
あるが、一方、切替え時間の長いことは、とくに装置が
零トルク付近で制御される場合には切替時のトルク応答
が遅くなり、速度変動や不安定動作となって現われる。
あるが、一方、切替え時間の長いことは、とくに装置が
零トルク付近で制御される場合には切替時のトルク応答
が遅くなり、速度変動や不安定動作となって現われる。
その従来の速度制御に使用している無循環電流方式の可
逆レオナード装置は、第３図，第４図に示される。
逆レオナード装置は、第３図，第４図に示される。
すなわち、第３図は可逆レオナード装置のブロック図、
第４図は第３図に示す切換回路図である。
第４図は第３図に示す切換回路図である。
第３図について説明すると、設定１の出力信号と、負荷
モータ12に取り付けた速度計発電機（TG）13の出力を速
度制御増幅器２により演算増幅し、その出力は電流指令
としてACCT8又は９の電流検出器出力と電流制御増幅器
３により演算増幅される。この出力をゲート入力として
ゲート位相回路４に加え、ゲートパルス化し、順変換側
ゲートアンプ５、または逆変換側ゲートアンプ６によっ
てサイリスタ点弧パルスとされ、サイリスタ10または11
に加えられる。
モータ12に取り付けた速度計発電機（TG）13の出力を速
度制御増幅器２により演算増幅し、その出力は電流指令
としてACCT8又は９の電流検出器出力と電流制御増幅器
３により演算増幅される。この出力をゲート入力として
ゲート位相回路４に加え、ゲートパルス化し、順変換側
ゲートアンプ５、または逆変換側ゲートアンプ６によっ
てサイリスタ点弧パルスとされ、サイリスタ10または11
に加えられる。
上述において、順変換側ゲートアンプ５と、逆変換側ゲ
ートアンプ６は、速度制御増幅器２の出力を入力とした
切換回路７の出力ゲート指令GF,GRによって一方のゲー
トアンプが動作しサイリスタを点弧させると共に、片方
はゲートブロックされサイリスタの点弧パルスを消して
いる状態になっている。
ートアンプ６は、速度制御増幅器２の出力を入力とした
切換回路７の出力ゲート指令GF,GRによって一方のゲー
トアンプが動作しサイリスタを点弧させると共に、片方
はゲートブロックされサイリスタの点弧パルスを消して
いる状態になっている。
また第４図は、第３図に示す切替器７の詳細な回路図で
あり、速度制御増幅器２の出力電圧τの正負極性によ
り、トルク極性判別回路（以下単に判別器という）20で
正トルク負トルク指令の判別を行なう。なお、以降トル
ク指令判別器20の出力信号をTFと称する。この信号TFが
「０」にて正トルク指令であり、順変換側サイリスタ10
の点弧指令であり、TFが「１」にて負トルク指令であり
逆変換側サイリスタ11の点弧指令となる。
あり、速度制御増幅器２の出力電圧τの正負極性によ
り、トルク極性判別回路（以下単に判別器という）20で
正トルク負トルク指令の判別を行なう。なお、以降トル
ク指令判別器20の出力信号をTFと称する。この信号TFが
「０」にて正トルク指令であり、順変換側サイリスタ10
の点弧指令であり、TFが「１」にて負トルク指令であり
逆変換側サイリスタ11の点弧指令となる。
また、ACCT8の順変換側サイリスタの電流IFは断続電流
検出回路21に供給され、その出力IOFは順変換側サイリ
スタに電流が流れている時に「１」、電流が流れていな
い時に「０」となる。
検出回路21に供給され、その出力IOFは順変換側サイリ
スタに電流が流れている時に「１」、電流が流れていな
い時に「０」となる。
他方、ACCT9の逆変換側サイリスタの電流IRは断続電流
検出回路22に供給され、その出力IORは出力IOFと同様動
作となる。
検出回路22に供給され、その出力IORは出力IOFと同様動
作となる。
これらの出力はNOT回路23,NOR回路24,25,26,27を経て、
抵抗281,コンデンサ282,ダイオード283からなるタイマ
ー回路（以下単にタイマーという）28、抵抗291,コンデ
ンサ292,ダイオード293からなるタイマー回路（以下単
にタイマーという）29に供給され、このそれぞれの出力
信号はNOR回路30,31を経て、第３図に示す順変換側ゲー
トアンプ5,逆変換側ゲートアンプ６に伝達される。
抵抗281,コンデンサ282,ダイオード283からなるタイマ
ー回路（以下単にタイマーという）28、抵抗291,コンデ
ンサ292,ダイオード293からなるタイマー回路（以下単
にタイマーという）29に供給され、このそれぞれの出力
信号はNOR回路30,31を経て、第３図に示す順変換側ゲー
トアンプ5,逆変換側ゲートアンプ６に伝達される。
なお、タイマー28または29への入力が、「０」から
「１」に変化したときには、その出力信号は即時「０」
から「１」に変化し、「１」から「０」に変化したとき
にはその出力はある一定時間後、「１」から「０」に変
化するような機能を備えている。またNOR回路24,25の出
力信号は、「０」のとき順変換側，逆変換側のサイリス
タの点弧角を180度付近へ移す指令、これをγシフト指
令と称し、この信号をγF,γＲとすると、NOR回路30,31
の出力は順変換側および逆変換側サイリスタのゲート指
令であり、この信号GF,GRはそれぞれ「０」でゲートブ
ロック、「１」でゲート出力となる。
「１」に変化したときには、その出力信号は即時「０」
から「１」に変化し、「１」から「０」に変化したとき
にはその出力はある一定時間後、「１」から「０」に変
化するような機能を備えている。またNOR回路24,25の出
力信号は、「０」のとき順変換側，逆変換側のサイリス
タの点弧角を180度付近へ移す指令、これをγシフト指
令と称し、この信号をγF,γＲとすると、NOR回路30,31
の出力は順変換側および逆変換側サイリスタのゲート指
令であり、この信号GF,GRはそれぞれ「０」でゲートブ
ロック、「１」でゲート出力となる。
次に、第５図を参照してこれらの作用について説明す
る。
る。
第５図は第４図に示す出力信号に対する各部の波形であ
り、実線は正トルクから負トルクへ切り替わる場合、破
線は正トルク側に再び戻った場合を示す。
り、実線は正トルクから負トルクへ切り替わる場合、破
線は正トルク側に再び戻った場合を示す。
なお、以降の説明において、タイマー出力を「０」から
「１」に変化させることを「セット」、「１」から
「０」に変化させる過程を「タイマー動作中」、「０」
となったことを「動作完了」または「タイムアップ」と
いう。
「１」に変化させることを「セット」、「１」から
「０」に変化させる過程を「タイマー動作中」、「０」
となったことを「動作完了」または「タイムアップ」と
いう。
また、第３図の回路の動作について第５図実線に従がい
説明する。
説明する。
時刻T1以前では、判別器20の出力TFは「０」即ち正トル
ク指令となっており、順変換側ゲート指令の信号GFは
「１」であり、ゲートを出力させている。又逆変換側ゲ
ート指令GRは「０」であり、ゲートはブロックされてい
る。そして、時刻T1にて、判別器20の出力TFが「１」即
ち負トルク指令に変化すると、NOR回路24の出力γＦは
「０」となり、順変換側サイリスタのゲート点弧角は18
0゜付近へ移され、順変換側サイリスタの電流IFは絞ら
れる。
ク指令となっており、順変換側ゲート指令の信号GFは
「１」であり、ゲートを出力させている。又逆変換側ゲ
ート指令GRは「０」であり、ゲートはブロックされてい
る。そして、時刻T1にて、判別器20の出力TFが「１」即
ち負トルク指令に変化すると、NOR回路24の出力γＦは
「０」となり、順変換側サイリスタのゲート点弧角は18
0゜付近へ移され、順変換側サイリスタの電流IFは絞ら
れる。
やがて時刻T2にて、順変換側サイリスタの電流IFが零と
なると、順変換側サイリスタの断続電流検出回路21の出
力IOFが「１」から「０」に変化し、NOR回路26の出力は
「０」から「１」に変化する。この時タイマー28の出力
CFも即時「０」から「１」にセットされ、NOR回路30の
出力GFは「０」となり、順変換側サイリスタはゲートブ
ロックされる。
なると、順変換側サイリスタの断続電流検出回路21の出
力IOFが「１」から「０」に変化し、NOR回路26の出力は
「０」から「１」に変化する。この時タイマー28の出力
CFも即時「０」から「１」にセットされ、NOR回路30の
出力GFは「０」となり、順変換側サイリスタはゲートブ
ロックされる。
GFが「０」となると、NOR回路25の出力γＲは「１」と
なり、γリミットは解除されるとともに、NOR回路27の
出力は「１」から「０」に変化し、タイマー29がタイマ
ー動作を開始する。タイマー29の動作状況を概念的にコ
ンデンサ292の電圧として表わし、第５図の（ｆ）のCR
に示す。
なり、γリミットは解除されるとともに、NOR回路27の
出力は「１」から「０」に変化し、タイマー29がタイマ
ー動作を開始する。タイマー29の動作状況を概念的にコ
ンデンサ292の電圧として表わし、第５図の（ｆ）のCR
に示す。
時刻T3にて、コンデンサ292が放電完了し、タイマー29
の動作が完了し、CRが「０」となると、NOR回路31の出
力である逆変換側サイリスタゲートの信号GRは「１」と
なり、逆変換側サイリスタにゲートが与えられ、逆変換
側サイリスタ11が動作し、逆変換側サイリスタ電流IRが
流れ始める。同時に逆変換側サイリスタの断続電流検出
回路22の出力IORは「１」となる。
の動作が完了し、CRが「０」となると、NOR回路31の出
力である逆変換側サイリスタゲートの信号GRは「１」と
なり、逆変換側サイリスタにゲートが与えられ、逆変換
側サイリスタ11が動作し、逆変換側サイリスタ電流IRが
流れ始める。同時に逆変換側サイリスタの断続電流検出
回路22の出力IORは「１」となる。
以上の動作の中でタイマー28は時刻T2にて順変換側サイ
リスタの断続電流検出回路21が零電流を検出すると、即
時セットされている為、切替の為の確認動作に入った時
刻T2以降は、その後判別器20の出力TFがいかに変化しよ
うとも順変換側サイリスタを動作状態に戻す迄には確実
にタイマー28の時間がとられる。従って、判別器20の出
力TFのランダムな変化に対しても順変換側と逆変換との
間の確実なインタロックと確認時間がとられることにな
る。
リスタの断続電流検出回路21が零電流を検出すると、即
時セットされている為、切替の為の確認動作に入った時
刻T2以降は、その後判別器20の出力TFがいかに変化しよ
うとも順変換側サイリスタを動作状態に戻す迄には確実
にタイマー28の時間がとられる。従って、判別器20の出
力TFのランダムな変化に対しても順変換側と逆変換との
間の確実なインタロックと確認時間がとられることにな
る。
次に第５図の破線の動作について説明する。
時刻T1にて、判別器20の出力TFが変化し、順変換側サイ
リスタがγシフトされ、時刻T2にて順変換側サイリスタ
の電流IFが零となり、タイマー29が動作を始める。
リスタがγシフトされ、時刻T2にて順変換側サイリスタ
の電流IFが零となり、タイマー29が動作を始める。
時刻T3にて、タイマー29がタイムアップする手前の時刻
T4にて、判別器20の出力TFが再度「０」即ち正トルク指
令に戻った場合を示す。
T4にて、判別器20の出力TFが再度「０」即ち正トルク指
令に戻った場合を示す。
T4にて、判別器20の出力TFが再度「０」となると、NOT
回路23,NOR回路25,26を介してタイマー29は即時セット
される。又同時にNOR回路24,26を介してタイマー28の入
力は「０」となり、タイマー28は動作を開始する。
回路23,NOR回路25,26を介してタイマー29は即時セット
される。又同時にNOR回路24,26を介してタイマー28の入
力は「０」となり、タイマー28は動作を開始する。
やがて、T5にてタイマー28がタイムアップすると、再び
順変換側サイリスタのゲート指令GFが「１」となり、順
変換側サイリスタが動作し、順変換側サイリスタの電流
IFが流れ始める。
順変換側サイリスタのゲート指令GFが「１」となり、順
変換側サイリスタが動作し、順変換側サイリスタの電流
IFが流れ始める。
以上の様に、第４図の従来例の回路では順変換側と逆変
換側との切替時に確実に確認時間をとり、不規則なトル
ク指令の極性の変化に対しても確実な切替を行なえるも
のであった。
換側との切替時に確実に確認時間をとり、不規則なトル
ク指令の極性の変化に対しても確実な切替を行なえるも
のであった。
しかしながら、確実を期する余り第５図の破線で示す場
合の様に切替確認期間、即ち順変換側サイリスタ，逆変
換サイリスタの双方がゲートブロックされている期間が
不必要な迄に長くなる欠点があった。
合の様に切替確認期間、即ち順変換側サイリスタ，逆変
換サイリスタの双方がゲートブロックされている期間が
不必要な迄に長くなる欠点があった。
切替確認期間は制御の効かない期間でもあり、この期間
が長くなることは円滑な運転を疎外する要因となる。例
えば、零トルク付近での制御の場合、極短時間、トルク
指令極性が反転し、切り替えの完了しないうちに再度元
極性に戻ることが多い。この様な場合、極性反転の度に
長い無制御期間が生じていたのでは円滑な運転ができな
い。
が長くなることは円滑な運転を疎外する要因となる。例
えば、零トルク付近での制御の場合、極短時間、トルク
指令極性が反転し、切り替えの完了しないうちに再度元
極性に戻ることが多い。この様な場合、極性反転の度に
長い無制御期間が生じていたのでは円滑な運転ができな
い。
第５図の従来例の動作において、判別器20の出力TFがT1
にて正トルクから負トルクに変化後、T2以前に再度正ト
ルクに復帰した場合には即時切替回路７内の状態はT1以
前の状態に戻り、制御装置は最少限の無制御期間にて制
御状態に復帰することができる。問題点は第５図破線に
示すように時刻T2とT3との間の時刻T4に判別器20の出力
TFが正トルクに復帰した場合に、T4以後更にタイマー28
が確認時間をとっている点にある。
にて正トルクから負トルクに変化後、T2以前に再度正ト
ルクに復帰した場合には即時切替回路７内の状態はT1以
前の状態に戻り、制御装置は最少限の無制御期間にて制
御状態に復帰することができる。問題点は第５図破線に
示すように時刻T2とT3との間の時刻T4に判別器20の出力
TFが正トルクに復帰した場合に、T4以後更にタイマー28
が確認時間をとっている点にある。
時刻T2からT3の間の移管は順変換側サイリスタから逆変
換側サイリスタへの切り替え途上であるが、この期間中
に確認時間をとらずに逆変換側サイリスタを点弧するこ
とは万々−電流が残存していた場合など問題であるが、
順変換側サイリスタを即時点弧することはT1以前の状態
に復帰するだけであり何ら問題はない。
換側サイリスタへの切り替え途上であるが、この期間中
に確認時間をとらずに逆変換側サイリスタを点弧するこ
とは万々−電流が残存していた場合など問題であるが、
順変換側サイリスタを即時点弧することはT1以前の状態
に復帰するだけであり何ら問題はない。
本発明は以上の点に鑑み不要の切替時間を極力短かくす
る具体的には第５図の時刻T2とT3の間の期間に判別器20
の出力TFが正トルクに戻った場合には即時順変換側サイ
リスタへの復帰を行なうものである。
る具体的には第５図の時刻T2とT3の間の期間に判別器20
の出力TFが正トルクに戻った場合には即時順変換側サイ
リスタへの復帰を行なうものである。
つまり、その目的を達成するための手段は、複数のサイ
リスタよりなる交流直流変換器を二組互いに逆並列に接
続し，速度指令値と実際の速度の差を検出するトルク極
性判別回路と，二個のタイマー回路と，ゲート指令回路
を備え，前記トルク極性判別回路の出力の変化時，前記
タイマー回路を介してゲート回路を動作させる装置にお
いて、前記一対のタイマー回路の各々がカウント動作中
であることを検出し出力を発生する一対の動作検出回路
と、該タイマー動作検出回路の出力と前記トルク極性判
別回路の出力とする一対の論理回路とを設け、該論理回
路の出力を前記タイマー回路のリセット入力に接続し、
一方の前記タイマー動作検出回路の出力中に前記トルク
極性判別回路の出力が他方のゲート指令を与えるように
変化した時に、他方のタイマー回路を即時にリセットす
ることにより、他方のゲートアンプにゲート指令を与え
るようにしたものである。
リスタよりなる交流直流変換器を二組互いに逆並列に接
続し，速度指令値と実際の速度の差を検出するトルク極
性判別回路と，二個のタイマー回路と，ゲート指令回路
を備え，前記トルク極性判別回路の出力の変化時，前記
タイマー回路を介してゲート回路を動作させる装置にお
いて、前記一対のタイマー回路の各々がカウント動作中
であることを検出し出力を発生する一対の動作検出回路
と、該タイマー動作検出回路の出力と前記トルク極性判
別回路の出力とする一対の論理回路とを設け、該論理回
路の出力を前記タイマー回路のリセット入力に接続し、
一方の前記タイマー動作検出回路の出力中に前記トルク
極性判別回路の出力が他方のゲート指令を与えるように
変化した時に、他方のタイマー回路を即時にリセットす
ることにより、他方のゲートアンプにゲート指令を与え
るようにしたものである。
これは、第５図で説明したT2からT3の期間中に判別器20
の出力TFが正トルクに戻っても、すぐに順変換側サイリ
スタのゲート指令GFが出力状態に戻れないのはすでにT2
にてタイマー28がセットされており、このタイマー28の
出力CFがタイマー動作後タイムアップしないとゲート指
令GFが出力状態に戻れない為である。
の出力TFが正トルクに戻っても、すぐに順変換側サイリ
スタのゲート指令GFが出力状態に戻れないのはすでにT2
にてタイマー28がセットされており、このタイマー28の
出力CFがタイマー動作後タイムアップしないとゲート指
令GFが出力状態に戻れない為である。
そこで本発明では、タイマー28,29に、出力CF,CRを即時
に変化させるいわゆるリセット機能を付加する。更にタ
イマーの入力信号と出力信号の状態から、タイマーが動
作中にある即ち第５図の時刻T2からT3の様な切り替え確
認期間であることを検出するタイマー動作検出回路を設
けこのタイマー動作検出回路が、例えばタイマー29が動
作中であることを検出している時にトルク指令が正トル
クに戻った場合には即時にタイマー28をリセットし、ゲ
ート出力するものである。
に変化させるいわゆるリセット機能を付加する。更にタ
イマーの入力信号と出力信号の状態から、タイマーが動
作中にある即ち第５図の時刻T2からT3の様な切り替え確
認期間であることを検出するタイマー動作検出回路を設
けこのタイマー動作検出回路が、例えばタイマー29が動
作中であることを検出している時にトルク指令が正トル
クに戻った場合には即時にタイマー28をリセットし、ゲ
ート出力するものである。
その作用は、次に述べる実施例において併せて説明す
る。
る。
第１図は本発明の可逆レオナード装置の一実施例を示す
回路図、第２図はその波形図であり、図中、第４図と同
符号のものは同じ構成，機能を有す。
回路図、第２図はその波形図であり、図中、第４図と同
符号のものは同じ構成，機能を有す。
本発明は第３図に示す切替回路７に相当する部分で、第
４図に示したものを、第１図に示すように改良したもの
であり、第１図中、32,33はタイマー動作検出回路であ
り、NOT回路321,331,AND回路322,332から構成される。
この検出回路は例えばタイマー29の入力信号が「０」、
出力信号が「１」であればその時点ではタイマー29が動
作中であり、順変換側サイリスタから逆変換側サイリス
タへ切替える為の確認期間中であると判断し「１」を出
力する。34,35はリセット端子付のＤフリップフロッ
プ、36,37はAND回路、38はOR回路である。284,294はト
ランジスタであり、このトランジスタはAND回路36,37の
出力によりタイマーのコンデンサ282,283を瞬時に放電
しタイマー28,29の出力を「０」にリセットするもので
あり、28,29と284,294により概念的なセット端子付のタ
イマー280,290を構成する。
４図に示したものを、第１図に示すように改良したもの
であり、第１図中、32,33はタイマー動作検出回路であ
り、NOT回路321,331,AND回路322,332から構成される。
この検出回路は例えばタイマー29の入力信号が「０」、
出力信号が「１」であればその時点ではタイマー29が動
作中であり、順変換側サイリスタから逆変換側サイリス
タへ切替える為の確認期間中であると判断し「１」を出
力する。34,35はリセット端子付のＤフリップフロッ
プ、36,37はAND回路、38はOR回路である。284,294はト
ランジスタであり、このトランジスタはAND回路36,37の
出力によりタイマーのコンデンサ282,283を瞬時に放電
しタイマー28,29の出力を「０」にリセットするもので
あり、28,29と284,294により概念的なセット端子付のタ
イマー280,290を構成する。
次にかようなごとく構成された装置の作用を、第２の波
形を参照して説明する。
形を参照して説明する。
なお、実線は時刻T1にて判別器20の出力TFが正トルクか
ら逆トルクへ変化し順変換側から逆変換側サイリスタへ
の切り替えが行なわれる場合を示す。
ら逆トルクへ変化し順変換側から逆変換側サイリスタへ
の切り替えが行なわれる場合を示す。
時刻T2においてタイマー29が動作を開始すると、タイマ
ー動作検出回路33の出力が「０」から「１」に変化し、
Ｄフリップフロップ35をトリガし、このフリップフロッ
プ35の出力DRは「１」となる。そして、フリップフロッ
プ35は時刻T3にてゲート指令GRが「１」になるとOR回路
38を介してリセットされ、出力DRは「０」に戻る。
ー動作検出回路33の出力が「０」から「１」に変化し、
Ｄフリップフロップ35をトリガし、このフリップフロッ
プ35の出力DRは「１」となる。そして、フリップフロッ
プ35は時刻T3にてゲート指令GRが「１」になるとOR回路
38を介してリセットされ、出力DRは「０」に戻る。
通常の切替ではフリップフロップ35の出力DRの変化はAN
D回路36の他の入力、即ち信号TRにより阻止され、タイ
マー28に影響を与えない。
D回路36の他の入力、即ち信号TRにより阻止され、タイ
マー28に影響を与えない。
破線は時刻T4にて判別器20の出力TFが再び正トルク側に
戻った場合を示す。
戻った場合を示す。
前述の様に、時刻T2以降ではフリップフロップ35の出力
は「１」となっているが、NOT回路の出力TRは「０」で
ある為、AND回路36の出力は「０」であり、トランジス
タ284はOFしておりタイマー28はセットされたままで、
その出力は「１」である。
は「１」となっているが、NOT回路の出力TRは「０」で
ある為、AND回路36の出力は「０」であり、トランジス
タ284はOFしておりタイマー28はセットされたままで、
その出力は「１」である。
時刻T4にて判別器20の出力TFが負トルクから正トルク
へ、即ち「１」から「０」へ変化すると、NOT回路23の
出力TRは「１」となり、またAND回路36の出力は「１」
となってトランジスタ284をONし、コンデンサ282は瞬時
に放電され、タイマー28の出力は「０」にリセットさ
れ、OR回路30を介してゲート指令GFは「１」となり、順
変換側サイリスタが運転状態となる。ゲート指令GFはOR
回路38を介してフリップフロップ35をリセットする。
へ、即ち「１」から「０」へ変化すると、NOT回路23の
出力TRは「１」となり、またAND回路36の出力は「１」
となってトランジスタ284をONし、コンデンサ282は瞬時
に放電され、タイマー28の出力は「０」にリセットさ
れ、OR回路30を介してゲート指令GFは「１」となり、順
変換側サイリスタが運転状態となる。ゲート指令GFはOR
回路38を介してフリップフロップ35をリセットする。
以上の様に第１図の実施例では時刻T4にて判別器20の出
力TFが正トルクに戻ると即時に順変換側サイリスタのゲ
ート指令GFを出力しており、第５図では更に時刻T5迄ゲ
ート指令が遅れているのにくらべ、無制御期間を大巾に
短かくすることができる。
力TFが正トルクに戻ると即時に順変換側サイリスタのゲ
ート指令GFを出力しており、第５図では更に時刻T5迄ゲ
ート指令が遅れているのにくらべ、無制御期間を大巾に
短かくすることができる。
また実施例は具体的なハードで説明したが、ソフトウェ
アで構成することが可能である。
アで構成することが可能である。
以上説明したように本発明では、従来例における確実な
切り替えを損なうことなく、例えば零トルク付近で制御
される場合などトルク指令が正と負の間を頻繁に変化
し、しかも短かい時間で往復する場合電流の流れていな
い無制御期間を従来例に比べ大巾に短縮でき、安定な制
御を可能とするものである。
切り替えを損なうことなく、例えば零トルク付近で制御
される場合などトルク指令が正と負の間を頻繁に変化
し、しかも短かい時間で往復する場合電流の流れていな
い無制御期間を従来例に比べ大巾に短縮でき、安定な制
御を可能とするものである。
第１図は本発明の一実施例を示す回路図、第２図は本発
明による可逆レオナード切替回路による各部動作波形
図、第３図は無循環電流方式可逆サイリスタレオナード
装置のブロック図、第４図は第３図に使用されている切
替回路について従来の回路図、第５図は従来の可逆レオ
ナード切替回路による各部動作波形図である。 ５……順変換側ゲートアンプ、６……逆変換側ゲートア
ンプ、20……トルク極性判別回路、28,29……タイマー
回路、32,33……タイマー動作検出回路。
明による可逆レオナード切替回路による各部動作波形
図、第３図は無循環電流方式可逆サイリスタレオナード
装置のブロック図、第４図は第３図に使用されている切
替回路について従来の回路図、第５図は従来の可逆レオ
ナード切替回路による各部動作波形図である。 ５……順変換側ゲートアンプ、６……逆変換側ゲートア
ンプ、20……トルク極性判別回路、28,29……タイマー
回路、32,33……タイマー動作検出回路。
Claims (1)
- 【請求項１】電源に接続され、複数の順変換側サイリス
タと複数の逆変換側サイリスタとを互いに逆並列に接続
したサイリスタ回路からなるレオナード装置、該レオナ
ード装置の負荷である電動機、該電動機の速度と速度設
定とを演算し電流指令を出力する速度制御増幅器、該速
度制御増幅器の出力電流とレオナード装置の出力電流と
を演算する電流増幅器、該電流増幅器の出力に応じて前
記それぞれのサイリスタ回路の順変換側サイリスタと逆
変換側サイリスタにゲート信号を与える一対のゲートア
ンプ、前記電流指令に応じて該一対のゲートアンプのい
ずれかにゲート指令を与える切替器から構成され、前記
切替器は前記電流指令を入力とし該電流指令の正、負極
性を判別し、該極性に応じて順変換側サイリスタ、逆変
換サイリスタの一方のゲートアンプのみにゲート指令を
与えるトルク極性判別回路と、該トルク極性判別回路の
出力が該当するゲートアンプにゲート指令を与えるよう
に変化した時にカウント動作をする一対のタイマー回路
を有し、該タイマー回路がカウント動作中は該当するゲ
ート指令を阻止し、順変換側サイリスタと逆変換側サイ
リスタが同時に点弧しないように構成した可逆レオナー
ド装置において、前記一対のタイマー回路の各々がカウ
ント動作中であることを検出し出力を発生する一対のタ
イマー動作検出回路と、該タイマー動作検出回路の出力
と前記トルク極性判別回路の出力とを入力信号とする一
対の論理回路とを設け、該一対の論理回路の出力を前記
タイマー回路のリセット入力に接続し、一方の前記タイ
マー動作検出回路の出力中に前記トルク極性判別回路の
出力が他方のゲート指令を与えるように変化した時に、
他方のタイマー回路を即時にリセットすることにより、
他方のゲートアンプにゲート指令を与えるよう構成した
ことを特徴とする可逆レオナード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1256717A JPH07118933B2 (ja) | 1989-09-29 | 1989-09-29 | 可逆レオナード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1256717A JPH07118933B2 (ja) | 1989-09-29 | 1989-09-29 | 可逆レオナード装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03118789A JPH03118789A (ja) | 1991-05-21 |
| JPH07118933B2 true JPH07118933B2 (ja) | 1995-12-18 |
Family
ID=17296480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1256717A Expired - Fee Related JPH07118933B2 (ja) | 1989-09-29 | 1989-09-29 | 可逆レオナード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118933B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160071934A (ko) * | 2014-12-12 | 2016-06-22 | 공주대학교 산학협력단 | 계통연계형 인버터 시스템용 역조류 방지 스위치 제어 장치 및 이를 포함하는 계통연계형 인버터 시스템 |
-
1989
- 1989-09-29 JP JP1256717A patent/JPH07118933B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160071934A (ko) * | 2014-12-12 | 2016-06-22 | 공주대학교 산학협력단 | 계통연계형 인버터 시스템용 역조류 방지 스위치 제어 장치 및 이를 포함하는 계통연계형 인버터 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03118789A (ja) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3551747A (en) | Pulse width modulated bridge power amplifier protection circuit | |
| JPH07118933B2 (ja) | 可逆レオナード装置 | |
| JP2536919B2 (ja) | 交流スイッチの電流零点遮断制御回路 | |
| JP3052390B2 (ja) | 可逆サイリスタレオナードの正逆切替方法 | |
| JPS6111996Y2 (ja) | ||
| JP2517930B2 (ja) | 電流追従型インバ−タ | |
| JP2530858Y2 (ja) | 位置決め制御回路 | |
| JPS6225509A (ja) | 負荷制御装置 | |
| JP2661167B2 (ja) | 半導体スイッチの電流零点遮断制御方法 | |
| JPS6011753Y2 (ja) | サイリスタレオナ−ド用可逆制御器 | |
| JPH0218653Y2 (ja) | ||
| SU1436219A1 (ru) | Логическое переключающее устройство дл реверсивного управл емого выпр мител | |
| JP2860817B2 (ja) | Ｐｗｍ制御装置 | |
| JP3480085B2 (ja) | デッドタイム補償回路 | |
| JPH0236201Y2 (ja) | ||
| JPH05122968A (ja) | モータの制御装置 | |
| JP3192688B2 (ja) | 非可逆サイリスタレオナード装置 | |
| JPS6240082A (ja) | モ−タ駆動装置 | |
| JPH04359681A (ja) | 変換装置の制御方法および回路装置 | |
| JPS645997Y2 (ja) | ||
| JPS5939837Y2 (ja) | ゲ−ト信号停止装置 | |
| JPH0258871B2 (ja) | ||
| JPS6125353Y2 (ja) | ||
| JP2663613B2 (ja) | 出力極性選択機能を備えた補助制御器 | |
| JPS62230386A (ja) | 電力変換器における電流制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |