JPH07120324B2 - 割込ベクタ読取り方法 - Google Patents

割込ベクタ読取り方法

Info

Publication number
JPH07120324B2
JPH07120324B2 JP10492088A JP10492088A JPH07120324B2 JP H07120324 B2 JPH07120324 B2 JP H07120324B2 JP 10492088 A JP10492088 A JP 10492088A JP 10492088 A JP10492088 A JP 10492088A JP H07120324 B2 JPH07120324 B2 JP H07120324B2
Authority
JP
Japan
Prior art keywords
interrupt
external device
request
vector
connection board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10492088A
Other languages
English (en)
Other versions
JPH01276260A (ja
Inventor
周 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10492088A priority Critical patent/JPH07120324B2/ja
Publication of JPH01276260A publication Critical patent/JPH01276260A/ja
Publication of JPH07120324B2 publication Critical patent/JPH07120324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCPUとその外部機器とを備えた情報処理装置の
割込処理方法に関し、特に割込ベクタ信号の送出および
読取りに関するものである。
本発明は、特にCPUと外部機器とを含む基本装置に増設
用外部機器が増設された場合の割込処理に利用される。
〔概要〕
本発明は、割込処理手段を含むCPUとその外部装置とか
らなる基本装置に増設外部機器が接続された情報処理装
置のCPUにおける外部装置に対する割込ベクタ読取り方
法において、 増設外部機器からの割込要求に対しては、接続盤を介し
て増設外部機器に対して割込ベクタの送出を要求させ、
外部機器からの割込ベクタを受け取ることにより、 増設外部機器と基本装置の外部装置とに対する割込ベク
タ読取り手順を分けて、割込ベクタ読取りに対するシス
テム構成を簡単化するものである。
〔従来の技術〕
一般にCPUは、割込を受け付けると、割込応答サイクル
に入り、外部機器からの割込ベクタを読み取る。例えば
モトローラ社製のCPU68000の場合、割込応答サイクルで
はアドレスバスのA1〜A3に割込レベルが出力される。外
部機器はCPUが割込応答サイクルに入ったことを知る
と、割込ベクタを送出するハードウエア構成としてい
る。
〔発明が解決しようとする問題点〕
割込ベクタは、通常データバスに乗せられるので、デー
タバスが8本で構成されているとすれば、割込ベクタで
区別できる外部機器の数は、256以下である。データバ
スの本数を16本にすれば割込ベクタで区別可能な外部機
器の数を飛躍的に増加することができるが、データバス
の本数を増やすことはシステム全体が大掛かりなものと
なってしまう。例えば、増設装置と基本装置とをケーブ
ル等で接続して増設装置を複数台設置する場合にはケー
ブルの量とその接続部の規模が膨大になる問題が生じ
る。特に、いくつもの外部制御機構を外部装置として次
々と増設し、この外部制御機構からの割込要求に対して
CPUがリアルタイムで割込処理応答をするようなシステ
ムを構成する場合には、この接続部の規模が非常に増大
し易い。
また、割込ベクタを常に2回読取る方式とすれば区別可
能な外部機器の数を増やすことが可能であるが、基本装
置および増設装置のすべての外部機器に対して割込ベク
タを2回送出する機能を持たせることは、ハードウエア
およびソフトウエアとも複雑になる問題がある。すなわ
ち、基本装置内の外部機器が256以下であるならば、基
本装置の外部機器を識別するためには割込ベクタの送出
は1回で十分であり、一般的に基本装置の使用頻度が増
設装置に比べて高い場合、例えば最初は基本装置だけ使
用し、システムの拡大に従って増設装置を逐次増設して
いく場合には、基本装置と増設装置のすべての外部機器
に2回の割込ベクタの送出を義務づけることはコスト的
に無駄であり、基本装置の外部機器には不必要と考えら
れる。
さらに、基本装置内の外部機器は割込ベクタを1回だけ
送出し、増設装置内の外部機器は割込ベクタを2回送出
するようにすると、基本装置と増設装置とに同じ仕様の
ハードウエアが使用できない問題があった。
本発明は、上述の問題を解決するもので、少ないデータ
バスの本数で増設装置の外部機器と基本装置の外部機器
からの割込要求に対する割込応答処理における割込ベク
タ読取りができる割込ベクタの読取方法を提供すること
を目的とする。
〔問題点を解決するための手段〕
本発明は、割込処理手段を含むCPUと、CPUにバスで接続
された複数の外部装置とにより基本装置を構成し、この
基本装置に、増設用インタフェースを備え、この増設用
インタフェースに複数の増設外部装置が接続される構成
の情報処理装置における割込処理方法であり、上記外部
装置から上記割込処理手段に対して割込要求が発生した
とき、割込ベクタの送出を上記割込処理手段が外部装置
に要求し、この要求に対して割込要求を行った外部装置
が送出する割込ベクタを上記割込処理手段が受け取り、
割込ベクタからいずれの外部装置からの割込要求である
かを判断して割込処理を開始する割込ベクタ読取り方法
において、上記増設用インタフェースに複数の増設外部
装置が接続される接続盤を設け、上記増設外部機器から
割込要求があった場合に上記接続盤が上記割込処理手段
に対して割込要求を発生し、上記割込処理手段が上記接
続盤を介して接続された増設外部装置からの割込要求が
発生した場合に上記接続盤からの割込要求であるかを判
断して上記接続盤からの割込要求である場合には上記接
続盤に対して上記接続盤に接続された増設外部装置に対
して割込ベクタの送出を要求し、上記制御盤が上記割込
処理手段からの要求に対応して接続された増設外部機器
に対して割込ベクタの送出を要求し、この割込ベクタの
要求に対して増設外部機器から送出された割込ベクタを
上記制御盤が上記割込処理手段に送出し、上記割込処理
手段が上記接続盤からの割込ベクタを受取りいずれの増
設外部機器からの割込要求であるかを判断して割込処理
を開始することを特徴とする。
〔作用〕
増設外部機器から割込要求が発生した場合、この割込要
求は、接続盤を介してCPUの割込処理手段に行われる。
この割込要求を受け取った割込処理手段は基本装置の外
部機器に対して割込ベクタの送出を要求し、基本装置内
の外部機器からの割込ベクタを受け取る。
この割込ベクタを分析し、接続盤からの割込ベクタの場
合には、増設外部機器からの割込要求と判断し、接続盤
に対して増設外部機器に対して割込ベクタを送出するよ
うに指令する。
接続盤は増設外部機器に対して割込ベクタの送出要求を
行い、割込要求を行った増設外部機器からの割込ベクタ
を受取り、割込処理手段に送る。
接続盤からの割込ベクタを受け取った割込処理手段はど
の増設外部機器からの割込要求であるかを読取り、割込
処理を開始する。
〔実施例〕
以下図面を参照して本発明の実施例を説明する。
第1図は本発明の割込ベクタ読取り方法が適用される情
報処理装置の構成を示すものである。
この情報処理装置は、割込処理手段を含むCPU1にバス2
を介して、読出し専用メモリ(ROM)3、ランダムアク
セスメモリ(RAM)4が接続され、バス2にキーボード
インタフェース5を介してキーボード6が、ディスクイ
ンタフェース7を介してフロッピィディスク装置8が、
CRTインタフェース9およびディスプレイメモリ10を介
してCRT11が、プリンタインタフェース12を介してプリ
ンタ13が、また回線インタフェース14とが接続され、さ
らに、増設用インタフェース15が設けられており、この
増設用インタフェース15は接続盤16が設けられている。
この増設用インタフェース15内の接続盤16に増設装置の
外部機器として、外部制御装置221や増設ボード222等の
複数の増設外部機器が接続されている。
このCPU1から接続盤16を備えた増設用インタフェース15
までが情報処理装置の基本装置を構成し、外部制御装
置、増設ボード等221〜22nが増設外部装置を構成する。
次に本実施例の動作を第2図にフローチャートを示し、
第3図および第4図に基本装置の外部装置および増設外
部装置からの割込発生および割込応答の信号の流れを説
明する図を示して本実施例の動作を説明する。
第2図は、本実施例の動作を説明するフローチャートで
ある。
まず、基本装置または増設装置の外部機器から割込要求
が発生し、割込信号がCPU1に送られる。CPU1は、この外
部機器からの割込信号を受け取ると、基本装置の外部機
器に対して割込ベクタの送信を要求する。
CPU1からの割込ベクタ送信要求に従って基本装置内の外
部機器は割込ベクタをCPU1に送出する。CPU1はこの割込
ベクタを読取り、いずれの外部機器からの割込ベクタで
あるかを判断する。
割込ベクタが増設用インタフェース15内の接続盤16から
でない場合には、接続盤16を除く基本装置の外部機器か
らの割込であり、その割込要求の外部機器を判断し、そ
の外部機器からの割込処理を開始する。
割込ベクタが接続盤16からと判断された場合には、増設
外部機器からの割込要求と判断し、接続盤に対して、増
設外部機器に対して割込ベクタを送出するように要求す
る。接続盤16は、CPU1からの指令に応じて割込要求を発
生した増設外部機器、例えば外部制御装置221等の増設
外部機器に対して割込ベクタの送出を要求する。増設外
部機器からは割込ベクタが接続盤16に送出され、接続盤
16はこの割込ベクタをCPU1に送出し、CPU1は増設外部機
器からの割込ベクタを読取り、いずれの増設外部機器か
らの割込処理かを判断し、その増設外部機器からの割込
処理を開始する。
この割込ベクタ読取りにおける基本装置の外部機器から
の割込要求が発生した場合の信号の流れを第3図に示
す。すなわち、基本装置内のインタフェースパネルから
割込要求が発生し割込信号をCPU1が受け取ると、CPU1は
基本装置内のすべてのインタフェースパネルに割込ベク
タの送出を要求し、割込を発生したインタフェースパネ
ルが割込ベクタをバス2に乗せて送出し、CPU1がその割
込ベクタを読取って分析し、どのインタフェースパネル
からの割込であるかを知る。接続盤16以外の場合にはそ
のまま割込処理を開始する。
また、増設外部機器から割込要求が発生した場合の信号
の流れを第4図に示す。すなわち、増設外部機器のイン
タフェースパネルからの割込信号は、接続盤16からCPU1
に対する割込信号となり、CPU1は第3図の場合と同様に
基本装置に対して割込ベクタ送出を要求し、受信した割
込ベクタを読取り、接続盤16からの割込を知ったCPU1
は、接続盤16を介して増設外部機器からの割込ベクタを
読取る。これにより増設外部機器からの割込処理を開始
する。
このように、増設装置の外部機器にとっては、接続盤16
はCPU1と同じ働きをするものと見られ、割込ベクタは1
回だけ送出すればよいので、従来と同じく基本装置の外
部機器と同一の仕様のハードウエアを使用することがで
きる。
〔発明の効果〕
以上説明したように、本発明では、基本装置内の接続盤
以外の外部機器から割込が発生した場合には、基本装置
からの割込として1回だけ割込ベクタを読取り、接続盤
からの割込が発生した場合には増設装置からの割込とし
て割込ベクタを2回読取ることにした。このため、少な
いデータバスの本数で増設装置の外部機器が増設されて
も、全ての外部機器に対する割込ベクタの読取りを行う
ことができ、そのハードウエア構成ならびにソフトウエ
ア構成が簡単でコスト的に安価なシステムを構成するこ
とができる。
また、増設外部機器からは1回の割込ベクタの送出で割
込処理が開始されるので、従来と同じく基本装置と増設
装置のすべての外部機器の割込要求に対する割込応答処
理が同じハードウエア構成ででき、増設装置の外部機器
の仕様を変えることがなく従来通りの増設用外部機器を
使用できる利点がある。
【図面の簡単な説明】
第1図は本発明一実施例が適用される情報処理装置の構
成図。 第2図は実施例の動作を示すフローチャート。 第3図は実施例の信号の流れを示す図。 第4図は実施例の信号の流れを示す図。 1……CPU、2……バス、3……ROM、4……RAM、5…
…キーボードインタフェース、6……キーボード、7…
…ディスクインタフェース、8……フロッピィディスク
装置、9……CRTインタフェース、10……ディスプレイ
メモリ、11……CRT、12……プリンタインタフェース、1
3……プリンタ、14……回線インタフェース、15……増
設用インタフェース、16……接続盤、22……増設外部装
置。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】割込処理手段を含むCPUと、CPUにバスで接
    続された複数の外部装置とにより基本装置を構成し、こ
    の基本装置に、増設用インタフェースを備え、この増設
    用インタフェースに複数の増設外部装置が接続される構
    成の情報処理装置における割込処理方法であり、 上記外部装置から上記割込処理手段に対して割込要求が
    発生したとき、割込ベクタの送出を上記割込処理手段が
    外部装置に要求し、この要求に対して割込要求を行った
    外部装置が送出する割込ベクタを上記割込処理手段が受
    け取り、割込ベクタからいずれの外部装置からの割込要
    求であるかを判断して割込処理を開始する 割込ベクタ読取り方法において、 上記増設用インタフェースに複数の増設外部装置が接続
    される接続盤を設け、 上記増設外部機器から割込要求があった場合に上記接続
    盤が上記割込処理手段に対して割込要求を発生し、 上記割込処理手段が上記接続盤を介して接続された増設
    外部装置からの割込要求が発生した場合に上記接続盤か
    らの割込要求であるかを判断して上記接続盤からの割込
    要求である場合には上記接続盤に対して上記接続盤に接
    続された増設外部装置に対して割込ベクタの送出を要求
    し、 上記制御盤が上記割込処理手段からの要求に対応して接
    続された増設外部機器に対して割込ベクタの送出を要求
    し、 この割込ベクタの要求に対して増設外部機器から送出さ
    れた割込ベクタを上記制御盤が上記割込処理手段に送出
    し、 上記割込処理手段が上記接続盤からの割込ベクタを受取
    りいずれの増設外部機器からの割込要求であるかを判断
    して割込処理を開始する ことを特徴とする割込ベクタ読み取り方法。
JP10492088A 1988-04-27 1988-04-27 割込ベクタ読取り方法 Expired - Fee Related JPH07120324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10492088A JPH07120324B2 (ja) 1988-04-27 1988-04-27 割込ベクタ読取り方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10492088A JPH07120324B2 (ja) 1988-04-27 1988-04-27 割込ベクタ読取り方法

Publications (2)

Publication Number Publication Date
JPH01276260A JPH01276260A (ja) 1989-11-06
JPH07120324B2 true JPH07120324B2 (ja) 1995-12-20

Family

ID=14393541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10492088A Expired - Fee Related JPH07120324B2 (ja) 1988-04-27 1988-04-27 割込ベクタ読取り方法

Country Status (1)

Country Link
JP (1) JPH07120324B2 (ja)

Also Published As

Publication number Publication date
JPH01276260A (ja) 1989-11-06

Similar Documents

Publication Publication Date Title
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
US4792896A (en) Storage controller emulator providing transparent resource sharing in a computer system
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
EP0458304A1 (en) Direct memory access transfer controller
KR980007177A (ko) 통신 제어 방법, 통신 시스템 및 이것에 쓰이는 전자기기
US4245301A (en) Information processing system
US4400775A (en) Shared system for shared information at main memory level in computer complex
CA2100700A1 (en) Multi-Media Computer Architecture
JPH09218849A (ja) デバイスのブリッジ方法及び装置
EP0306043B1 (en) Storage of input/output command timeout and acknowledge responses
JPH07120324B2 (ja) 割込ベクタ読取り方法
JP2988443B2 (ja) データ転送方式
JP3051533B2 (ja) 多重伝送方法及び多重伝送装置
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
US5398233A (en) Method of resetting coupled modules and system using the method
JP3110024B2 (ja) メモリ制御システム
JP3105103B2 (ja) 電子制御ユニットの調整装置
JP2824890B2 (ja) Scsiプロトコル制御装置
JPH05289987A (ja) バス権調停回路
KR940004578B1 (ko) 슬레이브 보드 제어장치
EP0626647A1 (en) Copying apparatus for carrying out a copying operation between an active processing system and a stand-by one
JP2860733B2 (ja) バス接続装置
JP2998439B2 (ja) 回線制御装置
JP2747258B2 (ja) ライトバッファのビジー制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees