JPH07120695B2 - 半導体集積回路の検査装置および検査方法 - Google Patents
半導体集積回路の検査装置および検査方法Info
- Publication number
- JPH07120695B2 JPH07120695B2 JP1213849A JP21384989A JPH07120695B2 JP H07120695 B2 JPH07120695 B2 JP H07120695B2 JP 1213849 A JP1213849 A JP 1213849A JP 21384989 A JP21384989 A JP 21384989A JP H07120695 B2 JPH07120695 B2 JP H07120695B2
- Authority
- JP
- Japan
- Prior art keywords
- chips
- chip
- inspection machine
- inspection
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007689 inspection Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 23
- 239000000523 sample Substances 0.000 claims description 15
- 230000002950 deficient Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路のウエハ段階で複数チップを同
時に並列して検査する検査装置および検査方法に関する
ものである。
時に並列して検査する検査装置および検査方法に関する
ものである。
従来の技術 半導体集積回路は、年々、集積度が増大し、この機能検
査に長時間が必要となってきている。また機能も複雑な
ものとなり、機能検査を行う検査機も高価になってきて
いる。このため、半導体集積回路の機能検査に要するコ
ストは、年々増大してきている。このような検査コスト
を下げる方法に、複数デバイスを１つのデバイスとみた
て、検査機で発生した種々の検査条件を複数デバイスに
同時に印加して検査する同時並列検査技術がある。
査に長時間が必要となってきている。また機能も複雑な
ものとなり、機能検査を行う検査機も高価になってきて
いる。このため、半導体集積回路の機能検査に要するコ
ストは、年々増大してきている。このような検査コスト
を下げる方法に、複数デバイスを１つのデバイスとみた
て、検査機で発生した種々の検査条件を複数デバイスに
同時に印加して検査する同時並列検査技術がある。
第２図はこのような従来の検査機を用いた検査方法を示
すものである。第２図において、ウエハ８上の半導体集
積回路チップ１とチップ２の電極上に同時に、プローブ
を立て、チップ１の電極上に立てられたプローブは検査
機の電圧源３と接続され、チップ２の電極上に立てられ
たプローブは検査機の電源源４と接続され、チップ1,2
の良接地電極は、検査機の接地点５に接続される。検査
機の電圧源３と電圧源４からチップ1,2に対し同時に電
圧を印加し、２つのチップの電流を同時に測定すること
ができる。
すものである。第２図において、ウエハ８上の半導体集
積回路チップ１とチップ２の電極上に同時に、プローブ
を立て、チップ１の電極上に立てられたプローブは検査
機の電圧源３と接続され、チップ２の電極上に立てられ
たプローブは検査機の電源源４と接続され、チップ1,2
の良接地電極は、検査機の接地点５に接続される。検査
機の電圧源３と電圧源４からチップ1,2に対し同時に電
圧を印加し、２つのチップの電流を同時に測定すること
ができる。
発明が解決しようとする課題 しかしながら、同時に測定するチップは必ずしもすべて
が良品チップでなく、不良チップがある場合がある。
又、電気特性を良好にするため半導体集積回路の基板電
位を、接地レベルよりも負にする基板電位発生回路6,7
が半導体集積回路チップ1,2に組込まれている。この基
板電位発生回路6,7の出力端子は、基板上の不純物拡散
層に直接コンタクトがとられており、基板に電位を印加
している。ところが、同時に測定するチップの基板電位
発生回路6,7の１つが不良で、基板電位発生回路の出力
部がチップの接地点とリークやショートしていた場合、
基板電位発生回路が正常動作しているチップも、基板が
つながっているため、基板電位を正常な電位に保つこと
が困難で、正しい機能検査ができなくなるという問題が
あった。
が良品チップでなく、不良チップがある場合がある。
又、電気特性を良好にするため半導体集積回路の基板電
位を、接地レベルよりも負にする基板電位発生回路6,7
が半導体集積回路チップ1,2に組込まれている。この基
板電位発生回路6,7の出力端子は、基板上の不純物拡散
層に直接コンタクトがとられており、基板に電位を印加
している。ところが、同時に測定するチップの基板電位
発生回路6,7の１つが不良で、基板電位発生回路の出力
部がチップの接地点とリークやショートしていた場合、
基板電位発生回路が正常動作しているチップも、基板が
つながっているため、基板電位を正常な電位に保つこと
が困難で、正しい機能検査ができなくなるという問題が
あった。
課題を解決するための手段 以上のような問題点を解決するため、本発明は、半導体
集積回路のウエハ段階での検査において、複数チップに
同時にプローブを立て、前記複数チップの接地端子に立
てられたプローブと検査機の接地点との間にそれぞれ電
気的接続を切りはなしができるリレー等のスイッチを入
れた検査機を用いて同時並列検査を行うようにしたもの
である。
集積回路のウエハ段階での検査において、複数チップに
同時にプローブを立て、前記複数チップの接地端子に立
てられたプローブと検査機の接地点との間にそれぞれ電
気的接続を切りはなしができるリレー等のスイッチを入
れた検査機を用いて同時並列検査を行うようにしたもの
である。
作用 上記構成により、基板電位発生回路の出力部と接地点と
がチップ内でショートしている不良チップが同時並列検
査時に含まれていても、不良チップの接地点を検査機の
接地点から切りはなすことによって基板電位を正常に基
板に印加することが可能となる。
がチップ内でショートしている不良チップが同時並列検
査時に含まれていても、不良チップの接地点を検査機の
接地点から切りはなすことによって基板電位を正常に基
板に印加することが可能となる。
実施例 本発明の一実施例を第１図を用いて説明する。第１図に
おいて、ウエハ10上の半導体集積回路チップ11と、チッ
プ12の電極に、同時に、プローブを立てる。チップ11の
電極上に立てられたプローブは検査機の電圧源13と接続
され、チップ12の電極上に立てられたプローブは検査機
の電圧源14と接続されている。チップ11の接地電極上に
立てられたプローブと検査機の接地点15との間にリレー
18が接続されており、チップ12の接地電極上に立てられ
たプローブと検査機の接地点15との間にリレー19が接続
された検査機にしてある。チップ11とチップ12の同時並
列検査時には、リレー18,19は閉じられている。チップ1
1とチップ12には、それぞれ基板電位発生回路16,17があ
り、同時並列検査をする前にチップ単独での基板電位発
生回路の検査をする。つまり、リレー19を開放してチッ
プ11の基板電位発生回路16を検査し、次にリレー18を開
放し、リレー19を閉じて、チップ12の基板電位発生回路
17を検査する。チップ11,チップ12の両方の基板電位発
生回路16,17が良好な時、この後、リレー18,19を閉じて
続けてチップ11とチップ12の同時並列の種々の特性検査
ができる。ここでチップ12の基板電位発生回路17が不良
であった場合、チップ11の基板電位に悪影響を与えない
ように、リレー19を開放して、チップ12の接地電極を検
査機から切りはなすことが可能となり、続けてチップ11
は正確に種々の特性検査をすることができる。
おいて、ウエハ10上の半導体集積回路チップ11と、チッ
プ12の電極に、同時に、プローブを立てる。チップ11の
電極上に立てられたプローブは検査機の電圧源13と接続
され、チップ12の電極上に立てられたプローブは検査機
の電圧源14と接続されている。チップ11の接地電極上に
立てられたプローブと検査機の接地点15との間にリレー
18が接続されており、チップ12の接地電極上に立てられ
たプローブと検査機の接地点15との間にリレー19が接続
された検査機にしてある。チップ11とチップ12の同時並
列検査時には、リレー18,19は閉じられている。チップ1
1とチップ12には、それぞれ基板電位発生回路16,17があ
り、同時並列検査をする前にチップ単独での基板電位発
生回路の検査をする。つまり、リレー19を開放してチッ
プ11の基板電位発生回路16を検査し、次にリレー18を開
放し、リレー19を閉じて、チップ12の基板電位発生回路
17を検査する。チップ11,チップ12の両方の基板電位発
生回路16,17が良好な時、この後、リレー18,19を閉じて
続けてチップ11とチップ12の同時並列の種々の特性検査
ができる。ここでチップ12の基板電位発生回路17が不良
であった場合、チップ11の基板電位に悪影響を与えない
ように、リレー19を開放して、チップ12の接地電極を検
査機から切りはなすことが可能となり、続けてチップ11
は正確に種々の特性検査をすることができる。
発明の効果 以上のように本発明によれば、ウエハ上で隣接するチッ
プが不良であっても、複数チップの正確な同時並列検査
を実施することが可能となる。
プが不良であっても、複数チップの正確な同時並列検査
を実施することが可能となる。
第１図は本発明の一実施例を説明する概略図、第２図は
従来例を説明するための概略図である。 1,2,11,12……半導体集積回路チップ、8,10……ウエ
ハ、3,4,13,14……検査機の電圧源、5,15……検査機の
接地点、6,7,16,17……基板電位発生回路、18,19……リ
レー。
従来例を説明するための概略図である。 1,2,11,12……半導体集積回路チップ、8,10……ウエ
ハ、3,4,13,14……検査機の電圧源、5,15……検査機の
接地点、6,7,16,17……基板電位発生回路、18,19……リ
レー。
Claims (2)
- 【請求項１】ウエハ上に構成された複数チップの各被検
査電極に同時に立てられた複数のプローブに検査機の電
圧源をそれぞれ接続するとともに、前記複数チップの各
接地電極に立てられた複数のプローブと前記検査機の接
地点の間にそれぞれ電気的接続の切りはなしができる複
数のスイッチを挿入したことを特徴とする半導体集積回
路の検査装置。 - 【請求項２】ウエハ上に構成された複数チップの各被検
査電極に同時に立てられた複数のプローブに検査機の電
圧源をそれぞれ接続するとともに、前記複数チップの各
接地電極に立てられた複数のプローブと前記検査機の接
地点の間にそれぞれ電気的接続の切りはなしができる複
数のスイッチを挿入した検査機を用い、まず前記複数の
スイッチを順次１つずつ閉じて各チップ単独でそれぞれ
のチップ上に組込まれた基板電位発生回路の良，不良を
検査し、前記複数チップのすべての基板電位発生回路が
良品の場合は、その後前記複数のスイッチをすべて閉
じ、前記複数チップの各被検査電極に前記電圧源からの
電圧を同時に印加して前記複数チップを同時並列検査
し、いずれかのチップの基板電位発生回路が不良の場合
は、不良チップに対応する前記スイッチのみを開き、そ
れ以外のスイッチを閉じて良品チップのみを同時並列検
査することを特徴とする半導体集積回路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213849A JPH07120695B2 (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路の検査装置および検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213849A JPH07120695B2 (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路の検査装置および検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377342A JPH0377342A (ja) | 1991-04-02 |
| JPH07120695B2 true JPH07120695B2 (ja) | 1995-12-20 |
Family
ID=16646036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213849A Expired - Lifetime JPH07120695B2 (ja) | 1989-08-18 | 1989-08-18 | 半導体集積回路の検査装置および検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120695B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128938A (en) * | 1981-02-04 | 1982-08-10 | Yamagata Nippon Denki Kk | Device for measuring characteristic of semiconductor |
| JPS6118144A (ja) * | 1984-07-04 | 1986-01-27 | Mitsubishi Electric Corp | 半導体デバイス測定装置 |
-
1989
- 1989-08-18 JP JP1213849A patent/JPH07120695B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377342A (ja) | 1991-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100432687C (zh) | 检验方法及检验装置 | |
| CN115236483B (zh) | 一种测试设备、失效分析方法和测试系统 | |
| JP2005005331A (ja) | 検査方法及び検査装置 | |
| JPH0285772A (ja) | 半導体素子の検査方法及び装置 | |
| JPH07120695B2 (ja) | 半導体集積回路の検査装置および検査方法 | |
| JPS6348185B2 (ja) | ||
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| US7535243B2 (en) | Method and program for controlling an apparatus for measurement of characteristics of a semiconductor device under test | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| Zulkifli et al. | Defect Finding for Power-Related Failure Due to Internal Circuitry Issue | |
| CN223229702U (zh) | 一种用于电性检测的测试结构和集成电路 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JP2003232833A (ja) | テスト方法 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH07321174A (ja) | 半導体検査装置 | |
| Kodali et al. | Application of EBAC on Small Nets | |
| KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| Alag et al. | Utilizing Voltage Sensing as an Aid in Static Fault Isolation | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPS587573A (ja) | Ｉｃ試験方法 | |
| JP2004170126A (ja) | ノード論理固定回路およびｉｄｄｑ試験方法 | |
| Kodali et al. | Gate leakage characterization and fail mode analysis on 20 nm technology Parametric Test Structures | |
| CN118655437A (zh) | 一种适用于晶圆测试的高压开关矩阵及晶圆测试系统 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 14 |