JPH07120730B2 - 電子部品を搭載した樹脂基板 - Google Patents

電子部品を搭載した樹脂基板

Info

Publication number
JPH07120730B2
JPH07120730B2 JP61004656A JP465686A JPH07120730B2 JP H07120730 B2 JPH07120730 B2 JP H07120730B2 JP 61004656 A JP61004656 A JP 61004656A JP 465686 A JP465686 A JP 465686A JP H07120730 B2 JPH07120730 B2 JP H07120730B2
Authority
JP
Japan
Prior art keywords
recess
electronic component
resin substrate
substrate
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61004656A
Other languages
English (en)
Other versions
JPS62163347A (ja
Inventor
一 矢津
勝美 馬渕
Original Assignee
イビデン 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン 株式会社 filed Critical イビデン 株式会社
Priority to JP61004656A priority Critical patent/JPH07120730B2/ja
Publication of JPS62163347A publication Critical patent/JPS62163347A/ja
Publication of JPH07120730B2 publication Critical patent/JPH07120730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子部品を搭載した樹脂基板に関し、時計、
カメラ等の内層基板、チップキャリア、ピングリッドア
レイ等に利用される。
〔従来の技術〕
従来、半導体素子等の電子部品を実装するに際し、回路
形成されるプリント配線基板に凹部を設け、この凹部内
に上記半導体素子を固定実装して用いることが多い。こ
のように凹部を基板に形成するのは、回路の高密度化の
要請がある場合、部品実装の高さが制限される場合、高
密度薄型基板や極めて限定された部分に多数の接続導体
を形成しなければならない場合、半導体素子を基板とと
もにパッケージ化しなければならない場合等、種々な場
合に該凹部を有効に利用することができるからである。
しかし、この凹部にあっては、その形成がザグリ加工
(回転しているバイト等のその回転軸に直交する方向に
移動させることにより行う切削加工)によりミーリング
加工することと、その後の各種処理を施すこと等によっ
て、この凹部の断面形状が通常、第6図及び第7図に示
したようになっている。尚、ここでいう各種の処理と
は、凹部形成後の基板に回路を形成するためのメッキや
溶剤洗浄等の種々な液処理、更にその後の種々な熱処理
等がある。
第6図に示す凹部30は、ザグリ加工におけるメッキ工程
等の液処理がなされたものであって、凹部30の開口縁31
から交差している。これに対して、第7図に示す凹部30
にあっては、ザグリ加工後メッキ工程等による液処理、
多層構造とするための熱処理等の工程が付加された後の
状態のものを示しており、この凹部30にあっては、各種
の処理によって基板を構成している基材自体の膨潤又は
熱収縮による基材内部の応力差によって、凹部30の開口
縁31から底面32に至る側面34と底面32とが鋭角で交差し
ている。
〔発明が解決しようとする課題〕
いずれにしても、従来の基板に形成された凹部の断面形
状が上述のような形状、即ち、凹部30の開口縁31から垂
直に下した面33と底面32とが直角に交差しているか、又
は凹部30と開口縁31から底面32に至る側面34と底面32と
が鋭角で交差していると、次のような問題が発生する可
能性が高い。つまり、その交差部分において内部応力が
集中し易く、この交差部分を起点とするワレや亀裂が該
プリント配線基板の基材内部に発生し易くなる。
また、この凹部30に金属被膜からなる導体層を別途形成
しようとする場合には、この導体層の形成はメッキによ
って行われることが多いので、このようなメッキ作業に
おいて凹部30の底面32部分に、断面形状か直角若しくは
鋭角の交差部分があれば、この部分にメッキ液やメッキ
処理液が残留しし易くなる。更に、この交差部分におい
ては、メッキの電流密度が低くなることから、形成され
たメッキ層は部分的に薄くなる。従って、このメッキ層
は、該凹部30との密着性に劣ってメッキ層自身の強度が
弱くなり、基材から剥離したり、破断したりしてしまう
という問題が発生し得る。
このため、例えば、特公昭49-47978号公報にて、第8図
に示すように、「第1面35と、この第1面35に設けられ
た有底形の窪みの底に形成された第2面36と、この第1
面35に鈍角をもって交わるように連続する上記窪みの周
壁面37とを有する絶縁物のパッケージ基板」が提案され
ている。この基板によれば、第1面35に鈍角をもって交
わる周壁面37上に配線部材38を断線の危険性を回避して
形成することができるだけでなく、この配線部材38と第
2面36上に実装した半導体素子14とのボンデイングワイ
ヤ39による電気的接続を容易に行えるものである。
しかし、この第8図に示す従来のパッケージ基板におい
ては、周壁面37を第1面35に鈍角をもって交わるように
連続するものとして形成されているので、第1面35上の
有効面積が小さくなって、この第1面35上における配線
の自由度が大きく制限されることになる。また、周壁面
37には配線部材38が形成されるが、このような傾斜面上
にエッチングレジストあるいはメッキレジストを正確に
形成することは、実際上は非常に困難な作業である。ま
して、このような傾斜状態の周壁面37を有した絶縁基材
を、一般に市販されている板状の積層板から形成するこ
とは、非常に困難であるため、例えばこの傾斜している
周壁面37に対応した専用の型等を予め用意しなければな
らず、パッケージ基板のコストが非常に高くなる。
本発明は、上記問題点を克服するものであり、凹部近傍
のワレ、亀裂及びメッキの剥がれが生じにくく、搭載さ
れる電子部品の吸湿を防止し、基板上の有効面積を増大
させ、短距離にて電子部品と配線部材とを接続でき、且
つ容易に製造される凹部を有する、電子部品を搭載した
樹脂基板を提供するものである。
〔課題を解決するための手段〕
本発明の電子部品を搭載した樹脂基板は、電子部品搭載
用凹部を有する樹脂基板と、該樹脂基板の上面に形成さ
れた配線部材と、該樹脂基板の該凹部内に収納される電
子部品と、該電子部品と上記配線部材とを電気的に接続
する接続細線と、上記電子部品を上記凹部内に密封する
ための密封部材と、を備える、電子部品を搭載した樹脂
基板において、 上記凹部は、該凹部の開口縁より垂直に下した垂下面
と、平面的な底面と、該垂下面と該底面との延長面との
交差部分から上記凹部の内部空間の中心方向に向けて出
る突出部の表面を構成する傾斜面と、からなり、上記突
出部の縦断面が3角形であり、上記凹部はザグリ加工に
よって形成され、更にその内周全面は金属メッキ被膜に
覆われており、上記樹脂基板の上面は平滑面であり、上
記接続細線は該平滑面上に形成された配線基板と電子部
品とを接続していることを特徴とする。
〔作用〕
本発明においては、凹部の開口縁より垂直な垂下面を有
し、突出部は、この垂下面と底面との延長面との交差部
分から凹部の内部空間の中心方向に向けて出るとともに
凹部内に露出する平面(傾斜面)を有し、その縦断面は
3角形である。従って、基板の上面の有効面積が大きく
なり、そのため、配線部材の配線の自由度が大きくな
る。更に、この突出部近傍が補強され、この部分に例え
応力が集中したとしても、この応力は分散され、更に、
この部分にメッキ液やメッキ前処理液が残留することが
なくなり、またメッキの電流密度が低くなることはな
く、所定厚さのメッキ層を形成することが可能となる。
また、凹部はザグリ加工により形成されるので、容易に
且つ安価に形成できるとともに、一般に市販されている
板状の積層板を利用できる。
更に、本発明における配線部材は基板上面に形成されて
いるので、この接続配線は凹部上に突出することとな
る。従って、この凹部の深さを小さくできる。
本発明では、その凹部内壁面の全面(即ち周壁面及び底
面)に金属メッキ被膜が形成されている。この被膜は、
主として電子部品が吸湿することを防止するためのもの
であり、これにより凹部内に配置された電子部品が、樹
脂基板を介して吸湿する不具合を防止できる。
〔実施例〕
次に、本発明を、図面に示した具体例に従ってより詳細
に説明する。
第1図は、本発明に係る電子部品(半導体素子)搭載用
基板11を採用して形成した、電子部品を搭載したピング
リッドアレイ10Aの縦断面図である。
この電子部品搭載用基板(以下、単に「搭載用基板」と
いう。)11の凹部12内には、第2図に示すように、搭載
用基板11と一体的な突出部20が凹部12の中心部分に向け
て出されているのである。この突出部20は、凹部内に露
出する面が平面(傾斜面)であり且つ縦断面が3角形で
ある。
尚、このピングリッドアレイ10Aは、以下のようにして
作製される。即ち、まず、搭載用基板11の凹部12内に、
半導体素子14を固定支持する。その後、この半導体素子
14と搭載用基板11上に形成した導体回路とを、ボンディ
ングワイヤ14aによってそれぞれ接続する。次いで、こ
の半導体素子14の上部を、搭載用基板11に接着したメタ
ルキャップ15によって覆蓋した。また、この電子部品搭
載用ピングリッドアレイ10Aにあっては、その搭載用基
板11に形成した各スルーホール内に、導体ピン16の頭部
を強制嵌合することによって、その名の通りのピングリ
ッドアレイとしたものである。
この搭載用基板11に形成した突出部20は、搭載用基板11
に対して次のような関係にある。即ち、第2図に示すよ
うに、凹部12の底面13周辺に、凹部12の開口縁12aより
垂直に下した面(垂下面)21と、凹部12の底面13の延長
面22との交差部分23から、凹部12の内部空間の中心方向
に向けて出される突出部20を形成したのである。
この関係をより詳細に図示したのが、第5図である。こ
の第5図から明らかなように、凹部12の開口縁12aから
垂下面21と、底面13の延長面22との交差部分23を中心に
見ると、突出部20は少なくとも凹部12の内部空間の中心
方向に向けて出されていることになるのである。これに
よって、この凹部12の底面13近傍においては、直角部分
あるいは鋭角部分が全く存在しない。
この突出部20は、以上のように凹部12の底面13近傍にお
いて直角部分あるいは鋭角部分の存在を無くすためのも
のである。この凹部12は、凹部12の開口縁12aより垂直
に下した垂下面21と、凹部12の平面的な底面13と、該垂
下面と該底面との延長面との交差部分から凹部12の内部
空間の中心(方向)に向けて出されている傾斜面と、か
らなる。以上より、突出部20が凹部12内に突出すること
になり、このように形成することは容易であり、例えば
凹部12内にメッキ層を形成した場合に、このメッキ層の
強度が強くなる。
このような条件を満足するためには、第2図及び第5図
に示すように、突出部20の凹部12内に露出する面を平面
(傾斜面)として形成する。尚、上記直角部分或いは鋭
角部分をなくす方法としては、第3図(参考図)に示す
ように、凹部12の中心部に向けて凹となる球面として形
成することも考えられる。しかし、この場合には、垂下
面と底面との交差部分の強度が、十分とは言えない。
以上のような条件の突出部20を形成するには、突出部20
の凹部12内に露出する面に対応する切削面を有する回転
刃(バイト)によってザグリ加工をする。搭載用基板11
の材質としてはガラスエポキシ樹脂、ガラスポリイミド
樹脂又はガラストリアジン樹脂からなる基材を使用し
た。これは樹脂であるので、ザグリ加工をするためにも
好都合である。
また、突出部20の凹部12内に露出する面及び他の面(即
ち凹部の全内周面)は、金属メッキ被膜で覆われてい
る。このようにするのは、凹部12内面に金属被膜を設け
ることにより基材内部を通じての湿気の侵入を防止して
封止信頼性を向上させるとともに、金属被膜自身を接地
導体用の導体回路として採用し、またこの被膜を外部リ
ードと接続させるように設計配線して半導体素子より発
生する熱をこの被膜により速やかに外部へ放散させる効
果を持たせるためである。
本実施例で用いた電子部品を搭載した基板において、そ
れに用いた搭載用基板に形成された凹部内には、所定の
突出部を有するので、凹部近傍においてワレや亀裂が生
じにくいし、凹部の内面に形成した導体層が容易に剥離
等の現象も生じにくい。また、ザグリ加工により所定の
凹部を形成するとともに、基板用の絶縁基材として一般
に市販されている板状の積層板を利用したので、最も簡
便で効果的な方法によって、且つ安価に形成することが
できた。
更に、凹部の内周面全面にメッキ被膜が形成されている
ので、メタルキャップを被覆固定した後においては、樹
脂基板を介して湿気が凹部に進入することもない。従っ
て、電子部品の信頼性及び寿命を高めることができる。
また、凹部は垂下面を有するので、搭載用基板11上の有
効面積を大きくすることができ、その上における配線の
自由度を大きくすることができた。しかも、半導体素子
の表面と搭載用基板の表面とが略同じ高さであり、至近
距離にあるので、この半導体素子と配線部材とをボンデ
イングワイヤにて接続するのに大変便利である。
尚、本発明においては、前記具体的実施例に示すものに
限られず、目的、用途に応じて本発明の範囲内で種々変
更した実施例とすることができる。即ち、第4図(凹部
の内周面を被覆する金属被膜は省略されている。)は、
第1図に示した電子部品搭載用ピングリッドアレイ10A
とはタイプの異なるチップキャリアパッケージ10Bに、
本発明を実施した状態を示す縦断面図である。このチッ
プキャリアパッケージ10Bにおいても、凹部12の底面13
周辺に、凹部12の開口縁12aより垂下面21と、凹部12の
底面13の延長面22との交差部分23から、凹部12の内部空
間の中心方向に向けて出される突出部20が形成されてい
る。尚、このチップキャリアパッケージ10Bにおいて
は、凹部12内に接地固定した電子部品14の周囲に封止樹
脂17を滴下して、この封止樹脂17が周囲に流れ出ないよ
うにするために、電子部品搭載用基板11の上面に樹脂封
止枠18が固定してある。
〔発明の効果〕
本発明の電子部品を搭載した樹脂基板は、凹部近傍のワ
レ、亀裂及びメッキの剥がれが生じにくく、電子部品の
吸湿を防止し、基板上の有効面積を増大させて配線部材
の配線の自由度を高めることができ、電子部品と配線部
材との接続が容易にでき、且つ容易に製造される凹部を
有するものである。
【図面の簡単な説明】
第1図は実施例における電子部品を搭載したピングリッ
ドアレイの縦断面図、第2図は本発明に係る電子部品搭
載用基板を示す縦断面図、第3図は参考例としての搭載
用基板を示す縦断面図、第4図は本発明を実施したチッ
プキャリアパッケージの縦断面図、第5図は第2図に示
す突出部の要部拡大縦断面図、第6図は従来の電子部品
搭載用基板を示す縦断面図、第7図は第6図に示す基板
に後処理としての加熱処理等を行った後の状態を示す縦
断面図、第8図は従来の他の電子部品を搭載した基板を
示す縦断面図である。 〔符号の説明〕 10a;電子部品搭載用ピングリッドアレイ、10B;チップキ
ャリアパッケージ、11;電子部品搭載用基板、12;凹部、
12a;開口縁、13;底面、14;半導体素子、20;突出部、21;
垂直に下した面、22;底面の延長面、23;交差部分。
フロントページの続き (56)参考文献 特開 昭59−67686(JP,A) 特開 昭49−47978(JP,A) (社)金属表面技術協会監修,「電気め っきガイド’83」,昭和58年4月1日,全 国鍍金工業組合連合会発光,第30〜31頁 英一太著,「プラスチックメタライジン グ」,1985年11月15日,株式会社シーエム シー発行,第7〜14頁 大島啓治外2名編,「熱硬化性樹脂の圧 縮成形/トランスファ成形」,昭和41年11 月15日,株式会社プラスチック・エージ発 行,第163〜171頁

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】電子部品搭載用凹部を有する樹脂基板と、
    該樹脂基板の上面に形成された配線部材と、該樹脂基板
    の該凹部内に収納される電子部品と、該電子部品と上記
    配線部材とを電気的に接続する接続細線と、上記電子部
    品を上記凹部内に密封するための密封部材と、を備え
    る、電子部品を搭載した樹脂基板において、 上記凹部は、該凹部の開口縁より垂直に下した垂下面
    と、平面的な底面と、該垂下面と該底面との延長面との
    交差部分から上記凹部の内部空間の中心方向に向けて出
    る突出部の表面を構成する傾斜面と、からなり、上記突
    出部の縦断面が3角形であり、上記凹部はザグリ加工に
    よって形成され、更にその内周全面は金属メッキ被膜に
    覆われており、 上記樹脂基板の上面は平滑面であり、上記接続細線は該
    平滑面上に形成された配線基板と電子部品とを接続して
    いることを特徴とする電子部品を搭載した樹脂基板。
JP61004656A 1986-01-13 1986-01-13 電子部品を搭載した樹脂基板 Expired - Lifetime JPH07120730B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61004656A JPH07120730B2 (ja) 1986-01-13 1986-01-13 電子部品を搭載した樹脂基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61004656A JPH07120730B2 (ja) 1986-01-13 1986-01-13 電子部品を搭載した樹脂基板

Publications (2)

Publication Number Publication Date
JPS62163347A JPS62163347A (ja) 1987-07-20
JPH07120730B2 true JPH07120730B2 (ja) 1995-12-20

Family

ID=11589984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61004656A Expired - Lifetime JPH07120730B2 (ja) 1986-01-13 1986-01-13 電子部品を搭載した樹脂基板

Country Status (1)

Country Link
JP (1) JPH07120730B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9052551B2 (en) 1999-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505359Y2 (ja) * 1989-10-13 1996-07-31 住友ベークライト株式会社 半導体搭載用基板
JP3374732B2 (ja) * 1997-11-17 2003-02-10 三菱電機株式会社 半導体素子モジュールおよび半導体装置
US7859172B2 (en) 2007-06-19 2010-12-28 Epson Toyocom Corporation Piezoelectric resonator, manufacturing method thereof and lid for piezoelectric resonator
JP5112005B2 (ja) * 2007-10-25 2013-01-09 日本特殊陶業株式会社 板状部品内蔵配線基板及びその製造方法
US8384272B2 (en) 2008-01-30 2013-02-26 Kyocera Corporation Acoustic wave device and method for production of same
KR102888075B1 (ko) 2020-09-18 2025-11-19 엘지이노텍 주식회사 회로기판, 패키지 기판 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947978A (ja) * 1972-09-08 1974-05-09

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
(社)金属表面技術協会監修,「電気めっきガイド’83」,昭和58年4月1日,全国鍍金工業組合連合会発光,第30〜31頁
大島啓治外2名編,「熱硬化性樹脂の圧縮成形/トランスファ成形」,昭和41年11月15日,株式会社プラスチック・エージ発行,第163〜171頁
英一太著,「プラスチックメタライジング」,1985年11月15日,株式会社シーエムシー発行,第7〜14頁

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9052551B2 (en) 1999-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9069215B2 (en) 1999-07-06 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9395584B2 (en) 1999-07-06 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JPS62163347A (ja) 1987-07-20

Similar Documents

Publication Publication Date Title
KR960005042B1 (ko) 반도체 펙케지
EP0197148A1 (en) Printed-circuit board for mounting electronic element and method of manufacture thereof
JP3311914B2 (ja) チップ型発光ダイオード
JPWO1998018161A1 (ja) 半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープ
EP1911092B1 (en) Integrated circuit packaging
US5124884A (en) Electronic part mounting board and method of manufacturing the same
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
JPH07120730B2 (ja) 電子部品を搭載した樹脂基板
JP2784522B2 (ja) 電子部品搭載用基板及びその製造法
JPH01179334A (ja) 半導体素子の実装方法
KR100326834B1 (ko) 와이어본딩반도체장치및반도체패키지
JPH01261849A (ja) 半導体装置の製造方法
US6207354B1 (en) Method of making an organic chip carrier package
US6101098A (en) Structure and method for mounting an electric part
JPH0334909Y2 (ja)
JPH085559Y2 (ja) プリント基板
JP2692478B2 (ja) リードレス・チップ・キャリア
JP2784209B2 (ja) 半導体装置
JPH06224369A (ja) 半導体装置
JP3000976B2 (ja) 有機基板を用いた半導体装置
KR950003074Y1 (ko) 트랜지스터(tr)의 알루미늄 와이어 본드패드(bond pad) 구조
JP2734665B2 (ja) 半導体装置
KR950003904B1 (ko) 반도체 패키지
JPH05343559A (ja) 半導体装置用パッケージ
JP2504262Y2 (ja) 半導体モジュ―ル

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term