JPH01261849A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01261849A
JPH01261849A JP63090856A JP9085688A JPH01261849A JP H01261849 A JPH01261849 A JP H01261849A JP 63090856 A JP63090856 A JP 63090856A JP 9085688 A JP9085688 A JP 9085688A JP H01261849 A JPH01261849 A JP H01261849A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
wiring pattern
stem
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63090856A
Other languages
English (en)
Other versions
JPH079953B2 (ja
Inventor
Junichi Ono
淳一 大野
Masamichi Shindo
進藤　政道
Koichi Fukazawa
深沢　浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63090856A priority Critical patent/JPH079953B2/ja
Priority to KR1019890004890A priority patent/KR920005315B1/ko
Priority to EP19890106568 priority patent/EP0337448A3/en
Publication of JPH01261849A publication Critical patent/JPH01261849A/ja
Priority to US07/648,311 priority patent/US5093282A/en
Publication of JPH079953B2 publication Critical patent/JPH079953B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Paper (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、特にＬＳＩのように端子数が多ピンの半導体
装置で、プリント基板等の配線基板の上に配線パターン
を形成し、この配線基板をステムの上面に重合させると
ともに、この周囲及び上方を金属製シェルで覆った半導
体装置の改良に関する。
（従来の技術） ピン挿入型半導体パッケージとしては、その代表がＤＩ
Ｐ　（デュアル・インライン・パッケージ）であるが、
このＤＩＰではピン数に限度があり、せいぜい６０ピン
程度が現実的で、これ以上は一般に実現不可能であった
。これ以上の多ビンに対応するためには、パッケージの
下面から剣山状に多数のビンを突出させた、ビン挿入型
のＰＧＡ（ピン・グリッド・アレイ）が−船釣に用いら
れていた。
このＰＧＡには、セラミック基板にメタライズを施し、
多層に積層して構成した、いわゆるセラミック形ＰＧＡ
や、このセラミック形ＰＧＡの価格の低減を図るために
、この基板部分の配線をプリント基板に置換えた、いわ
ゆるプラスチツブ形ＰＧＡがあった。
しかしながら、上記セラミック形ＰＧＡは、−般にかな
り高価となってしまい、またプラスチツブ形ＰＧＡでは
、半導体チップやプリント基板等の配線基板の完全な気
密封止が一般に困難で、セラミック形ＰＧＡに比較する
と信頼性に劣るといった種々の問題点があった。
そこで出願人は、上記セラミック形ＰＧＡやプラスチツ
ブ形ＰＧＡの有する欠点を解消するため、特願昭６１−
２８０２２５号として、第６図乃至第８図に示す半導体
装置を提案した。
即ち、金属製のステム１のほぼ中央に放熱部材２を配置
し、この放熱部材２の上面に半導体チップ３をマウント
するとともに、この半導体チップ３の周囲において、上
面に中央部の起端から放射状に外方に延びる所定形状の
配線パターン４を形成したプリント基板等の配線基板５
を上記ステム１の上面に重合させ、この配線パターン４
の中央部の起端と半導体チップ３のポンディングパッド
とをアルミニウム等のボンディングワイヤ６で電気的に
接続する。そして、上記ステム１及び配線基板５の両者
を重合した際に互いに連通ずる位置に夫々穿設した透孔
１ａ及び５ａ内にリードピン７の上端を挿通させ、この
ステム１の透孔１ａとリードピン７との間にガラス等の
絶縁部材８を介在させるとともに、配線基板５の上面に
おいて、半田等の接合部材９を介して、上記配線パター
ン４とリードピン７とを電気的に接続してこのり−ドビ
ン７を配線基板５に接合させ、更に上記半導体チップ２
の上方と配線基板５の上方及びこの周囲を金属製シェル
１０で覆って、これらを気密封止したものである。
この半導体装置の場合、第１０図に詳細に示すように、
上記配線基板５の上面に形成した配線パターン４の外部
終端は、配線基板５の外周端面まで延びていた。
これは、配線基板５の配線パターン４を銅により形成し
た場合で、この起端にアルミニウム等のボンディングワ
イヤ６を接続するためには、この配線パターン４の起端
に金メツキ処理を施して、このボンディングワイヤ６と
の接合の安定性を図る必要があるためである。
即ち、第９図に示すように、全ての配線パターン５の外
部終端を−回り大きくした配線基板５の周囲にパターニ
ング配線層１１まで引き出し、この配線層１１を介して
全ての配線パターン４を電気的に導通させ電気的にショ
ートさせることによって金メツキ処理を施し、このメツ
キ処理後、第１０図に示すように、配線層１１部分を切
除して配線基板５を構成する必要があった。
（発明が解決しようとする課８） しかしながら、配線基板５の外周端部と金属製シェル１
０の立上がり部内周面との距離ｔを十分大きく取れる場
合には別設問題がないが、半導体装置の小形化の要請に
より、この距離ｔをできるだけ小さくすることが望まし
く、この要請に答えるべくこの距＃【を小さくしようと
すると、製造上の問題で配線パターン４の外部終端と金
属製シェル１０の立上がり部内周面との間で接触が起き
て、配線パターン４，４間で電気的にショートシ易くな
ってしまい、この電気的なショートを確実に防止するた
めには、勢いこの距離ｔを大きくして、半導体装置全体
が大形化してしまう問題点があることが解った。
本発明は上記に鑑み、配線基板の上面に形成した配線パ
ターンの中央部の起端に金等のメツキ処理を施すことが
でき、しかも配線基板の外周端部と金属製シェルの立上
がり部内周面との距離をできるだけ小さく、即ちゼロに
しても配線パターン間で電気的ショートが発生してしま
うことがないものを提供することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 上記目的を達成するため、本発明における半導体装置は
、上面に中央部の起端から放射状に外方に延びる配線を
パターニングした配線基板の下面にステムを重合させ、
この配線基板及びステムに互いに連通するよう配置して
穿設した透孔内にリードピンの上部を挿通させ、このリ
ードピンを上記配線基板の上面において接合部材を介し
て該配線基板の配線パターンに接合するとともに、上記
配線基板の周囲及びこの上方を金属製シェルで覆った半
導体装置において、上記配線基板の上面に形成した放射
状に延びる配線パターンの外部終端を該配線基板に穿設
した上記リードピンを挿通させる透孔の上部付近までと
したものである。
（作　用） 上記のように構成した本発明によれば、配線基板の上面
に形成した中央部の起端から放射状に外方に延びる配線
パターンの外部終端は、この配線基板に穿設したリード
ピンを挿通させ穿孔の上部付近であるため、この外部終
端が配線基板の外周端面から露出してしまうことがなく
、従って配線基板の外周端部と金属製シェルの立上がり
部内周面との距離を最少、即ちゼロにしても配線パター
ン間でショートしてしまうおそれを全くなくして、半導
体装置のより小形化を図ることができる。
また、配線パターンの全ての起端を、配線基板の中央部
に設けた配線層に連通させ、この状態で配線パターンの
起端部に金等のメツキを施し、このメツキ終了後、配線
基板の中央部の配線層を打つ抜くこと等により、配線パ
ターンの起端部のメツキ処理に対処するようにすること
ができる。
（実施例） 以下、本発明の一実施例について第１図乃至第５図に基
づいて説明する。
金属製のステム１のほぼ中央には、放熱部材２が配置さ
れ、この放熱部材２の上面に半導体チップ３がマウント
されているとともに、この半導体チップ３の周囲におい
て、上面に中央部の起端から放射状に外方に延びる所定
形状の配線パターン４が形成された配線基板５が上記ス
テム１の上面に重合され、この配線パターン４の中央部
の起端と半導体チップ３のポンディングパッドとがアル
ミニウム等のボンディングワイヤ６で電気的に接続され
ている。そして、上記ステム１及び配線基板５の両者を
重合した際に互いに連通ずる位置に夫々穿設されている
透孔１ａ及び５ａ内にリードピン７の上端が挿通され、
このステム１の透孔１ａとリードピン７との間にガラス
等の絶縁部材８が介在されているとも、配線基板５の上
面において、半田等の接合部材９を介して、上記配線パ
ターン３の外部終端とリードピン７とが電気的に接続さ
れてリードピン７が配線基板５に接合され、更に上記半
導体チップ３の上方と配線基板５の上方及びこの周囲は
金属製シェル１０で覆われて、気密的に封止されている
。
上記配線基板５の上面に、中央部の起端から外方に延び
て形成した配線パターン４の外部終端は、第５図に詳細
に示すように、配線基板５に穿設した上記リードピン７
の上部を挿通させる穿孔５ａの上部付近までであり、こ
れによって、配線パターン４の外部終端が配線基板５の
外周端面に露出してしまうことが防止されている。
これにより、金属シェル１０の立上がり内周面と配線基
板５の外路端部との距１ｌｉｔｔがゼロ（１−０）であ
っても、配線パターン４．４間で電気的にショートして
しまうことがないよう構成されている。
配線基板５の配線パターン４を銅により形成した場合で
、この起端にアルミニウム等のボンディングワイヤ６を
接続するためには、この配線パターン５の起端に金メツ
キ処理を施して、このボンディングワイヤ６との接合の
安定性を図る必要があるが、この時には、第４図に示す
ように、全ての配線パターン４の起端部を配線基板５の
中央部にけバターニング配線層１１まで引き出し、この
配線層１１を介して全ての配線パターン４を電気的に導
通さて電気的にショートさせることによってこの金メツ
キ処理を施し、このメツキ処理後、第５図に示すように
、中央部の配線層１１を所定の寸法に従って打ち抜いて
取り除くことによってこれを行うようにすることができ
る。
〔発明の効果〕
本発明は上記のような構成であるので、配線パターン間
での電気的なショートを確実に防止しつつ、配線基板の
外周端部と金属製シェルの立上がり部内周面との距離を
できるだけ小さく、最終的にはゼロとして半導体装置と
しての小形化の要請に答えることができる。
しかも、配線基板の上面に形成した配線パターンの中央
部の起端に金等のメツキ処理を施すようにすることもで
きるといった効果がある。
【図面の簡単な説明】
第１図乃至第５図は本発明の一実施例を示し、第１図は
一部を切断して示す斜視図、第２図は縦断面図、第３図
は第２図の要部拡大図、第４図は配線パターンの起端に
金メツキを施す時の配線基板を示す平面図、第５図は完
成後の配線基板を示す平面図、第６図乃至第１０図は従
来例を示し、第６図は一部を切断して示す斜視図、第７
図は縦断面図、第８図は第７図の要部拡大図、第９図は
配線パターンの起端に金メツキを施す時の配線基板を示
す平面図、第１０図は完成後の配線基板を示す平面図で
ある。 １・・・ステム、３・・・半導体チップ、４・・・配線
パターン、５・・・配線基板、６・・・ボンディングワ
イヤ、７・・・リードビン、１０・・・金属製シェル、
１１・・・配線層。 出願人代理人　　佐　　藤　　−雄 鳥１　図 為２図 気３図 鳥５図 鳥６図 嶌７図 罠８図 又・５゜ 晃９図 晃１０図

Claims (1)

    【特許請求の範囲】
  1. 　上面に中央部の起端から放射状に外方に延びる配線を
    パターニングした配線基板の下面にステムを重合させ、
    この配線基板及びステムに互いに連通するよう配置して
    穿設した透孔内にリードピンの上部を挿通させ、このリ
    ードピンを上記配線基板の上面において接合部材を介し
    て該配線基板の配線パターンに接合するとともに、上記
    配線基板の周囲及びこの上方を金属製シェルで覆った半
    導体装置において、上記配線基板の上面に形成した放射
    状に延びる配線パターンの外部終端を該配線基板に穿設
    した上記リードピンを挿通させる透孔の上部付近までと
    したことを特徴とする半導体装置。
JP63090856A 1988-04-13 1988-04-13 半導体装置の製造方法 Expired - Fee Related JPH079953B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63090856A JPH079953B2 (ja) 1988-04-13 1988-04-13 半導体装置の製造方法
KR1019890004890A KR920005315B1 (ko) 1988-04-13 1989-04-13 반도체장치
EP19890106568 EP0337448A3 (en) 1988-04-13 1989-04-13 Semiconductor device having a metal stem
US07/648,311 US5093282A (en) 1988-04-13 1991-01-29 Method of making a semiconductor device having lead pins and a metal shell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63090856A JPH079953B2 (ja) 1988-04-13 1988-04-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01261849A true JPH01261849A (ja) 1989-10-18
JPH079953B2 JPH079953B2 (ja) 1995-02-01

Family

ID=14010206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63090856A Expired - Fee Related JPH079953B2 (ja) 1988-04-13 1988-04-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5093282A (ja)
EP (1) EP0337448A3 (ja)
JP (1) JPH079953B2 (ja)
KR (1) KR920005315B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5206460A (en) * 1991-07-24 1993-04-27 Yang Mu K Oscillator package
US5291375A (en) * 1991-09-30 1994-03-01 Kabushiki Kaisha Toshiba Printed circuit board and electric device configured to facilitate bonding
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
JP2850860B2 (ja) * 1996-06-24 1999-01-27 住友金属工業株式会社 電子部品の製造方法
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
US6629363B1 (en) * 1998-01-22 2003-10-07 International Business Machines Corporation Process for mechanically attaching a temporary lid to a microelectronic package
US6023841A (en) * 1998-05-06 2000-02-15 Concorso; James A. Printed circuit board fixing and mounting procedure for power devices
US6777818B2 (en) * 2001-10-24 2004-08-17 Intel Corporation Mechanical support system for a thin package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133553A (ja) * 1986-11-25 1988-06-06 Toshiba Corp 半導体パツケ−ジ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3730969A (en) * 1972-03-06 1973-05-01 Rca Corp Electronic device package
US4307934A (en) * 1978-05-08 1981-12-29 General Dynamics, Pomona Division Packaged fiber optic modules
JPS56101761A (en) * 1980-01-18 1981-08-14 Nec Corp Airtight package for integrated circuit
JPS5842259A (ja) * 1981-09-04 1983-03-11 Fujitsu Ltd 半導体パッケージの製造方法
US4514752A (en) * 1984-04-10 1985-04-30 International Business Machines Corporation Displacement compensating module
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
JPS618959A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd 半導体装置
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
JPS61296743A (ja) * 1985-06-25 1986-12-27 Matsushita Electric Works Ltd チツプキヤリア
DE3527818A1 (de) * 1985-08-02 1987-02-26 Rose Elektrotech Gmbh Gehaeuse fuer einen hybridschaltkreis
JPS6298752A (ja) * 1985-10-25 1987-05-08 Matsushita Electric Works Ltd 半導体パツケ−ジ
JPS62247554A (ja) * 1986-04-18 1987-10-28 Ibiden Co Ltd ピングリツドアレイパツケ−ジ基板
US4688152A (en) * 1986-08-11 1987-08-18 National Semiconductor Corporation Molded pin grid array package GPT
JPH0783070B2 (ja) * 1988-02-22 1995-09-06 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133553A (ja) * 1986-11-25 1988-06-06 Toshiba Corp 半導体パツケ−ジ

Also Published As

Publication number Publication date
EP0337448A2 (en) 1989-10-18
EP0337448A3 (en) 1991-05-08
US5093282A (en) 1992-03-03
JPH079953B2 (ja) 1995-02-01
KR890016661A (ko) 1989-11-29
KR920005315B1 (ko) 1992-07-02

Similar Documents

Publication Publication Date Title
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
US4763188A (en) Packaging system for multiple semiconductor devices
JP2724312B2 (ja) Ｉｃチップ・キャリアパッケージ
US5933710A (en) Method of providing electrical connection between an integrated circuit die and a printed circuit board
JPH0234184B2 (ja)
JPH06275677A (ja) 半導体装置用パッケージおよび半導体装置
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
JPH01261849A (ja) 半導体装置の製造方法
JP3660663B2 (ja) チップパッケージの製造方法
KR100326834B1 (ko) 와이어본딩반도체장치및반도체패키지
JPH06140738A (ja) リードレスチップキャリア
EP0221496A2 (en) Integrated circuit package
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH04196253A (ja) 半導体装置用パッケージ
JP2722451B2 (ja) 半導体装置
JPS5914894B2 (ja) セラミツクパツケ−ジ
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JP2946361B2 (ja) 電子部品搭載用基板
JPH10150065A (ja) チップサイズパッケージ
JPS62179794A (ja) 電気回路配線板
KR100256306B1 (ko) 적층형 멀티 칩 모듈
JPH042478Y2 (ja)
JP2000260661A (ja) チップ部品およびチップ部品実装基板
JPH11260959A (ja) 半導体パッケージ
JPH0810201Y2 (ja) 半導体装置用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees