JPH0712085B2 - 絶縁ゲート型電界効果半導体装置の作製方法 - Google Patents
絶縁ゲート型電界効果半導体装置の作製方法Info
- Publication number
- JPH0712085B2 JPH0712085B2 JP4308326A JP30832692A JPH0712085B2 JP H0712085 B2 JPH0712085 B2 JP H0712085B2 JP 4308326 A JP4308326 A JP 4308326A JP 30832692 A JP30832692 A JP 30832692A JP H0712085 B2 JPH0712085 B2 JP H0712085B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- semiconductor
- forming
- semiconductor device
- effect semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は絶縁ゲイト型電界効果
半導体装置（ＩＧＦＥＴという）のソース領域、ドレイ
ン領域を形成する方法に関する。
半導体装置（ＩＧＦＥＴという）のソース領域、ドレイ
ン領域を形成する方法に関する。
【０００２】
【従来の技術】従来、絶縁ゲイト型電界効果半導体のソ
ース領域及びドレイン領域を構成する方法として、熱拡
散法またはイオン注入法が知られていた。しかし熱拡散
法に関しては、接合の深さが０．５〜３μｍも深くなっ
てしまい、ゲート部での寄生容量の増大即ち高周波特性
が十分でないという欠点を有していた。
ース領域及びドレイン領域を構成する方法として、熱拡
散法またはイオン注入法が知られていた。しかし熱拡散
法に関しては、接合の深さが０．５〜３μｍも深くなっ
てしまい、ゲート部での寄生容量の増大即ち高周波特性
が十分でないという欠点を有していた。
【０００３】他方イオン注入法が知られている。これは
ＩＧＦＥＴのフレッシュホールトコントロールには精度
制御が可能であり、かつ低温度のため、きわめて好まし
いものであった。しかしソース、ドレインを構成させる
ための高不純物濃度であり、かつ浅い接合を構成させる
には、１バッチ２〜４時間もかかり、最適な装置がな
く、実用化にはもう一歩であった。特にかかる高温での
イオン注入用炉は、５〜７億円と高価であり、その数分
の一の価格にて高不純物濃度注入を行い得る方法、装置
が求められていた。
ＩＧＦＥＴのフレッシュホールトコントロールには精度
制御が可能であり、かつ低温度のため、きわめて好まし
いものであった。しかしソース、ドレインを構成させる
ための高不純物濃度であり、かつ浅い接合を構成させる
には、１バッチ２〜４時間もかかり、最適な装置がな
く、実用化にはもう一歩であった。特にかかる高温での
イオン注入用炉は、５〜７億円と高価であり、その数分
の一の価格にて高不純物濃度注入を行い得る方法、装置
が求められていた。
【０００４】
【０００５】本発明は、絶縁ゲイト型電界効果半導体装
置のソース領域及びドレイン領域を形成する手段とし
て、低価格すなわち高生産性を有し、しかも高不純物濃
度の領域を浅い深さで形成することのできるドーピング
方法を提供することを目的とする。
置のソース領域及びドレイン領域を形成する手段とし
て、低価格すなわち高生産性を有し、しかも高不純物濃
度の領域を浅い深さで形成することのできるドーピング
方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、 絶縁ゲイト型
電界効果半導体装置の作製方法であって、 半導体上に開
穴部を有する膜を形成する工程と、 前記半導体をプラズ
マ化された３価または５価の元素を含んだ反応性気体に
曝し、前記開穴部における半導体表面において２００Å
〜０．３μｍの深さを有するソース領域、ドレイン領域
を形成する工程と、 を有することを特徴とする絶縁ゲイ
ト型半導体装置の作製方法。 を要旨するものである。
電界効果半導体装置の作製方法であって、 半導体上に開
穴部を有する膜を形成する工程と、 前記半導体をプラズ
マ化された３価または５価の元素を含んだ反応性気体に
曝し、前記開穴部における半導体表面において２００Å
〜０．３μｍの深さを有するソース領域、ドレイン領域
を形成する工程と、 を有することを特徴とする絶縁ゲイ
ト型半導体装置の作製方法。 を要旨するものである。
【０００７】上記のように本発明は、従来の方法では成
就しなかった浅い接合を高不純物注入をプラズマ化され
た注入せんとする不純物を含んだ反応性気体雰囲気中で
のプラズマイオンインプランテイション（ＰＩＩまたは
プラズマイオン注入という）によって行なうことを特徴
とする。
就しなかった浅い接合を高不純物注入をプラズマ化され
た注入せんとする不純物を含んだ反応性気体雰囲気中で
のプラズマイオンインプランテイション（ＰＩＩまたは
プラズマイオン注入という）によって行なうことを特徴
とする。
【０００８】この発明は、ソース、ドレインを構成する
不純物領域を２００Å〜０．３μｍの接合深さ、好まし
くは８００Å〜０．２μｍの深さに形成し、その不純物
濃度を１０ １９ ｃｍ −３ 以上好ましくは５×１０ １９ 〜
１×１０ ２１ ｃｍ −３ を有する浅い接合とし、かつ高不
純物濃度の不純物領域を形成せしめることを特徴とす
る。
不純物領域を２００Å〜０．３μｍの接合深さ、好まし
くは８００Å〜０．２μｍの深さに形成し、その不純物
濃度を１０ １９ ｃｍ −３ 以上好ましくは５×１０ １９ 〜
１×１０ ２１ ｃｍ −３ を有する浅い接合とし、かつ高不
純物濃度の不純物領域を形成せしめることを特徴とす
る。
【０００９】
【実施例】以下に図面に従って本発明を利用した絶縁ゲ
イト型電界効果半導体装置の作製の一例を示す。第１図
は本発明に用いられたＩＧＦＥＴの製造工程を示す。 図
面において、まず半導体基板（１）に対し選択酸化技術
により埋置してフィールド絶縁物（２）を０．５〜２μ
ｍの厚さに形成した。さらに第１図（Ｂ）に示される如
く、ゲイト絶縁物（４）を１００〜５００Åの厚さに酸
化珪素、窒化珪素またはこれらの多層膜により形成し、
さらにコンタクト用穴（５）をフォトエッチング法によ
り作製した。さらにプラズマＣＶＤ法により、半導体ま
たは導体（６）を形成した。（６）として半導体を形成
する場合は、プラズマＣＶＤ法を用いた。即ち、１００
％シランを反応炉内に導入し、２００〜３００℃の温度
の加熱し、圧力を０．０５〜０．２ｔｏｒｒ例えば０．
１ｔｏｒｒとし、１３．５６ＭＨｚの高周波を５〜１０
Ｗ加え、成膜速度として１〜１０Å／秒で形成すること
によって、シリコンの半導体膜（６）を形成する。
イト型電界効果半導体装置の作製の一例を示す。第１図
は本発明に用いられたＩＧＦＥＴの製造工程を示す。 図
面において、まず半導体基板（１）に対し選択酸化技術
により埋置してフィールド絶縁物（２）を０．５〜２μ
ｍの厚さに形成した。さらに第１図（Ｂ）に示される如
く、ゲイト絶縁物（４）を１００〜５００Åの厚さに酸
化珪素、窒化珪素またはこれらの多層膜により形成し、
さらにコンタクト用穴（５）をフォトエッチング法によ
り作製した。さらにプラズマＣＶＤ法により、半導体ま
たは導体（６）を形成した。（６）として半導体を形成
する場合は、プラズマＣＶＤ法を用いた。即ち、１００
％シランを反応炉内に導入し、２００〜３００℃の温度
の加熱し、圧力を０．０５〜０．２ｔｏｒｒ例えば０．
１ｔｏｒｒとし、１３．５６ＭＨｚの高周波を５〜１０
Ｗ加え、成膜速度として１〜１０Å／秒で形成すること
によって、シリコンの半導体膜（６）を形成する。
【００１０】またこのシリコン半導体膜（６）の形成方
法としては、以下のような方法を採用することができ
る。即ち、基板がＰ型半導体ではリンまたは砒素をＰＨ
３ またはＡｓＨ ３ にて（ＰＨ ３ またはＡｓＨ ３ ）／Ｓｉ
Ｈ ４ ０．５〜２％に混合して導入し、３価または５価の
不純物が添加された半導体膜を０．２〜１μｍの厚さに
形成する方法である。なお、以上のＰＣＶＤ法は本発明
人の出願になる特許願（プラズマ気相反応装置 Ｓ５
７．９．２５出願 特願昭５７−１６７２８０）に従っ
た。
法としては、以下のような方法を採用することができ
る。即ち、基板がＰ型半導体ではリンまたは砒素をＰＨ
３ またはＡｓＨ ３ にて（ＰＨ ３ またはＡｓＨ ３ ）／Ｓｉ
Ｈ ４ ０．５〜２％に混合して導入し、３価または５価の
不純物が添加された半導体膜を０．２〜１μｍの厚さに
形成する方法である。なお、以上のＰＣＶＤ法は本発明
人の出願になる特許願（プラズマ気相反応装置 Ｓ５
７．９．２５出願 特願昭５７−１６７２８０）に従っ
た。
【００１１】またこの半導体（６）のかわりに導体をＷ
Ｆ ６ またはＭｏＣｌ ３ を反応性気体として導入し形成し
てもよい。またこれらと珪化物気体とを混合し、Ｓｉｘ
ＷｙまたはＳｉＸＭｏｙを形成し、さらにこの中にリン
を添加してその電気伝導度を高めることは有効であっ
た。
Ｆ ６ またはＭｏＣｌ ３ を反応性気体として導入し形成し
てもよい。またこれらと珪化物気体とを混合し、Ｓｉｘ
ＷｙまたはＳｉＸＭｏｙを形成し、さらにこの中にリン
を添加してその電気伝導度を高めることは有効であっ
た。
【００１２】つぎに、ソース領域（１０）及びドレイン
領域（９）を形成するための開穴部が形成された膜を以
下のようにして形成した。即ち、フォトエッチング法に
よりリード（１１）、ゲイト（７）を形成した。この後
前記したＰＣＶＤ装置により、０．５〜２％にＰＨ ３ ま
たはＡｓＨ ３ を水素またはＨｅによりこの中を希釈した
反応性気体を導入し、０．０５〜２ｔｏｒｒ代表的には
０．１ｔｏｒｒ、基板温度２００〜６００℃として電気
エネルギを供給して、前記した反応性気体をプラズマ化
した。かかるプラズマ化したリンまたは砒素は、プラズ
マ化し運動エネルギを受けているため半導体（１）中に
ソース（１０）、ドレイン（９）を構成する不純物とし
て注入され、いわゆるプラズマイオン注入（ＰＩＩ）が
行なわれる。
領域（９）を形成するための開穴部が形成された膜を以
下のようにして形成した。即ち、フォトエッチング法に
よりリード（１１）、ゲイト（７）を形成した。この後
前記したＰＣＶＤ装置により、０．５〜２％にＰＨ ３ ま
たはＡｓＨ ３ を水素またはＨｅによりこの中を希釈した
反応性気体を導入し、０．０５〜２ｔｏｒｒ代表的には
０．１ｔｏｒｒ、基板温度２００〜６００℃として電気
エネルギを供給して、前記した反応性気体をプラズマ化
した。かかるプラズマ化したリンまたは砒素は、プラズ
マ化し運動エネルギを受けているため半導体（１）中に
ソース（１０）、ドレイン（９）を構成する不純物とし
て注入され、いわゆるプラズマイオン注入（ＰＩＩ）が
行なわれる。
【００１３】このプラズマイオン注入は、低温度で行な
うことができ、しかも浅い領域にお いて１×１０ １９ 〜
１０ ２１ ｃｍ −３ の高濃度に不純物を注入することがで
き、大面積に同時に行なうことができる。また加える高
周波エネルギも１０Ｗ〜１ＫＷでよいため経済的であ
る。しかも下記に示すような方法を用いれば、複数の基
板に対して同時に処理を行なうことができる。例えば、
高さ２０ｃｍ、幅６０ｃｍ、奥行６０ｃｍの反応空間に
おいて、７０枚の５インチウエハをサポータにそわせて
林立させ、その上方および下方に設置された一対の電極
間から放電を行わせ、本発明のプラズマ中から不純物注
入を行うことによって７０枚、／０．５時間での多量生
産が可能である。なおこの際のドーピングとしては、１
×１０ １９ 〜１０ ２１ ｃｍ −３ 代表的には２×１０ ２０
ｃｍ −３ の不純物領域を１００Å〜０．３μｍの深さに
おいて行うことが可能である。
うことができ、しかも浅い領域にお いて１×１０ １９ 〜
１０ ２１ ｃｍ −３ の高濃度に不純物を注入することがで
き、大面積に同時に行なうことができる。また加える高
周波エネルギも１０Ｗ〜１ＫＷでよいため経済的であ
る。しかも下記に示すような方法を用いれば、複数の基
板に対して同時に処理を行なうことができる。例えば、
高さ２０ｃｍ、幅６０ｃｍ、奥行６０ｃｍの反応空間に
おいて、７０枚の５インチウエハをサポータにそわせて
林立させ、その上方および下方に設置された一対の電極
間から放電を行わせ、本発明のプラズマ中から不純物注
入を行うことによって７０枚、／０．５時間での多量生
産が可能である。なおこの際のドーピングとしては、１
×１０ １９ 〜１０ ２１ ｃｍ −３ 代表的には２×１０ ２０
ｃｍ −３ の不純物領域を１００Å〜０．３μｍの深さに
おいて行うことが可能である。
【００１４】さらにこのプラズマイオン注入後再び３０
０〜５００℃にて水素のみのプラズマ処理をし、不要の
付着不純物等を除去し、かつ水素イオンを半導体中に注
入して格子欠陥、損傷の中和を行うことは、特にＳｉ−
Ｈ結合を有せしめた場合有効である。
０〜５００℃にて水素のみのプラズマ処理をし、不要の
付着不純物等を除去し、かつ水素イオンを半導体中に注
入して格子欠陥、損傷の中和を行うことは、特にＳｉ−
Ｈ結合を有せしめた場合有効である。
【００１５】この後これら半導体基板を装置より取り出
し層間絶縁物（１２）を形成した。さらに穴（１４）を
あけ２層目の配線（１３）を形成した。この２層目の配
線（１３）もアルミニウムをＡｌ（ＣＨ ２ ） ３ とさらに
ＳｉＨ ４ を１〜５％添加することによって形成した。加
えてＰＨ ３ を０．１〜１％添加して、コンタクトのスパ
イク発生のないアルミニウム膜をＰＣＶＤ法により形成
した。
し層間絶縁物（１２）を形成した。さらに穴（１４）を
あけ２層目の配線（１３）を形成した。この２層目の配
線（１３）もアルミニウムをＡｌ（ＣＨ ２ ） ３ とさらに
ＳｉＨ ４ を１〜５％添加することによって形成した。加
えてＰＨ ３ を０．１〜１％添加して、コンタクトのスパ
イク発生のないアルミニウム膜をＰＣＶＤ法により形成
した。
【００１６】この時この（１３）の形成の前に、この穴
に対し同一導電型の不純物をプラズマイオン注入法によ
り注入し、オーム接触性を助長させてもよい。
に対し同一導電型の不純物をプラズマイオン注入法によ
り注入し、オーム接触性を助長させてもよい。
【００１７】以上において、ソース領域、ドレイン領域
に対し、不純物を高純度に浅い注入で行った。また層間
絶縁物を形成する前に水素雰囲気で４００〜８００℃の
温度でプラズマ法により発生した損傷を除去するため、
熱アニールを行うことは有効である。かかる低温でのア
ニールは、浅い注入を行うためには有効である。また 処
理温度が８００℃以下であるため、注入された不純物の
再拡散もなく、また省エネルギの観点からも優れたもの
である。
に対し、不純物を高純度に浅い注入で行った。また層間
絶縁物を形成する前に水素雰囲気で４００〜８００℃の
温度でプラズマ法により発生した損傷を除去するため、
熱アニールを行うことは有効である。かかる低温でのア
ニールは、浅い注入を行うためには有効である。また 処
理温度が８００℃以下であるため、注入された不純物の
再拡散もなく、また省エネルギの観点からも優れたもの
である。
【００１８】本発明を応用する場合は、シリコン基板上
にＮ型のソース領域及びドレイン領域を作るのが一般的
である。またチャネル形成領域はエンヘンスメント型、
ディプレッション型であっても、またキャリアとして少
数キャリアを用いる方法であっても、また多数キャリア
を用いる方法であってもよい。さらに逆のＮ型基板にＰ
型のホウ素の注入を行う方法であってもよい。また基板
としては、シリコンではなく、ＧａＡｓ、ＧａＡｌＡ
ｓ、ＩｎＰ等の化合物を利用することも有効である。
にＮ型のソース領域及びドレイン領域を作るのが一般的
である。またチャネル形成領域はエンヘンスメント型、
ディプレッション型であっても、またキャリアとして少
数キャリアを用いる方法であっても、また多数キャリア
を用いる方法であってもよい。さらに逆のＮ型基板にＰ
型のホウ素の注入を行う方法であってもよい。また基板
としては、シリコンではなく、ＧａＡｓ、ＧａＡｌＡ
ｓ、ＩｎＰ等の化合物を利用することも有効である。
【００１９】またこの発明は１つのＩＧＦＥＴではなく
ｌＴｒ／ｃｅｌｌのメモリ、フローティングゲートを用
いたＥＰＲＯＭ等のＩＣまたはＶＬＳＩのソースドレイ
ンの作製に対しても有効であり、マイクロコンピュータ
の作製工程に対しても有効である。
ｌＴｒ／ｃｅｌｌのメモリ、フローティングゲートを用
いたＥＰＲＯＭ等のＩＣまたはＶＬＳＩのソースドレイ
ンの作製に対しても有効であり、マイクロコンピュータ
の作製工程に対しても有効である。
【００２０】
【発明の効果】本発明のプラズマに半導体を曝すことに
よって、プラズマ中から不純物を注入し、ソース領域、
ドレイン領域を浅い深さで高濃度に行うことができた。
また生産性を高くできるという特徴を得ることができ
た。
よって、プラズマ中から不純物を注入し、ソース領域、
ドレイン領域を浅い深さで高濃度に行うことができた。
また生産性を高くできるという特徴を得ることができ
た。
【図１】 絶縁ゲイト型電界効果半導体装置の製造工程
を示す。
を示す。
Claims (2)
- 【請求項１】 絶縁ゲイト型電界効果半導体装置の作製
方法であって、 半導体上に開穴部を有する膜を形成する
工程と、 前記半導体をプラズマ化された３価または５価
の元素を含んだ反応性気体に曝し、前記開穴部における
半導体表面において２００Å〜０．３μｍの深さを有す
るソース領域、ドレイン領域を形成する工程と、 を有す
ることを特徴とする絶縁ゲイト型電界効果半導体装置の
作製方法。 - 【請求項２】 請求項１において、ソース領域、ドレイ
ン領域の形成後に４００〜８００度の温度で熱アニール
を行なうことを特徴とする絶縁ゲイト型電界効果半導体
装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4308326A JPH0712085B2 (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型電界効果半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4308326A JPH0712085B2 (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型電界効果半導体装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57188057A Division JPS5976474A (ja) | 1982-10-25 | 1982-10-25 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0689904A JPH0689904A (ja) | 1994-03-29 |
| JPH0712085B2 true JPH0712085B2 (ja) | 1995-02-08 |
Family
ID=17979712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4308326A Expired - Lifetime JPH0712085B2 (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型電界効果半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712085B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154451A (ja) * | 1997-08-07 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| EP1596427A4 (en) | 2003-02-19 | 2009-06-10 | Panasonic Corp | PROCESS FOR INTRODUCING CONTAMINATION |
| CN100454491C (zh) | 2003-10-09 | 2009-01-21 | 松下电器产业株式会社 | 制作结的方法以及采用该方法形成的已加工材料 |
| CN1993806A (zh) * | 2004-06-04 | 2007-07-04 | 松下电器产业株式会社 | 引入杂质的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976474A (ja) * | 1982-10-25 | 1984-05-01 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
-
1992
- 1992-10-22 JP JP4308326A patent/JPH0712085B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0689904A (ja) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| US5326722A (en) | Polysilicon contact | |
| JPS61503064A (ja) | リンにてゲッタリングされる半導体集積回路 | |
| EP0051500B1 (en) | Semiconductor devices | |
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| US5882990A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| US4216574A (en) | Charge coupled device | |
| JPH01105529A (ja) | 半導体装置の製造方法 | |
| JPH0712085B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JPS6360549B2 (ja) | ||
| JPH0558257B2 (ja) | ||
| JPH08130216A (ja) | 半導体装置およびその製造方法 | |
| JPS6155250B2 (ja) | ||
| JPS62293772A (ja) | 半導体装置 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JP2774019B2 (ja) | 半導体装置の製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JPH0466108B2 (ja) | ||
| KR100382556B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR960006433B1 (ko) | 질소원자의 이온주입에 의한 소자분리막 형성 방법 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JP3226251B2 (ja) | 半導体装置の製造方法 |