JPH01105529A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01105529A
JPH01105529A JP62263128A JP26312887A JPH01105529A JP H01105529 A JPH01105529 A JP H01105529A JP 62263128 A JP62263128 A JP 62263128A JP 26312887 A JP26312887 A JP 26312887A JP H01105529 A JPH01105529 A JP H01105529A
Authority
JP
Japan
Prior art keywords
layer
selectively grown
conductivity type
doped
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62263128A
Other languages
English (en)
Inventor
Shuichi Samata
秀一 佐俣
Yoshiaki Matsushita
松下　嘉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62263128A priority Critical patent/JPH01105529A/ja
Priority to US07/338,794 priority patent/US5004702A/en
Priority to KR1019890005085A priority patent/KR930002284B1/ko
Publication of JPH01105529A publication Critical patent/JPH01105529A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係ゎシ、特に選択成
長したｓＩ層への不純物のドーピング方法に関するもの
である。
選択気相成長は、微細素子分離や〆しいセルファライン
コンタクト（ＳＡＣという）形成可能な技術として検討
されている。特Ｋ　ＳＡＣ技術においては、選択気相成
長法を用いることにょシ、ソース・ドレイン拡散層、コ
ンタクト間のアラインメントエラーとコンタクト、配線
間の７ラインメントエラーに対して、１回の選択成長工
程だけで優れた特性のＳＡＣ形成が可能であシ、注目を
集めている。
（発明が解決しようとする問題点） 第２図はＳｌの選択成長を示すもので、１は半導体基板
、２は絶縁物層、３は不純物を含んだ選択成長Ｓｉ層で
ある。即ちＳｉの選択成長は、通常Ｈ２をキャリヤーガ
ス、Ｓｌの塩素化合物、あるいは水素化合物を原料ガス
とし、ＨＣｌがスを加え、減圧状態で気相成長すること
によシ実現されている。
選択成長したＳｉ層への不純物のドーピングは、反応ガ
スに不純物原子を含むガス状の化合物を混ぜることによ
シ行なっている。この場合、反応室内部の壁やウェハを
載せるサセプターに不純物原子が付着、固溶するため、
Ｐ型：Ｎ型の不純物ドーピングを行なう丸めには、Ｐ型
用、Ｎ型用の２つの反応室を用意しなければならず、量
産の立場から見て２倍の設備コストが必要であシ、コス
ト高となるなめ、１つの反応室を用いてＰ型、Ｎ型のＳ
ｉ層を選択成長する技術が望まれていた。しかしこのこ
とは、現行の方法を用いては、原理上不可能でｓｂ、ノ
ンドーグＳｉを選択成長し、その後に不純物をドーピン
グする方法が現実的であると考えられ、そのような技術
開発が望まれていた。
ＷＫ選択成長をＳＡＣ形成に応用する場合、選択成長工
程がＭＯＳ　）ランゾスタ形成後の工程となるため、選
択成長工程がソース、ドレイン拡散層の接合（例えば第
２図のＳｉ＃３下の拡散層と基板１とＫよる接合）を浅
く形成できるものでなければならなかった。このため選
択成長Ｓｉ層への不純物ドーピングも、該選択成長Ｓｉ
層下のソース、ドレイン拡散層の浅い接合形成可能であ
る技術である必要があ夛、この点も含んだ技術開発が望
まれていた。
本発明の目的は、反応炉が１つでもＰａ、Ｎ型の選択成
長Ｓｉ層を実現可能で、かつ該５ｉＪ−下に浅いＰＮ接
合を実現可能な半導体装置の製造方法を提供しようとす
るものである。
［発明の構成コ （問題点を解決するための手段と作用）本発明は、半導
体基体（第１導電盟でも第２導電型でも可）の第１導電
型拡散層上の少なくとも一部に開口部を有する絶縁層め
前記開口部ｋ、選択気相成長法によ９Ｓｉ層（単結晶で
も多結晶でも可）を選択的に成長適せ、第１導電型不純
物を含む層を、前記選択成長したＳｉ層上に形成し、加
熱処理を行なうことにより前記第１導電型不純物を含む
層から第１導電型不純物を、前記選択成長したＳｉ層に
ドーピングし、前記選択成長したＳｉ層上の前記第１導
電盤、不純物を含む層を除去することを特徴とする。
即ち本発明では、ノンドーグの選択成長によルノンドー
プのＳｉ層の選択成長を行ない、このＳｉ層上に、ドー
ピングを行なう不純物を含む層を形成後に熱処理を行な
うことにより、上記選択成長したノンドープＳｉ層）の
不純物ドニセングを実現する。上記ドーピングを行なう
不純物を含む層は、Ｎ型のＳｉに対しては、２％　Ａｓ
、Ｓｂのうちの少なくとも１つを含む５ｔｏ２（例えば
ＰＳＧ　）であることが望ましい。またＰ型のＳｉに対
してはＢを含む５ｔｏ２（例えばＢ１０　）であること
が望ましい。本発明の方法では、ノンドープの選択成長
だから選択成長用の反応炉が１つで充分となる。ま九ド
ーピングを行なう場合の熱処理は、ラピッドアニールで
あれば、光を用いた秒単位の短時間加熱で済むから、上
記選択成長Ｓｉ層下に一層の浅い接合形成が可能となる
。
（実施例） 以下第１図を参照して本発明の詳細な説明する。
第１実施例：比抵抗が１０Ω傭のＰ型５ｔ（１００）基
板ＪＪＫＡＩイオン注入を行なうことにより、基板１１
の表面にＮ型の拡散層を形成した。その後３時間のスチ
ーム酸化を行なうことによｐ、６０００ｉのＳｉ０２層
１２を形成し、その後通常のフォトエツチング工程によ
ｆｉ、５ｉ０２層１２に開口部を形成し、その後、５Ｉ
Ｈ２Ｃ１２＋Ｈｃｔ＋ａ２がスを用い、９００°Ｃでノ
ンドーｆＳｌの選択気相成長を行ない、５ｉ０２／１１
２の開口部に６０００１のノンドー７”Ｓｉ層１３を形
成した（第１図（ａ））。その後ノンドーグＳｉ層１３
上にＰＳＧ層１４を形成しく第１図伽〕、次に９００℃
、３０分の０２雰囲気中で熱処理を行ない、層１４中の
Ｐをノンドーｆ　Ｓｉｏ２　Ｊ　ｓ中に拡散して、Ｐド
ーグの選択成長層Ｉ　Ｊ’を得、その後２８０層１４は
除去した（第１図（Ｃ））。
第２実施例：第１図においてＰ型５ｔ（１００）基板、
Ａ１イオン注入の代シに、ＮＪ（Ｐドープ）基板、ＢＦ
’２イオン注入を行ない、また選択気相成長したノンド
ーグＳｉ層１３上に、上記Ｐ２Ｏ層の代シにＢＳＧ層１
４を形成し、１ｊ′はＢドーグの選択成長Ｓｉ層とした
。
上記第１、第２実施例と比較するため、第２図の構成で
、下記の第１、第２従来例を行なった。
第１従来例：上記第１実施例のノンドープ選択気相成長
以後の工程の代シに、Ｓ　１Ｈ２ｃｔ２　＋ＨＣＬ＋Ｐ
Ｈ５＋Ｈ２ガスを用いたＰドープ選択成長を行なった。
従来例２：上記第２実施例のノンドープ選択成長以後の
工程の代シに、　５ｉＨ２Ｃｔ２刊ＣＬ＋Ｂ２Ｈｂ刊２
ガスを用いたＢドーグ選択成長を行なった。
以上のように形成した半導体基体にＡｔ配線を行ない、
選択成長したＳｉ層（３または１３′）とＡｔ配線との
コンタクト特性を調べた。また２次イオン質量分析法に
よシ、選択成長Ｓｉ層中の不純物濃度分布を調べた。そ
の結果、本発明の実施例、従来例共にＩ　Ｘ　１０−’
Ω３２のコンタクト抵抗と１刈０２０５１−３の不純物
濃度が実現できることが分かった。
このように実施例でも従来例でも、ＳＡＣとして充分な
特性が得られることが判明した。しかし第１、第２従来
例では、選択成長工程中に不純物ドーピングを行なうた
め、２Ｍ用、Ｎ型用の２つの反応室が必要であるが、実
施例ではノンドープの選択成長を行なうため、反応室は
１つで充分であった。
実施例では選択成長後にいくらかの工程が必要であるが
、反応室が１つであるため、プロセスコストは従来例の
約６割で済ませることが可能であった。
また実施例におけるドーピング用熱処理（ノンドープ選
択成長Ｓｉ層への不純物ドービン′グ用）を９５０℃、
２分間のラビッドアニールを行なってコンタクト抵抗、
選、択成長′したＳｉ層へのドーピング不純物濃度を調
べたところ、実施例と同じ特性が得られたが、基板（１
ま・たけ１））に形成したｎ型或いはｐ型拡散層（選択
成長Ｓ１層下の）の接合深さは実施例の約７割のものが
得られた。
即ち従来例では、選択成長Ｓｉ層下の拡散層の不純物し
み出しがあるから、浅い接合が実現できない。つｔｂ従
来の選択成長Ｓｉ層３は、これが所定の厚みに達するま
で、不純物を含むＳｉ層３の形成工程中熱処理は続くか
ら、上記拡散層からの不純物しみ出しの制御性が悪い。
これに対し実施例では、層１３と１４の接合面から不純
物のしみ出しがスタートシ、かつノンドープ選択成長Ｓ
ｉ層１３の形成後に熱処理を行なうから、不純物しみ出
しの制御性が良い。またこの時、上記熱処理にラピ、ド
アニールを世いると、秒オーダの時間制御で可能だから
、更に不純物のしみ出しの制御性力；良くなる。ちなみ
に実施例であっても、電気炉加熱では、分オーダの長時
間加熱だから、不純物しみ出しのバラツキは大となる。
［発明の効果コ 以上説明した如く本発明によれば、選択成長用反応室が
１つでも実用上充分なドーピング特性の選択成長Ｓｉ層
が得られ、プロセスコストの低減化が可能となる。また
ＳＡＣに対し本発明を応用すれば、ＳＡＣ部で浅い接合
が形成可能となるから、よシ微細な素子形成が行なえる
ものである。
【図面の簡単な説明】
第１図は本発明の一実施例の工程説明図、第２図は従来
例の説明図である。 １１・・・半導体基板、１２・・・絶縁層、１３・・・
ノンドープ選択成長Ｓｉ層、１３′・・・不純物ドープ
後の選択成長１９１層、１４・・・不純物含有層。

Claims (4)

    【特許請求の範囲】
  1. （１）半導体基体の第１導電型拡散層上の少なくとも一
    部に開口部を有する絶縁層の前記開口部に、選択気相成
    長法によりＳｉ層を選択的に成長させ、第１導電型不純
    物を含む層を、前記選択成長したＳｉ層上に形成し、加
    熱処理を行なうことにより前記第１導電型不純物を含む
    層から第１導電型不純物を、前記選択成長したＳｉ層に
    ドーピングし、前記選択成長したＳｉ層上の前記第１導
    電型不純物を含む層を除去することを特徴とする半導体
    装置の製造方法。
  2. （２）前記第１導電型の不純物を、Ｐ、Ａｓ、Ｓｂのう
    ちの少なくとも１つとし、前記選択成長したＳｉ層上の
    前記第１導電型不純物を含む層を、Ｐ、Ａｓ、Ｓｂのう
    ちの少なくとも１つを含むＳｉＯ＿２としたことを特徴
    とする特許請求の範囲第１項に記載の半導体装置の製造
    方法。
  3. （３）前記第１導電型不純物をＢとし、前記選択成長し
    たＳｉ層上の前記第１導電型不純物を含む層を、Ｂを含
    むＳｉＯ＿２としたことを特徴とする特許請求の範囲第
    １項に記載の半導体装置の製造方法。
  4. （４）前記加熱処理を、ラピッドアニールとしたことを
    特徴とする特許請求の範囲第１項に記載の半導体装置の
    製造方法。
JP62263128A 1987-10-19 1987-10-19 半導体装置の製造方法 Pending JPH01105529A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62263128A JPH01105529A (ja) 1987-10-19 1987-10-19 半導体装置の製造方法
US07/338,794 US5004702A (en) 1987-10-19 1989-04-17 Preparation method of selective growth silicon layer doped with impurities
KR1019890005085A KR930002284B1 (ko) 1987-10-19 1989-04-18 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62263128A JPH01105529A (ja) 1987-10-19 1987-10-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01105529A true JPH01105529A (ja) 1989-04-24

Family

ID=17385209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62263128A Pending JPH01105529A (ja) 1987-10-19 1987-10-19 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5004702A (ja)
JP (1) JPH01105529A (ja)
KR (1) KR930002284B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796673A (en) * 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
KR100347544B1 (ko) 1999-02-13 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 접합 제조 방법
KR100314276B1 (ko) 1999-04-12 2001-11-15 박종섭 반도체 소자의 제조방법
KR100353526B1 (ko) 1999-06-18 2002-09-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100345681B1 (ko) 1999-06-24 2002-07-27 주식회사 하이닉스반도체 반도체소자의 삼중웰 형성방법
KR100332119B1 (ko) 1999-06-28 2002-04-10 박종섭 반도체 소자 제조 방법
KR100332107B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
KR100332108B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
KR100332106B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
KR100301246B1 (ko) 1999-06-30 2001-11-01 박종섭 반도체 소자의 제조 방법
KR20010061029A (ko) 1999-12-28 2001-07-07 박종섭 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터형성방법
KR100510996B1 (ko) 1999-12-30 2005-08-31 주식회사 하이닉스반도체 선택적 에피텍셜 성장 공정의 최적화 방법
KR100327596B1 (ko) 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
KR100455724B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
EP1926130A1 (en) * 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50118685A (ja) * 1974-03-01 1975-09-17
JPS52153373A (en) * 1976-06-15 1977-12-20 Toshiba Corp Preparation of semiconductor device
JPS5676528A (en) * 1979-11-27 1981-06-24 Toshiba Corp Manufacture of semiconductor device
JPS60117620A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700507A (en) * 1969-10-21 1972-10-24 Rca Corp Method of making complementary insulated gate field effect transistors
US4412868A (en) * 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
JPS6229024A (ja) * 1985-07-30 1987-02-07 松村　洋 導電シ−トによる接触抵抗型スイツチ
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
JPS62102559A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体装置及び製造方法
JPS62126632A (ja) * 1985-11-27 1987-06-08 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50118685A (ja) * 1974-03-01 1975-09-17
JPS52153373A (en) * 1976-06-15 1977-12-20 Toshiba Corp Preparation of semiconductor device
JPS5676528A (en) * 1979-11-27 1981-06-24 Toshiba Corp Manufacture of semiconductor device
JPS60117620A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5004702A (en) 1991-04-02
KR930002284B1 (ko) 1993-03-29
KR900017110A (ko) 1990-11-15

Similar Documents

Publication Publication Date Title
US4412868A (en) Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
JP5371229B2 (ja) シリコンと炭素を含有するエピタキシャル層の形成及び処理
JPH04230037A (ja) インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ
KR19990072884A (ko) 다결정실리콘구조물의제조방법
TW201030818A (en) Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same
JPS61500753A (ja) 導電性シリコンサブストレ−トを製造する方法
KR930002284B1 (ko) 반도체장치의 제조방법
JP2947828B2 (ja) 半導体装置の製造方法
JP2000208644A (ja) Ｓｒａｍセル及びその製造方法
JPH08162470A (ja) 半導体集積回路装置の製造方法
JPH03246933A (ja) 半導体装置の製造方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2821117B2 (ja) 半導体装置の製造方法
JPH10303207A (ja) 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置
JPH01216572A (ja) 半導体装置の製造方法
JPS6155250B2 (ja)
KR100272276B1 (ko) 반도체디바이스의제조방법
JPH03224241A (ja) 絶縁ゲート電界効果トランジスタの製造方法
KR0179100B1 (ko) 모스 전계효과 트랜지스터의 제조방법
JPS63236310A (ja) 半導体素子及びその製造方法
JPH04196525A (ja) 半導体装置の製造方法
JP2973011B2 (ja) 半導体素子分離領域の形成方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JP3226251B2 (ja) 半導体装置の製造方法
JPH04307741A (ja) 半導体装置の製造方法