JPH07120948B2 - 入力電圧を出力周波数に変換するための回路 - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明は一般にアナログ−デシタル変換器に関し、より
特定的には変換器の入力に結合されるバイアス電圧によ
ってユニポーラのアナログ−デジタル変換器をバイポー
ラ入力電圧に応答するアナログ−デジタル変換器に変換
する技術に関する。この発明は電荷平衡電圧／周波数変
換器に対して特に応用を有する。特にこの発明の好まし
い実施例は、入力電圧の極性の関数としてバイアス電圧
が変換器に接続された、バイポーラの入力電圧に応答す
る電荷平衡電圧／周波数変換器に関する。

背景技術 電荷平衡電圧／周波数変換器の有用な特質の中に、それ
らがアナログ−デジタル変換器を実現するのに使われる
ということがある。電荷平衡電圧／周波数変換器は一般
にキャパシタを含み、演算増幅器と接続されて最初に第
１の方向に、第２に反対の方向に循環的に充電（すなわ
ち充電および放電）される電流積分器を形成する。これ
は与えられる入力電圧と直線的に変化する周波数で行な
われる。各サイクルの間でキャパシタに与えられる正味
電荷はゼロであり、これは所定の時間キャパシタを第１
の方向に充電することによって得られる結果である。そ
の時間の終わりに応答して、キャパシタは所定のレベル
に達するまで第２（反対）の方向に充電される。第１の
方向にキャパシタが充電される速度は、入力電圧および
固定電流源から引出される電流の和によって制御され
る。第２の方向にキャパシタが充電される速度は、入力
電圧から引出される電流によって決定される。したがっ
て、充電および放電サイクルの周波数は、入力電圧の大
きさの直接的関数である。

電荷平衡電圧／周波数変換器の周知の利点の中に、
（１）全体の充電／放電サイクルの間に入力に接続され
かつ応答するキャパシタによって与えられる固有のフィ
ルタ処理と、（２）これによって入力を個別のサンプル
においてデジタル化しているシステムでの逆エイリアシ
ング（antialiassing）フィルタの必要をなくすことが
ある。

電荷平衡電圧／周波数変換器がバイポーラ入力電圧を処
理することができるように、いくつかの異なる技術が使
用されてきた。或る先行技術のバイポーラ電荷平衡電圧
／周波数変換器は電圧源と電荷平衡変換器回路の間に接
続される絶対値回路を含む。理想的な状態では、絶対値
回路を伴う変換器は−10ボルト、０ボルトおよび＋10ボ
ルトの入力電圧に応答して（たとえば）100kHz、10kH
z、および100kHzの周波数をそれぞれ引出す。負の電圧
レベルが検出されて極性ビットを制御し、これは大きさ
情報を含むカウントされた周波数と組合わせられて完全
な読取りを決定する。しかし、絶対値回路は負の電圧に
関して正の電圧に対してわずかに異なる利得係数を有す
る傾向がある。絶対値回路の異なる利得係数は、変換器
の電圧対周波数の関係にエラーを導き、上記の例で引出
された周波数は100kHz、10kHz、および99kHzであるかも
しれない。さらに、上記の不正確さを伴う絶対値回路で
さえ、安定化が遅い高い精密演算増幅器の使用を一般に
必要とする。電圧／周波数変換器の前に前置増幅器と結
合される回路に必要な安定化時間はたやすく100マイク
ロ秒になる。これは絶対値回路を前置増幅器の後に構成
することによって大幅に短縮することができるが、これ
は付加的部分の負担となり、コストおよびエラーを付加
する。

別のバイポーラ電荷平衡電圧／周波数変換器は変換器に
バイアスを与えて、ゼロ電圧入力が変換器の入力で所定
の値にオフセットされる。このような変換器に与えられ
る最大の負および正の電圧は、変換器が最小および最大
の周波数をそれぞれ引出すことをもたらしながら、ゼロ
の入力電圧は変換器が中央の出力周波数を引出すことを
もたらす。たとえば、このような変換器に与えられるバ
イアスは−10ボルト、０ボルトおよび＋10ボルトの入力
電圧に対して、変換器の応答がそれぞれ10kHz、55kHzお
よび100kHzになることを引き起こす。このような変換器
は絶対値回路を使用する変換器に対して簡潔性の利点を
有するが、ユニポーラ変換器または絶対値回路を使用す
るものと比べると、１ビットの分解能を犠牲にする。こ
の失われた１ビットの分解能は、このような変換器が他
の変換器の有する分解能のたった半分しか有しないこと
を意味する。こうして、組込バイアスを使用する先行技
術の変換器の精密さは著しく減じられる。

第３の先行技術のバイポーラ電荷平衡変換器は１対の変
換器、正の電圧に対して一つ、および負の電圧に対して
二つ目を含む。このような構成は不利であり、なぜなら
２つの変換器はコストを２倍にし、また同じ振幅のしか
し反対の極性の電圧に対して正確に同じ応答を有する２
つの変換器を得ることは難しいからである。

したがって、本発明の目的は新しい改良されたバイポー
ラ電荷平衡電圧／周波数変換器を提供することである。

この発明の別の目的は新しい改良された高精密の高分解
能の電荷平衡電圧／周波数変換器を提供することであ
る。

本発明の別の目的は新しい改良された比較的安価で高い
精度の電荷平衡電圧／周波数変換器を提供することであ
る。

発明の開示 本発明に従って、バイポーラ電圧に応答する電荷平衡電
圧／周波数変換器は、入力電圧の極性を検知し、バイア
ス電圧から引出されたバイアス電流を検知された極性の
関数として電荷平衡変換器の入力に選択的に接続する。
変換される入力電圧の極性の関数として選択的に与えら
れるバイアス電流は、周期的に変換器に与えられる定電
流源と反対の極性を有し、キャパシタに与えられる電荷
をバランスする。

この発明の好ましい実施例では、正および負（反対）の
極性を有する電圧を、電圧の値に関係しかつ電圧の大き
さはゼロを含むことができる出力周波数に変換するため
の回路は、演算増幅器の反転入力に接続されるキャパシ
タを備え、積分器を構成する。入力電圧、および使用さ
れるすべての他の電圧は抵抗器を介して積分器に与えら
れ、キャパシタを充電および放電する電流源に有効に変
えながら、演算増幅器はその反転入力端子の電圧を接地
電位に非常に近い定電圧に保つ。正の極性を有する入力
電圧に応答して、キャパシタは循環的に充電および放電
される、すなわち定電流源および入力電圧から引出され
た電流によって決定される第１の速度で、および入力電
圧から引出された電流によって決定される第２の速度
で、第１の方向に、および次に第２の反対の方向に充電
されて、ゼロの正味電荷が各サイクルの間キャパシタに
与えられるようにする。入力電圧が負の極性を有する
間、キャパシタは入力電圧から引出された電流とオフセ
ット電圧源および定電流源から引出された電流との和に
よって決定される第３の速度で充電され、入力電圧から
引出される電流およびオフセット電圧から引出される電
流によって決定される第４の速度で放電される。可変の
キャパシタ充電速度は変換器から引出される三角形状の
波の周波数を決定する。三角形状の波の周波数はカウン
トされ、検知された極性と組合わせられて、電圧の大き
さおよび極性の正確な表示を引出すのに使用される。

変換器の入力電圧大きさ対出力周波数の関係は各極性に
対して単調である。しかし、入力電圧大きさ対出力周波
数は両極性が考慮されるときは２重の値（double valu
e）にされる、すなわち出力周波数は１つの負の電圧に
対すると同じように１つの正の電圧に対して同じ値を有
する。これは変換器の入力電圧から出力周波数への分解
能を２の係数で増大させる。したがって、より高い精度
は絶対値回路の固有の不利点なしで、また２つの極性の
ために２つの変換器の必要なしで、変換器に与えられる
バイアス電圧の大きさを入力電圧極性の関数として適切
にセットするだけで得られる。

好ましい実施例では、０ボルトの付近の入力電圧に対す
る出力周波数においてステップ関数変化がある。これは
オフセットの電圧源から引出されるオフセットの電流を
単に回路からインまたはアウトにスイッチすることによ
って得られる。これは０ボルト付近のパーセントエラー
が小さく保たれるので非常に有利であり、これは他のバ
イポーラ電圧／周波数変換器の実施では見られない。電
圧が０および＋Vmaxの間で変化する好ましい実施例で
は、変換器出力周波数はF1からF2に変化し、ここでF1は
F2より小さくまた非常に短い時間、すなわち実際には50
0マイクロ秒以下で、正確なカウントを得る必要がある
ので好ましくは０ではない。０および−Ｖの間の入力電
圧では、出力周波数はF2からF1に変化する。

この発明の他の局面に従って、バイポーラアナログ−デ
ジタル変換器は、アナログ電圧に応答する極性センサ、
ならびに検知された極性およびアナログ信号に応答する
電圧／周波数変換器を備えて、アナログ信号の極性の関
数として２つの周波数値を有する可変の周波数信号を引
出す。アナログ信号が極性を変えると、電圧／周波数変
換器によって引出される周波数において不連続がある。
周波数−デジタル変換器は電圧／周波数変換器の可変周
波数出力および極性センサに応答して、検知された極性
を示す極性ビットと、電圧／周波数変換器によって引出
された周波数および検知極性によって制御される残りの
ビットとを有する２進表現を引出す。

したがって、この発明のさらに他の目的はバイポーラ入
力電圧に応答する電荷平衡電圧／周波数変換器を使用す
る新しい改良されたアナログ−デジタル変換器を提供す
ることである。

この発明のさらなる目的は０ボルト付近における電圧変
化に対して非常に正確にかつ感応する新しい改良された
バイポーラアナログ−デジタル変換器を提供することで
ある。

本発明のさらなる目的は入力をサンプリングするのに短
い時間だけが必要でありながら高いレベルの精度および
分解能を維持することができるアナログ−デジタル変換
器を実現することである。

本発明の上記およびさらなる他の目的、特徴および利点
は添付の図面と関連して特にとられたときに、或る特定
的実施例の以下の詳細な説明を考慮して明らかとなる。

この発明の詳細な開示 第１図を参照すると、バイポーラアナログ電圧源11はア
ナログ−デジタル変換器12の入力に接続される出力を発
生させ、これは電荷平衡電圧／周波数変換器13、極性検
出器14、制御論理ネットワーク15ならびに周波数および
極性−デジタル変換器16を含む。極性検出器14は源11の
出力に直接接続され、入力において存在する電圧の極性
を示す２進信号を引出す。

電荷平衡電圧／周波数変換器13は源11の出力および検出
器14から引出された極性表示信号に対して直接反応し
て、直線の変化を有する三角形波出力を引出し、正の極
性を有する源11の電圧に応答して、変換器は源11からの
増大する入力電圧で直線的に増大する周波数の波形を引
出し、源11から負の極性電圧に応答して、変換器は源11
からの入力電圧の増大する大きさで直線的に減少する周
波数の波形を引出す。基準電圧源28および抵抗器120は
変換器の入力に定バイアス電流を与えて、波形の最少ス
ロープがまたそれゆえ変換器の最小周波数が必ず０より
大きく、好ましくは10kHz近くであることを確実にす
る。比較器24およびワンショットマルチバイブレータ25
は三角形波に応答して三角形波周波数に等しい周波数を
有する出力パルスを発生する。周波数および極性−デジ
タル変換器16は可変の周波数および極性入力信号に応答
して、源11の極性を表わす極性ビットと、源11の電圧の
大きさを表わす付加的ビットとを有するデジタル表現を
引出す。制御論理回路62は信号を極性検出器14および変
換器16に与えてその動作を制御する。

電荷平衡電圧／周波数変換器13は抵抗器21、演算増幅器
22およびフィードバックキャパシタ23を備えるアナログ
積分器を含む。抵抗器21は電圧源11の出力端子と増幅器
22の反転入力端子の間に接続され、キャパシタ23は増幅
器の出力端子と増幅器の反転入力端子の間に接続され
る。演算増幅器22の出力は第２の接地された入力を有す
る比較器24の入力に与えられ、比較器は０以下の増幅器
22の出力に応答して正の電圧信号を引出す。それ以外の
すべてのとき、比較器24は０を引出す。

比較器24によって引出される信号は単安定マルチバイブ
レータ（ワンショットフリップフロップ）25の入力に与
えられ、そのワンショントは比較器24の正の遷移で与え
た後所定の期間バイナリ１正レベルを有するバイレベル
出力信号を引出す。それ以外のすべてのとき、ワンショ
ット25の出力はバイナリ０の接地レベルである。ワンシ
ョト25の出力はスイッチ26に対して制御入力として与え
られて、バイナリ０および１のレベルがワンショット25
からそれぞれ引出されるとスイッチは開くまたは閉じ
る。スイッチ26は負の定電流源27の出力と演算増幅器22
の反転入力端子の間で直列に接続される。

電圧源11の正の出力電圧に応答して、キャパシタ23は第
１および第２の所定の速度で循環的に充電および放電さ
れ、第１の速度は抵抗器21をわたって与えられる源11か
らの電圧によって引き起こされる電流と源27からの定電
流の和によって決定される（スイッチ26が閉じている
間）。第２の速度は抵抗器21をわたって与えられる源11
からの電圧によってのみ決定される。スイッチ26が閉じ
られていると、増幅器22の反転入力に与えられる正味電
流は、定電流源27が抵抗器21をわたって源11から与えら
れる最大電流より大きいまたは等しい大きさを有する選
択に基づいて負である。

源11および源27から増幅器22の反転入力端子に与えられ
る正味負電流に応答して、増幅器はキャパシタ23が増幅
器22の出力によって充電されることによって正向きの直
線ランプ出力電圧を引出す。正向き直線ランプは所定の
期間維持され、これはワンショット25のバイナリ１出力
の持続期間によって決定され、それがスイッチ26が閉じ
られる時間の長さを決定する。

ワンショット25の出力がバイナリ０レベルに戻るのに応
答して、スイッチ26は開けられ、正の正味電流が抵抗器
21を介して源11から増幅器22の反転入力に与えられるの
を引き起こす。増幅器22の反転入力に与えられる正味正
電流は、キャパシタ23が放電されることによって直線に
減少するその出力で負の電圧ランプに反転される。増幅
器22の出力の負向きの電圧がゼロレベルに達するのに応
答して、比較器24はワンショット25をトリガする正の出
力遷移を引出し、ワンショットが前に言及した所定の期
間バイナリ１レベルを引出させて次のサイクルを定義す
る。増幅器22の出力の三角形波電圧はこうして電圧源11
の大きさによって決定される可変周波数を有する。

前述から、各動作サイクルの間にキャパシタ23に与えら
れまた取り除かれる電荷は０の正味値を有し、「電荷平
衡電圧／周波数変換器」の名前をもたらす。スイッチ26
が開いている間、増幅器22の反転入力端子に与えられる
唯一の入力電流は抵抗器21を介して、源11からくる。し
たがってキャパシタ23の充電および放電速度ならびにそ
れゆえキャパシタの充電および放電時に増幅器22の出力
のスロープに影響を及ぼす唯一の変数は、源11が正の値
を有する間の源11の電圧を示す。

前に説明した電荷平衡電圧／周波数変換器のエレメント
は、その動作のように周知である。本発明に従って、キ
ャパシタ23の充電速度は、源11からの電圧が負のとき
に、正の基準電圧源28を増幅器22の反転入力に抵抗器21
を介して接続することによって変えられる。このような
変更は電荷平衡電圧／周波数変換器13があたかも源11か
らの正の極性のみの電圧に応答するかのように、同じ範
囲で動作するのを可能にする。源11の極性が負の間に増
幅器22の反転入力端子に与えられる電流の大きさは、抵
抗器121の値を抵抗器21の値に等しくセットすることに
よって、また基準電圧源28の電圧の大きさをVmaxに等し
くセットすることによって決定され、ここでVmaxは源11
の最大電圧に等しい。R121＝R21およびVref＝Vmaxを設
定することはこの発明では重要でないが、それによって
実現は簡単になる。源11の電圧が負の間に基準電圧源28
から与えられる電流の大きさをVmaxに対応するように選
択することは、キャパシタ23が源11からの正の電圧の場
合と同じように、源11からの負の電圧に対して同じ態様
および同じ速度で循環的に充電および放電されることを
確実にする。

このために、電荷平衡電圧／周波数変換器13は基準電圧
源28、抵抗器121、および源28の出力と抵抗器121の一方
端部の間に接続されるスイッチ29と回路をなす。抵抗器
121の他方端部は増幅器22の反転入力端子に接続され
る。源28は抵抗器R121を介して定電流出力を与えるが、
これはキャパシタ23を介してその端子に電流を与えるこ
とによって反転入力端子を接地電位に非常に近い定電圧
に保つ増幅器22の能力に基づく。源11および基準電圧源
28からの電流の和は、電圧源11が負の値を引出すときの
み電圧源28が与えられるので、Vmax/R21を決して越えな
い。したがって源11から与えられる負の電圧および抵抗
器121を介して与えられる基準電圧源28を伴う電圧／周
波数変換器の動作は、基準電圧源28が与えられないで電
圧源11から正の電圧が与えられる動作と実質的に同じで
ある。しかし、基準電圧源28の適用は絶対値回路が行な
うような電圧／周波数特性を反転しようとするのではな
く、むしろその特性をオフセットすることを思い出すの
が重要である。さらにオフセットの基準電圧源28を与え
ることは、たとえば1MHz増幅器に対して100マイクロ秒
までの著しい安定化時間を必要とする増幅器22の入力電
圧または出力電圧が変化するのを引き起こさないことに
注意するのも重要である。むしろ、増幅器22のの出力電
圧が変化する速度において変化を引き起こし、これはは
るかに短い時間、たとえば1MHz増幅器に対して１マイク
ロ秒のオーダで起こる。

源11からの負の出力電圧に応答してスイッチ29が閉じら
れている間、またワンショット25のバイナリ１出力レベ
ルに応答してスイッチ26が閉じられている間、キャパシ
タ23は充電され、結果として演算増幅器22の出力で正向
き直線電圧ランプが引出される。ワンショット25のバイ
ナリ１出力が完了されて所定の期間の終わりにスイッチ
26が開かれるのに応答して、抵抗器21を介して源11から
与えられる負の電流およびスイッチ29と抵抗器121を介
して結合される源28の正の電流のみが増幅器22の反転入
力端子に流れ、増幅器22の出力端子で負向きの出力直線
電圧ランプをもたらす。負向き出力電圧が０のレベルに
達すると、比較器24はワンショット25をトリガして、サ
イクルを完了させる。

電圧源11の所与の大きさに対して、キャパシタ23の充電
および放電速度は異なってもよい。それらは三角形波形
を形成するために組合わせられて、これは源11からの電
圧値と対応する周波数を有し、ワンショット25がその同
じ周波数でパルスを出力させる。電圧／周波数変換器13
の出力周波数と、源11からの電圧の大きさおよび極性の
間の関係は第２図で示される。そこでは、源11の電圧が
０ボルトから性の方向に＋Vmaxの最大値に増大すると、
電圧／周波数変換器13から引出される周波数は直線31で
示されるように、直線の単調な態様でfminからfmaxに増
大する。０ボルトから−Vmaxに増大する源11の電圧に応
答して、電圧／周波数変換器13の出力周波数は、直線32
で示されるように、直線の単調な態様でfmaxからfminに
減少する。典型的な例では、fminおよびfmaxの値は、Vm
axの値が10ボルトである間、それぞれ10kHzおよび100kH
zである。いずれにしても、fminの値は抵抗器120を介し
て基準電圧源28から演算増幅器22の反転入力に流れるオ
フセット電流によって故意に０より大きく維持される。

前述から、極性検出器14によって検出されて、源11から
引出される電圧の極性の関数として、０ボルトの付近に
おける電圧／周波数変換器13の出力周波数において著し
い有限のジャンプがあるのは明らかである。

源11からの出力電圧が＋Vmax/4および−Vmax/4に等しい
のに応答して、電圧／周波数変換器13における増幅器22
によって引出された三角形波形は、第3a図および第3b図
でそれぞれ示される。スイッチ26が閉じられると、I27
が源27からの電流である（I27−Vmax/4R21−Vmax/R12
0）の値によって決定される速度で、第3a図で波セグメ
ント33によって示されるようにキャパシタ23は直線的に
充電され、増幅器22の出力はワンショット25がバイナリ
１出力を引出す間の期間に等しい所定の時間T1で増加す
る。時間T1が満了すると、増幅器22の出力電圧は、波形
セグメント24で示されるように、V1から０に直線的に減
少する。波形セグメント34のスロープは（−Vmax/4R21
−Vmax/R120）の値によってのみ決定される。前述か
ら、波形セグメント34の存続期間は可変であり、増幅器
22によって引出される三角形波出力の周波数とワンショ
ット25から引出されるパルスの周波数の主要行列式であ
ることが理解される。

源の極性が正のままである間に源11の電圧が変化する
と、三角形波の最大電圧および三角形波の周波数も変化
する。源11の正の電圧の大きさが減少すると、三角形波
の最大電圧は増大し、正向き波セグメント33のスロープ
においてわずかな増加および負向き波セグメント34のス
ロープにおいて著しい減少が伴う。こうして、セグメン
ト34はゼロ電圧に達するのにより多くの時間を必要と
し、示される三角形波形の周波数を減少させる。波セグ
メント33が及ぶ期間は一定でありかつワンショット25に
よって決定されるので、セグメント33のスロープは波形
の周波数に直接影響を及ぼさない。しかし、セグメント
34のスロープが緩やかであればあるほど、その完了の所
定レベルに達するのは遅くなり、波形のより長い期間お
よびより低い周波数をもたらす。したがって、源11の正
電圧の大きさが減少すると、三角形波の周波数は正向き
波セグメント33の定間隔にもかかわらず減少する。

第3b図で示されるように、源11が大きさVmax/4を有する
負の出力電圧を引出すのに応答して増幅器22の三角形波
出力を考える。各サイクルの充電部分の間、セグメント
35の直線波形で示されるように、スイッチ26および29は
閉じられ、源11、27および28から増幅器22の反転入力端
子に流れる正味電流は（−Vmax/4R21−I27＋Vmax/R120
＋Vmax/R121）であり、ここでVmax/R121は抵抗器121お
よびスイッチ29を介して基準電圧源28から流れる電流で
ある。I27は他のすべての電流をあわせたものよりもは
るかに大きいので、増幅器22の出力電圧は波セグメント
35で示されるように、正味電流によって決定されるスロ
ープで、ワンショット25によって決定される所定の長さ
の時間の間、ゼロ値から直線的に増大する。期間T1の満
了に応答してスイッチ26が開かれるのに応答して、キャ
パシタ23は（−Vmax/4R21＋Vmax/R120＋Vmax/R121）に
よって決定される直線速度で０ボルトに放電され、第3b
図における負向き直線放電セグメント36のスロープは、
第3a図における波形セグメント波形34のスロープよりも
大きい。波形セグメント36は０レベルが比較器24によっ
て検出されるまで続き、ワンショット25のトリガがスイ
ッチ26を閉じさせ、サイクルを完了させる。波形セグメ
ント36のスロープが波形セグメント34よりも大きいの
で、増幅器22の三角形波出力およびワンショット25によ
って引出されたパルスの周波数は、源11の電圧が＋Vmax
/4である場合よりも、源11の電圧が−Vmax/4である場合
の方が大きい。

極性検出器14は、バイポーラアナログ電圧源11の出力に
応答するように接続される信号入力端子と、第２の接地
された入力端子とを有する電圧比較器41を含む。源11か
らの比較器41への入力電圧が０に等しいまたは０より大
きいことに応答して、比較器はバイナリ０出力レベルを
引出し、源11の電圧が負であることに応答して、比較器
41はバイナリ１出力レベルを引出す。

比較器41によって引出されたバイナリレベルはＤフリッ
プフロップ42によって１回サンプリングされるが、これ
は源11からの電圧が与えられたすぐ後で、しかし周波数
−デジタル変換器16が変換器13の出力周波数をカウント
する前に行なわれる。フリップフロップ42のＱ出力はス
イッチ29に対して制御信号として、また周波数−デジタ
ル変換器16に対して極性ビットとして与えられる。

周波数−デジタル変換器16は、電圧／周波数変換器13か
らの最大周波数よりもはるかに高い周波数、たとえば40
MHzで動作する局部発振器61の周波数をカウントするカ
ウンタ50と、ワンショット25からのパルスをカウントす
るカウンタ51とを含む。カウンタ50はワンショット25の
出力がハイからローに遷移したすぐ後で高周波数クロッ
クパルスをカウントし始め、クロックパルスの予め定め
られた数に応答して最小のサンプル時間を確立する。そ
のサンプル時間の間、カウンタ51はワンショット25の後
続のハイからローへの遷移をカウントする。所定サンプ
ル時間の終わりで、カウンタ50は０にリセットされる、
または単に「ロールオーバ」し、再びカウントを始め
る。カウンタ50は、カウンタ50および51の両方を止める
ワンショット25の次のハイからローの遷移出力までカウ
ントを続ける。このとき、カウンタ51は電圧／周波数変
換器の周波数サイクルの正確な数に対応する数字を含
み、カウンタ50はカウンタ50が０にリセットされた所定
の数に加えられる数字を含み、電圧／周波数サイクルの
全回数が起こるのに必要な時間の長さを決定する。カウ
ンタ51からのサイクルの回数を、カウンタ50からのサイ
クルに対して必要な時間の長さで除算することによっ
て、電圧／周波数変換器の周波数は数サイクルにおいて
高い程度の分解能で決定される。この方法は、非常に高
い局部発振器周波数で使用して、電圧／周波数変換器の
１サイクル内で望ましい周波数データを得ることができ
る。実際、これは電圧／周波数変換器13の位相ノイズ、
およびカウンタ50が動作する最大クロック周波数によっ
て制限される。

カウンタ51からのサイクルの回数を、カウンタ50によっ
て引出される時間の長さによって除算することは、ハー
ドウェアまたはソフトウェアのどちらでも行なうことが
できる。極性ビットは除算の結果と数学的に組合わせら
れて、源11によって与えられる電圧に対応する正しい正
または負の数に周波数をマップする。再度、このマッピ
ングはハードウェアでもソフトウェアでも行なうことが
できる。一旦このマッピングがなされると、極性ビット
および電圧の大きさに対応する数は、源11からの入力電
圧の読取りとして利用できる。

この発明の１つの特定的実施例が説明されたが、特定的
に示されかつ説明された実施例の詳細において変形は、
前掲の特許請求の範囲で定義されるこの発明の真の精神
および範囲から逸脱することなく行なわれることは明ら
かである。

【図面の簡単な説明】

第１図は本発明に従った電荷平衡電圧／周波数変換器を
使用するアナログ−デジタル変換器の回路図である。 第２図は第１図のアナログ−デジタル変換器で使用され
る電荷平衡電圧／周波数変換器の入力電圧出力周波数応
答の図である。 第3a図および第3b図は第１図の回路の動作を分析するの
に役立つ一連の波形図である。 図において、11は電圧源、12はアナログ−デジタル変換
器、13は電荷平衡電圧／周波数変換器、14は極性検出
器、15は論理ネットワーク、16は周波数および極性−デ
ジタル変換器、21は抵抗器、22は演算増幅器、23はキャ
パシタ、24は比較器、25はワンショットマルチバイブレ
ータ、26はスイッチ、27は電流源、28は基準電圧源、51
はカウンタである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール・アール・ランツ アメリカ合衆国、ワシントン州、シアト ル、ノース・イースト、フィフティセカン ド・アベニュ、4305 (56)参考文献 特開 昭53−111268（ＪＰ，Ａ) 特開 昭63−309025（ＪＰ，Ａ) 特開 昭63−245128（ＪＰ，Ａ) 特開 平２−248118（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１および第２の反対の極性の間で変化す
   る単一の入力電圧を出力周波数に変換するための回路で
   あって、前記出力周波数は前記入力電圧の値に関係し、
   前記入力電圧の値はゼロを含み、前記出力周波数は、ゼ
   ロの前記入力電圧値に対して非ゼロの値を有し、 前記変換するための回路は、 前記入力電圧の極性を検出する手段と、 所定の電流を供給する電流源と、 所定のバイアス電圧を供給するバイアス電圧源と、 前記入力電圧を電流に変換する第１の抵抗手段と、 前記所定のバイアス電圧を電流に変換する第２の抵抗手
   段と、 前記電流源と前記第１および第２の抵抗手段とに結合さ
   れたキャパシタと、 前記電流源と前記第１および第２の抵抗手段とから供給
   される電流に応答して、前記キャパシタを横切る互いに
   反対の第１および第２の方向に前記キャパシタを周期的
   に充電する手段とを備え、これにより前記第１および第
   ２の方向における充電の各サイクル期間中にゼロの平均
   電荷が前記キャパシタに与えられ、 前記第１および第２の方向における充電の前記各サイク
   ルの周期を検出して、検出された周期に対応する前記出
   力周波数に変換する手段をさらに備え、 前記キャパシタを充電する手段は、 （ａ） 前記キャパシタが、前記入力電圧が前記第１の
   極性を有している間の充電の各サイクルの所定の期間中
   に、前記入力電圧および前記所定の電流の値によって定
   められる第１の速度で前記第１の抵抗手段および前記電
   流源から供給される電流によって前記第１の方向に充電
   され、 （ｂ） 前記キャパシタが、前記入力電圧が前記第１の
   極性を有している間の充電の前記各サイクルの残りの期
   間中に、前記入力電圧の値によって定められる第２の速
   度で前記第１の抵抗手段から供給される電流によって前
   記第２の方向に充電され、 （ｃ） 前記キャパシタが、前記入力電圧が前記第２の
   極性を有している間の充電の各サイクルの前記所定の期
   間中に、前記入力電圧と、前記所定のバイアス電圧と、
   前記所定の電流との値によって定められる第３の速度で
   前記第１および第２の抵抗手段と前記電流源とから供給
   される電流によって前記第１の方向に充電され、かつ （ｄ） 前記キャパシタが、前記入力電圧が前記第２の
   極性を有している間の充電の前記各サイクルの残りの期
   間中に、前記入力電圧および前記所定のバイアス電圧の
   値によって定められる第４の速度で前記第１および第２
   の抵抗手段から供給される電流によって前記第２の方向
   に充電されるように、 前記キャパシタの前記第２の抵抗手段および前記電流源
   への接続を切換えるスイッチング手段を含み、 前記所定のバイアス電圧と前記所定の電流とは互いに反
   対の極性を有し、かつ前記所定のバイアス電圧は、前記
   入力電圧の前記第１の極性のフルスケール値に等しい、
   回路。