JPH07121446A - コンピュータのデータ転送方法 - Google Patents

コンピュータのデータ転送方法

Info

Publication number
JPH07121446A
JPH07121446A JP5266769A JP26676993A JPH07121446A JP H07121446 A JPH07121446 A JP H07121446A JP 5266769 A JP5266769 A JP 5266769A JP 26676993 A JP26676993 A JP 26676993A JP H07121446 A JPH07121446 A JP H07121446A
Authority
JP
Japan
Prior art keywords
storage device
data
processing unit
central processing
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5266769A
Other languages
English (en)
Inventor
Shinji Itazawa
伸二 板沢
Yasuyuki Yokota
泰幸 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Engineering Co Ltd filed Critical Hitachi Computer Engineering Co Ltd
Priority to JP5266769A priority Critical patent/JPH07121446A/ja
Publication of JPH07121446A publication Critical patent/JPH07121446A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 中央処理装置と隣接しない階層構造の記憶装
置との間でデータ転送経路を選択可能とし、記憶装置に
対するヒット率を向上させ、かつ中央処理装置のデータ
アクセス時間が短縮できるコンピュータのデータ転送方
法を提供する。 【構成】 隣接しない階層構造の少なくとも2つの記憶
装置を持つコンピュータ・アーキテクチャとされ、中央
処理装置1、主記憶装置2、バッファ記憶装置3から構
成され、中央処理装置1と主記憶装置2の間にバッファ
記憶装置3が接続されている。そして、主記憶装置2お
よびバッファ記憶装置3には、プログラムおよび各種デ
ータが格納され、これらのエリアは一定の大きさに区切
ったデータブロック4に分割され、各データブロック4
毎に中央処理装置1からのアクセス要求をカウントし、
このカウント値の比較によりデータ転送経路を決定する
参照バイト5とデータエリア6とが設けられている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータのデータ
転送技術に関し、特に中央処理装置と記憶装置間でのデ
ータ転送において、バッファ記憶装置におけるヒット率
を向上させ、かつデータアクセス時間の短縮が可能とさ
れるコンピュータのデータ転送方法に適用して有効な技
術に関する。
【0002】
【従来の技術】たとえば、中央処理装置と記憶装置間で
のデータ転送において、記憶装置のアクセス時間を短縮
するために、中央処理装置と主記憶装置との間にバッフ
ァ記憶装置が置かれて使用されているが、中央処理装置
からアクセス要求のあったデータはバッファ記憶装置か
ら転送される。
【0003】すなわち、現在のアーキテクチャでは、中
央処理装置からアクセス要求のあったデータが、バッフ
ァ記憶装置上に存在しない場合、主記憶装置上の該当デ
ータは必ず、一旦バッファ記憶装置に取り込まれてから
中央処理装置へと転送されるようになっている。
【0004】なお、このようなコンピュータのアーキテ
クチャに関しては、たとえば昭和63年2月25日、株
式会社オーム社発行、「1種情報処理シリーズ コン
ピュータアーキテクチャ」P120〜P126などに記
載されている。
【0005】
【発明が解決しようとする課題】ところが、前記のよう
な技術においては、常にアクセス要求のあった情報がバ
ッファ記憶装置から中央処理装置に転送され、これは極
めてアクセス頻度の低いデータの場合も同様であり、こ
のためにアクセス頻度の極めて低いデータに対してアク
セス要求があった場合、主記憶装置とバッファ記憶装置
との間でデータのスワッピングが繰り返され、アクセス
時間冗長の原因となっている。
【0006】すなわち、バッファ記憶装置に送られた情
報がアクセス頻度の低い情報、たとえば極端なときには
その時の1度しか使われないようなデータである場合、
そのデータをバッファ記憶装置上に取り込んだことによ
り、そのヒット率が低下するという問題がある。
【0007】さらには、不当に主記憶装置とバッファ記
憶装置との間でデータのスワッピングが行われることに
なり、このデータのスワッピングの繰り返しにより転送
時間が長くなるという問題も生じる。
【0008】そこで、本発明の目的は、以上のようなデ
ータ転送の機構を見直し、中央処理装置と隣接しない階
層構造の記憶装置との間でデータ転送経路を選択可能と
し、記憶装置に対するヒット率を向上させ、かつ中央処
理装置と記憶装置間のデータアクセス時間を短縮するこ
とができるコンピュータのデータ転送方法を提供するこ
とにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0011】すなわち、本発明のコンピュータのデータ
転送方法は、中央処理装置と、隣接しない階層構造の少
なくとも第1記憶装置および第2記憶装置との間でデー
タ転送を行うコンピュータであって、第1記憶装置およ
び第2記憶装置のそれぞれに、中央処理装置からのアク
セス要求をカウントする参照情報をデータブロック毎に
設け、このデータブロック毎の参照情報を元にしてデー
タ転送経路を選択可能とするものである。
【0012】このとき、前記中央処理装置からのアクセ
ス要求に対して第1記憶装置から第2記憶装置を経由し
てデータ転送する場合に、アクセス要求に該当する第1
記憶装置のデータブロックの参照情報と、第2記憶装置
で最もアクセス要求の少ないデータブロックの参照情報
とを比較し、第1記憶装置の参照情報のカウント数が小
さいかまたは等しい場合は、この第1記憶装置から直接
中央処理装置へデータ転送し、逆に第2記憶装置の参照
情報のカウント数が小さい場合は、この第2記憶装置と
第1記憶装置との間でデータ交換して第2記憶装置にデ
ータを格納した後に、第2記憶装置から中央処理装置へ
データ転送するようにしたものである。
【0013】また、前記階層構造の少なくとも第1記憶
装置および第2記憶装置の他に、中央処理装置からのア
クセス要求をカウントする参照情報が設けられた仮想記
憶としての外部記憶装置を持ち、この外部記憶装置、第
1記憶装置および第2記憶装置と、中央処理装置との間
でデータ転送経路を選択可能とするようにしたものであ
る。
【0014】
【作用】前記したコンピュータのデータ転送方法によれ
ば、中央処理装置からのアクセス要求をカウントする参
照情報が、隣接しない階層構造の第1記憶装置、第2記
憶装置のデータブロック毎に設けられることにより、第
1記憶装置から第2記憶装置を経由して中央処理装置に
データ転送する場合に、アクセス要求に該当する第1記
憶装置のデータブロックの参照情報と、第2記憶装置で
最もアクセス要求の少ないデータブロックの参照情報と
を比較し、データ転送経路を選択的に決定することがで
きる。
【0015】たとえば、原則的に中央処理装置からのア
クセス要求が第2記憶装置に対して行われるときに、第
2記憶装置の参照情報に比べて第1記憶装置の参照情報
のカウント数が小さいかまたは等しい場合は、第1記憶
装置から直接中央処理装置へデータを転送することがで
きる。
【0016】逆に、第1記憶装置の参照情報に比べて第
2記憶装置の参照情報のカウント数が小さい場合は、第
2記憶装置と第1記憶装置との間でデータ交換をした
後、従来と同様に第2記憶装置から中央処理装置へデー
タを転送することができる。
【0017】これにより、アクセス頻度の低いデータブ
ロックは、第2記憶装置には取り込まれず、主記憶装置
から直接中央処理装置へと転送されるので、第2記憶装
置上にはアクセス頻度の高いデータが常駐することにな
り、中央処理装置からのアクセス要求に対するヒット率
を向上させることができる。
【0018】また、第2記憶装置の参照情報のカウント
数が第1記憶装置より小さいときにのみデータの交換が
行われるので、第1記憶装置と第2記憶装置間での不必
要なデータ交換が行われなくなり、中央処理装置と記憶
装置間のデータのアクセス時間を短縮することができ
る。
【0019】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【0020】図1は本発明の一実施例であるコンピュー
タのデータ転送方法において、アーキテクチャによるデ
ータフローおよびデータブロックを示す概略構成図、図
2は本実施例において、中央処理装置が要求した情報が
バッファ記憶装置上に存在せず、かつバッファ記憶装置
上に空いているデータエリアがない場合の処理手順を示
すフロー図である。
【0021】まず、図1により、本実施例のコンピュー
タのデータ転送方法におけるアーキテクチャの構成を説
明する。
【0022】本実施例のコンピュータのデータ転送方法
におけるアーキテクチャは、たとえば説明を簡単にする
ために、隣接しない階層構造の少なくとも2つの記憶装
置を持つコンピュータ・アーキテクチャとされ、中央処
理装置1、主記憶装置(第1記憶装置)2、バッファ記
憶装置(第2記憶装置)3から構成され、中央処理装置
1と主記憶装置2の間にバッファ記憶装置3が接続さ
れ、これらの間でデータ転送が行われるようになってい
る。
【0023】主記憶装置2およびバッファ記憶装置3に
は、プログラムおよび各種データが格納され、これらの
エリアは一定の大きさに区切ったデータブロック4に分
割され、各データブロック4毎に中央処理装置1からの
アクセス要求をカウントする1バイトの大きさの参照バ
イト(参照情報)5とデータエリア6とが設けられてい
る。
【0024】そして、中央処理装置1から任意のデータ
ブロック4に対してアクセス要求がある度に、そのデー
タブロック4が持つ参照バイト5がカウントアップさ
れ、各データブロック4に中央処理装置1からのアクセ
ス回数がデータとして保持されるようになっている。
【0025】次に、本実施例の作用について、実際に中
央処理装置1からのアクセス要求に対して、主記憶装置
2またはバッファ記憶装置3からデータ転送する場合を
説明する。
【0026】始めに、中央処理装置1からのアクセス要
求に対し、その情報がバッファ記憶装置3に存在せず、
かつバッファ記憶装置3上に空いているデータブロック
4がある場合は、主記憶装置2からバッファ記憶装置3
に一旦データを取り込む。
【0027】そして、バッファ記憶装置3から中央処理
装置1へデータを転送する。これは、従来の方式と同様
であり、またバッファ記憶装置3に該当するデータが存
在する場合にも、従来と同様にバッファ記憶装置3から
中央処理装置1にデータが転送される。
【0028】一方、中央処理装置1が要求した情報がバ
ッファ記憶装置3上に存在せず、かつバッファ記憶装置
3上に空いているデータブロック4がない場合には、無
条件で該当するデータブロック4をバッファ記憶装置3
に取り込むことはせず、図2に示す手順でアクセス処理
を実行する。
【0029】まず、主記憶装置2において、この主記憶
装置2上の中央処理装置1からのアクセス要求に該当す
るデータブロック4を抽出し、このデータブロック4の
参照バイト5に記載されているアクセス回数を読み取る
(ステップ201)。
【0030】この場合に、主記憶装置2上のデータブロ
ック4の抽出については、たとえばデータブロック4の
座標情報だけを保持するディレクトリに、各データブロ
ック4のアクセス回数の情報を持たせ、このディレクト
リにより該当するデータブロック4を検索するなどの方
法が考えられる。
【0031】さらに、バッファ記憶装置3において、こ
のバッファ記憶装置3上のデータブロック4を参照し、
中央処理装置1からのアクセス回数の最も少ないデータ
ブロック4を前記と同様にディレクトリ検索などで抽出
し、このデータブロック4の参照バイト5に記載されて
いるアクセス回数を読み取る(ステップ202)。
【0032】そして、主記憶装置2から読み出した該当
するデータブロック4のアクセス回数と、バッファ記憶
装置3から読み出した最もアクセス要求の少ないデータ
ブロック4のアクセス回数とを比較する(ステップ20
3)。
【0033】この結果、主記憶装置2から読み出した該
当するデータブロック4のアクセス回数の方が少ないか
または等しい場合、すなわちバッファ記憶装置3上に、
該当するデータブロック4よりもアクセス回数の少ない
データブロック4がない場合には、主記憶装置2のデー
タブロック4の参照バイト5をカウントアップした後、
データ転送経路aにより直接、主記憶装置2から中央処
理装置1へデータ転送する(ステップ204)。
【0034】これにより、従来のようにバッファ記憶装
置3を経由することなく、本実施例の特徴であるデータ
転送経路aをもとに、直接、中央処理装置1に対して主
記憶装置2からデータを転送することができる。
【0035】逆に、バッファ記憶装置3から読み出した
データブロック4のアクセス回数の方が少ない場合、す
なわちバッファ記憶装置3上に、該当するデータブロッ
ク4よりもアクセス回数の少ないデータブロック4があ
る場合には、バッファ記憶装置3のデータブロック4の
参照バイト5をカウントアップした後、従来と同様のデ
ータ転送経路bにより、主記憶装置2の該当するデータ
ブロック4とバッファ記憶装置3の最もアクセス回数の
少ないデータブロック4とのデータスワッピングを行う
(ステップ205)。
【0036】そして、主記憶装置2とバッファ記憶装置
3間のデータスワッピングにより、主記憶装置2からバ
ッファ記憶装置3に中央処理装置1からのアクセス要求
に該当するデータブロック4が転送され、これによって
従来と同様のデータ転送経路cにより、中央処理装置1
に対してバッファ記憶装置3からのデータ転送が行われ
る(ステップ206)。
【0037】従って、本実施例のコンピュータのデータ
転送方法におけるアーキテクチャによれば、主記憶装置
2およびバッファ記憶装置3に、データブロック4毎に
参照バイト5が設けられることにより、中央処理装置1
からのアクセス要求に該当する主記憶装置2のデータブ
ロック4の参照バイト5と、バッファ記憶装置3で最も
アクセス回数の少ないデータブロック4の参照バイト5
とを比較し、この結果に応じてデータ転送経路を選択し
て決定することができる。
【0038】これにより、バッファ記憶装置3の参照バ
イト5に比べて主記憶装置2の参照バイト5のアクセス
回数が少ないかまたは等しい場合には、主記憶装置2か
ら直接中央処理装置1へデータを転送することができ、
バッファ記憶装置3には常にアクセス頻度の高いデータ
が格納されるので、中央処理装置1からのアクセス要求
に対するヒット率を向上させることができる。
【0039】また、バッファ記憶装置3の参照バイト5
のアクセス回数の方が少ない場合にのみ、主記憶装置2
とバッファ記憶装置3間のデータスワッピングが行わ
れ、主記憶装置2とバッファ記憶装置3間での不必要な
データの交換がなくなるので、中央処理装置1のデータ
のアクセス時間を短縮することができる。
【0040】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0041】たとえば、本実施例のコンピュータのデー
タ転送方法におけるアーキテクチャについては、中央処
理装置1と主記憶装置2との間にバッファ記憶装置3を
1つだけ持つ場合について説明したが、本発明は前記実
施例に限定されるものではなく、外部記憶装置を使用す
る場合、バッファ記憶装置を階層構造に複数個持つ場合
などについても広く適用可能である。
【0042】たとえば、外部記憶装置を使用する場合に
は、前記バッファ記憶装置などと同様に中央処理装置か
らのアクセス要求をカウントする参照情報を設け、外部
記憶装置から直接中央処理装置へデータ転送したり、外
部記憶装置から主記憶装置を経由して中央処理装置へデ
ータ転送するなど、データのアクセス時間を考慮して最
適なデータ転送経路を選択して決定することができる。
【0043】また、複数個のバッファ記憶装置を持つ場
合にも、中央処理装置に接続するバッファ記憶装置に
は、データアクセス時間を考慮してデータ格納容量の小
さい記憶装置を接続する構成が望ましい。
【0044】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【0045】(1).第1記憶装置および第2記憶装置のそ
れぞれに、中央処理装置からのアクセス要求をカウント
する参照情報をデータブロック毎に設けることにより、
中央処理装置からのアクセス要求に該当する第1記憶装
置のデータブロックの参照情報と、第2記憶装置で最も
アクセス要求の少ないデータブロックの参照情報とを比
較し、中央処理装置と、第1記憶装置および第2記憶装
置との間でデータ転送経路を選択的に決定することがで
きる。
【0046】(2).前記(1) により、原則的に中央処理装
置から第2記憶装置に対してアクセス要求が行われると
き、中央処理装置からのアクセス要求に該当する情報が
第2記憶装置上に存在せず、かつ第2記憶装置上に空き
エリアがなく、第2記憶装置の参照情報に比べて第1記
憶装置の参照情報のカウント数が小さいかまたは等しい
場合は、第2記憶装置を介さずに、第1記憶装置から直
接中央処理装置へデータ転送することができるので、ア
クセス頻度が低いデータは第2記憶装置に取り込まれな
いため、本発明によるアーキテクチャを使用すればする
ほど第2記憶装置内には真にアクセス頻度の高いデータ
が常駐することになるので、中央処理装置からのアクセ
ス要求による第2記憶装置に対するヒット率の向上が可
能となる。
【0047】(3).前記(2) に加え、さらに第1記憶装置
の参照情報に比べて第2記憶装置の参照情報のカウント
数が小さい場合にのみ、第2記憶装置と第1記憶装置と
の間でデータ交換が行われるので、第1記憶装置と第2
記憶装置間での不必要なデータの差し換えが行われなく
なり、中央処理装置のデータアクセス時間の短縮が可能
となる。
【0048】(4).前記(1) 〜(3) により、特に中央処理
装置と隣接しない階層構造の記憶装置間でのデータ転送
において、中央処理装置に直接接続される記憶装置に対
するヒット率を向上させ、かつ中央処理装置のデータア
クセス時間の短縮が可能とされるコンピュータ・アーキ
テクチャを得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例であるコンピュータのデータ
転送方法において、アーキテクチャによるデータフロー
およびデータブロックを示す概略構成図である。
【図2】本実施例において、中央処理装置が要求した情
報がバッファ記憶装置上に存在せず、かつバッファ記憶
装置上に空いているデータエリアがない場合の処理手順
を示すフロー図である。
【符号の説明】
1 中央処理装置 2 主記憶装置(第1記憶装置) 3 バッファ記憶装置(第2記憶装置) 4 データブロック 5 参照バイト(参照情報) 6 データエリア

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 中央処理装置と、隣接しない階層構造の
    少なくとも第1記憶装置および第2記憶装置との間でデ
    ータ転送を行うコンピュータであって、前記第1記憶装
    置および第2記憶装置のそれぞれに、前記中央処理装置
    からのアクセス要求をカウントする参照情報をデータブ
    ロック毎に設け、該データブロック毎の参照情報を元に
    してデータ転送経路を選択可能とすることを特徴とする
    コンピュータのデータ転送方法。
  2. 【請求項2】 前記中央処理装置からのアクセス要求に
    対して前記第1記憶装置から前記第2記憶装置を経由し
    てデータ転送する場合に、前記アクセス要求に該当する
    前記第1記憶装置のデータブロックの参照情報と、前記
    第2記憶装置で最もアクセス要求の少ないデータブロッ
    クの参照情報とを比較し、前記第1記憶装置の参照情報
    のカウント数が小さいかまたは等しい場合は、該第1記
    憶装置から直接前記中央処理装置へデータ転送し、逆に
    前記第2記憶装置の参照情報のカウント数が小さい場合
    は、該第2記憶装置と前記第1記憶装置との間でデータ
    交換して該第2記憶装置にデータを格納した後に、該第
    2記憶装置から前記中央処理装置へデータ転送すること
    を特徴とする請求項1記載のコンピュータのデータ転送
    方法。
  3. 【請求項3】 前記階層構造の少なくとも第1記憶装置
    および第2記憶装置の他に、前記中央処理装置からのア
    クセス要求をカウントする参照情報が設けられた仮想記
    憶としての外部記憶装置を持ち、該外部記憶装置、前記
    第1記憶装置および前記第2記憶装置と、前記中央処理
    装置との間でデータ転送経路を選択可能とすることを特
    徴とする請求項1または2記載のコンピュータのデータ
    転送方法。
JP5266769A 1993-10-26 1993-10-26 コンピュータのデータ転送方法 Pending JPH07121446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5266769A JPH07121446A (ja) 1993-10-26 1993-10-26 コンピュータのデータ転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5266769A JPH07121446A (ja) 1993-10-26 1993-10-26 コンピュータのデータ転送方法

Publications (1)

Publication Number Publication Date
JPH07121446A true JPH07121446A (ja) 1995-05-12

Family

ID=17435450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5266769A Pending JPH07121446A (ja) 1993-10-26 1993-10-26 コンピュータのデータ転送方法

Country Status (1)

Country Link
JP (1) JPH07121446A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833429B1 (ko) * 2006-09-28 2008-05-29 후지쯔 가부시끼가이샤 스토리지 장치 및 데이터 전송 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833429B1 (ko) * 2006-09-28 2008-05-29 후지쯔 가부시끼가이샤 스토리지 장치 및 데이터 전송 방법

Similar Documents

Publication Publication Date Title
US6658549B2 (en) Method and system allowing a single entity to manage memory comprising compressed and uncompressed data
EP1794979B1 (en) Selective replication of data structure
US6226710B1 (en) Content addressable memory (CAM) engine
EP0130349B1 (en) A method for the replacement of blocks of information and its use in a data processing system
US6467000B1 (en) Sideband transfer of redundancy bits for reduction of redundant cacheline transfers
JP2001216194A (ja) 演算処理装置
US6847990B2 (en) Data transfer unit with support for multiple coherency granules
JP2001216193A (ja) キャッシュ機構およびキャッシュ機構の動作制御方法
US20060277326A1 (en) Data transfer system and method
US12561261B1 (en) Two-level context caching and eviction for scatter-gather DMA
JPS6145269B2 (ja)
JPS6217851A (ja) メモリ管理ユニット
CN101194235A (zh) 存储器控制装置及存储器控制方法
JPS60215261A (ja) バツフア記憶装置
JP3157673B2 (ja) 仮想記憶システム
JPS59218692A (ja) ロジカルバツフア記憶制御方式
JP2972568B2 (ja) バス拡張装置
JPH07210433A (ja) ファイルサーバ
JPH0436847A (ja) データ転送パス選択方法
JPS61272821A (ja) 磁気デイスク制御装置
JPH086853A (ja) 記憶制御方法
JPH0981454A (ja) キャッシュ記憶装置
JPH05324476A (ja) ディスクキャッシュ装置
JPH06149747A (ja) 複合計算機における計算機間通信方法および装置
JPH05158792A (ja) キャッシュバッファの一括読込み方式