JPH07121453A - データ修復方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的は、各１バイトデータごとにパリ
ティビットを付加し、外部記憶装置の９個のセクタに前
記のパリティビットを付加した９ビットのデータを１ビ
ットずつ割当て、８個のデータセクタと１個のパリティ
セクタを設けることにより、読み込み時に任意の１セク
タがＩＤ部またはデータ部のＣＲＣエラーや修復不可能
なＥＣＣエラーなどにより読み出し不可能となった場合
においても、そのデータを修復し、もと通りになったデ
ータを主記憶へ転送する方式を実現することにある。 【構成】プロセッサ，主記憶，ＩＤ部とデータ部を含む
セクタ構成にフォーマットされた媒体を使用するＦ／Ｄ
やＨ／Ｄ等の外部記憶装置、および前記外部記憶装置を
制御する外部記憶制御装置を含む情報処理装置システ
ム。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサと主記憶と
Ｆ／ＤやＨ／Ｄ等の外部記憶装置、および前記外部記憶
装置を制御する外部記憶制御装置を含む情報処理装置シ
ステムにおいて、ＩＤ部とデータ部を含むセクタ構成に
フォーマットされた外部記憶装置に格納された任意の１
セクタのデータを、ＩＤ部またはデータ部のＣＲＣエラ
ーや修復不可能なＥＣＣエラーなどにより読み出すこと
が不可能となった場合でも、そのデータを修復して読み
出すことが必要な情報処理装置に関する。

【０００２】

【従来の技術】従来は、外部記憶装置に格納さたデータ
の保護対策として、ＩＤ部やデータ部にＣＲＣ冗長ビッ
トやＥＣＣ冗長ビットを付加してデータの誤りの検出や
訂正を行っていた。しかし、ＣＲＣではデータの誤りは
訂正できず、また、ＥＣＣでもデータのバースト誤りに
対しては訂正不可能であり、この場合、１セクタ分のデ
ータが読み出せなくなるという欠点があった。また、外
部記憶装置に格納される重要なデータは、ＩＤ部または
データ部のＣＲＣエラーや修復不可能なＥＣＣエラーな
どによるリードエラーに対して、その重要なデータが格
納されているセクタのコピーを他のセクタに持つこと
や、大容量のデータの場合は、そのデータが格納されて
いる外部記憶装置以外の別の外部記憶装置に同一のデー
タを格納することにより、一方のデータが消失しても他
方のデータを使用することでデータの修復を図ってい
た。この方式によると、同一のデータを２か所に格納し
ているので本来のデータ容量に比べて２倍の容量が必要
になるという欠点がある。

【０００３】

【発明が解決しようとする課題】前記従来技術では、Ｉ
Ｄ部またはデータ部のＣＲＣエラーや修復不可能なECC
カラーなどにより、１セクタ分のデータを読み出すこと
が不可能となり、その読み出せなくなったデータを修復
することも不可能であるという問題があった。また、重
要データに対してコピーデータを持つことにより、２倍
の容量を占有してしまいデータ格納効率を低下させてし
まうという問題があった。

【０００４】

【課題を解決するための手段】前記の問題点を解決する
ために、本発明のデータ修復方式は、各１バイトデータ
ごとにパリティビットを付加し、外部記憶装置の９個の
セクタに前記のパリティビットを付加した９ビットのデ
ータを１ビットずつ割当て、８個のデータセクタと１個
のパリティセクタを設け、読み出し時にＩＤ部またはデ
ータ部のＣＲＣエラーや修復不可能なＥＣＣエラーなど
により１セクタ分のデータを読み出すことが不可能とな
った場合においても、そのデータを修復して読み出す方
式を実現することにある。

【０００５】

【作用】以下図１，図５を参照して本発明の作用につい
て説明する。

【０００６】図１は主記憶上と外部記憶装置上のデータ
のビット位置の関係を示したデータ格納概念図、図５は
本発明によるデータ修復例である。

【０００７】図１において、主記憶上の同一ビット位置
にあるデータは外部記憶装置の一つのセクタに順次格納
し、主記憶上のビット位置Ｄ０のデータ列からＤ７のデ
ータ列はセクタ０からセクタ７のデータに対応する。１
バイトごとに生成したパリティビットはセクタ８に格納
する。

【０００８】図５において、本発明のデータ修復方式の
データ修復概念を説明する。主記憶上のデータ４バイト
をＩＤ部とＥＣＣ機能付きのデータ部を含むセクタ構成
にフォーマットされた外部記憶装置に格納する場合、ま
ず各バイト毎にパリティビットを生成する。次に図１の
データ格納概念に従い、外部記憶装置のセクタ０からセ
クタ８に対して各バイトのＤ０ビットからＤ７ビット、
および、パリティビットであるＤＰビットを対応させて
格納する。外部記憶装置からのデータの読み出し時に、
セクタ３が修復不可能なＥＣＣエラーによりデータが読
み出せなかった場合、各バイトのＤ３ビットの値が不明
となる。ここで不明であるビットの位置が明らかである
ためパリティチェックにより、各バイトのＤ３の位置に
あるビットデータを修正することが可能である。以上に
より、読み出し後の主記憶上のデータと書き込み前の主
記憶上のデータは同一となり、修復不可能なＥＣＣエラ
ーによりデータが読み出せなかった場合でもデータの修
復が可能となる。

【０００９】本発明は、セクタ３に限らずセクタ０から
セクタ８の任意の１セクタのリードエラーにたいして有
効であり、外部記憶装置からのデータリード時のＩＤ部
やデータ部のＣＲＣエラー，修復不可能なＥＣＣエラ
ー，アドレスマークが見つからない場合のエラーなどに
対して有効である。

【００１０】

【実施例】以下図１，図２，図３，図４を参照して本発
明の実施例について説明する。

【００１１】図１は本発明のデータ格納概念図、図２は
本発明の一実施例の書き込みフローチャート、図３は本
発明の一実施例の読み出しフローチャート、図４は本発
明の一実施例のブロック図である。

【００１２】図４において１０はプロセッサ、２０は主
記憶、２１は主記憶内のプログラムエリア、２２は主記
憶内のデータエリア、２３は主記憶内のワークエリア、
３０は外部記憶装置制御装置、４０は外部記憶装置、５
０はバス、６０は外部バスである。

【００１３】本実施例では、制御は主記憶２０のプログ
ラムエリア２１に格納されているプログラムで行う。図
２は主記憶２０のデータエリア２２から外部記憶装置４
０へのデータの書き込み時のフローを示す。図３は外部
記憶装置４０から主記憶２０のデータエリア２２へのデ
ータの読み出し時のフローを示す。

【００１４】主記憶２０のデータエリア２２から外部記
憶装置４０へのデータの書き込み時は図２の書き込みフ
ローに従い、 (1）主記憶２０のデータエリア２２にあるデータ１バイ
トに対しパリティを生成し、それを付加し９ビットで構
成される１ワードを生成する。

【００１５】(2）１ワードをワークエリア２３内の９個
の記憶部に１ビット毎に格納する。

【００１６】(3) 転送すべきデータの最終バイトなら
(4）へ、最終バイトでないなら(1）へ戻る。

【００１７】(4）ワークエリア２３内の記憶部にあるデ
ータを外部記憶装置４０の対応する１セクタに書き込
む。

【００１８】(5）外部記憶装置４０の９セクタ目への転
送が終了していないなら(4）へ、終了したなら主記憶２
０のデータエリア２２から外部記憶装置４０へのデータ
の書き込み制御を終了する。

【００１９】以上の制御を実施することにより、主記憶
２０のデータエリア２２上のデータと外部記憶装置４０
上のデータのビット位置の関係は図１のデータ格納概念
図のようになる。

【００２０】外部記憶装置４０から主記憶２０のデータ
エリア２２へのデータの読み出し時は図２の読み出しフ
ローに従い、 (1）外部記憶装置４０から１セクタ分のデータを読み出
し、対応するワークエリア２３の記憶部に格納する。

【００２１】(2）ＩＤ部またはデータ部のＣＲＣエラー
や修復不可能なＥＣＣエラーなどにより１セクタ分のデ
ータを読み出すことが不可能となった場合(3）へ、可能
な場合(5）の制御へ移る。

【００２２】(3) ２個以上のセクタが読み出し不可能な
ら異常終了し、そうでない場合は(4）の制御へ移る。

【００２３】(4）対応する記憶部のデータを“００”に
設定する。

【００２４】(5）９個のセクタすべてを読み出したかチ
ェックし、最終セクタなら(6）へ、そうでない場合は
(1）の制御へ移る。

【００２５】(6）ワークエリア２３内の９個の記憶部か
ら順次１ビットずつ取り出し、１ワードを生成する。

【００２６】(7）パリティチェックを行う。

【００２７】(8）パリティチェックの結果が正常なら(1
2)へ、異常なら(9）の制御へ移る。

【００２８】(9）読み出し不可能セクタがあったかどう
かを外部記憶装置制御装置３０からの情報をもとにチェ
ックし、読み出し不可能セクタがあったなら(11)へ、な
い場合は(10)の制御へ移る。

【００２９】(10)プロセッサ１０へ異常を通知し、(12)
へ移る。

【００３０】(11)読み出しが不可能だったセクタに格納
していたビットを“１”にする。

【００３１】(12)パリティビットを除いた１バイトのデ
ータを主記憶２０のデータエリア２２へ転送する。

【００３２】(13)最終データの転送が終了していないな
ら(6）へ、終了したなら外部記憶装置４０から主記憶２
０のデータエリア２２へのデータの読み出し制御を終了
する。

【００３３】以上の主記憶２０のデータエリア２２と外
部記憶装置４０間のデータの書き込みと読み出しの制御
を実施することにより、外部記憶装置４０に格納した１
セクタ分のデータがＩＤ部またはデータ部のＣＲＣエラ
ーや修復不可能なＥＣＣエラーなどにより読み出し不可
能になっても、主記憶２０のデータエリア２２上に転送
されるべきデータは正常なデータに修復され、読み出し
不可能となったセクタの全データが修復可能となる。

【００３４】

【発明の効果】以上説明したように本発明によれば、デ
ータセクタ８セクタに対しパリティセクタ１セクタを設
けることにより、外部記憶装置に格納した１セクタ分の
データがＩＤ部またはデータ部のＣＲＣエラーや修復不
可能なＥＣＣエラーなどにより読み込み不可能になって
も、主記憶上に転送されるべきデータは目的の主記憶上
に転送されるまでに正常なデータに修復され、外部記憶
装置に格納するデータの信頼性を向上することが可能と
なる。

【００３５】また、重要なデータには本発明を採用した
データ転送、通常のデータには本発明を採用しないデー
タ転送の二つを組み合わせることにより、外部記憶装置
の容量の使用効率を極力下げることなく、格納データの
信頼性を向上することが可能となる。

【図面の簡単な説明】

【図１】本発明のデータ格納概念図である。

【図２】本発明の一実施例の書き込みフローチャートで
ある。

【図３】本発明の一実施例の読み出しフローチャートで
ある。

【図４】本発明の一実施例のブロック図である。

【図５】本発明のデータ修復例を示す図である。

【符号の説明】

１０…プロセッサ、２０…主記憶、２１…プログラムエ
リア、２２…データエリア、２３…ワークエリア、３０
…外部記憶装置制御装置、４０…外部記憶装置、５０…
バス、６０…外部バス。

Claims (1)

【特許請求の範囲】
1. 【請求項１】プロセッサと、主記憶と、Ｆ／ＤやＨ／Ｄ
   等の外部記憶装置、および前記外部記憶装置を制御する
   外部記憶制御装置を含む情報処理装置システムにおい
   て、ＩＤ部とデータ部を含むセクタ構成にフォーマット
   された外部記憶装置の媒体に、主記憶上のデータを外部
   記憶装置に書き込む場合、主記憶上のデータ各１バイト
   毎にパリティビットを生成しこれらの９ビットで１ワー
   ドを生成する機能と、この１ワードを外部記憶装置の９
   個のセクタに対応付けたセクタの最大容量以内の記憶容
   量をもった記憶部９個にそれぞれビットごとに記憶する
   機能と、前記記憶部から対応するそれぞれのセクタへデ
   ータを転送する機能と、外部記憶装置からデータを読み
   出す場合、書き込み時と逆の手順でデータを外部記憶装
   置から９個の記憶部へ転送する機能と、ＩＤ部またはデ
   ータ部のＣＲＣエラーや修復不可能なＥＣＣエラーなど
   により任意の１セクタが読み出し不可能である場合は読
   み出し不可能セクタをカウントし読み出し不可能である
   セクタが２個以上となった場合異常終了とする機能と、
   ９個の記憶部から１ビットずつ取りだし１ワードを生成
   する機能と、パリティチェックを行う機能と、パリティ
   チェックの結果が異常で読み出し不可能セクタがない場
   合はデータが異常であることを通知する機能と、パリテ
   ィチェックの結果が異常で読み出し不可能セクタがある
   場合はそのセクタに格納していたビットの値を反転する
   機能と、パリティビットを廃棄した１バイトのデータを
   主記憶へ転送する機能を有することを特徴とするデータ
   修復方式。