JPH07122638A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07122638A JPH07122638A JP26669293A JP26669293A JPH07122638A JP H07122638 A JPH07122638 A JP H07122638A JP 26669293 A JP26669293 A JP 26669293A JP 26669293 A JP26669293 A JP 26669293A JP H07122638 A JPH07122638 A JP H07122638A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- forming
- resist pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜にコンタクトホールを形成する方法に
関し、コンタクトホール下部の基体を損傷させずに高精
度なコンタクトホールを形成する。 【構成】 基体１上に形成された該導電性パターン２上
のコンタクトホール５を形成する場所に柱状のレジスト
パターン３を形成する工程と、該レジストパターン３の
形成された基体１上に該レジストパターン３の上端部を
表出し且つ表面が平坦化された絶縁膜４を形成する工程
と、該レジストパターン３を除去して該絶縁膜４に該レ
ジストパターン３の除去部からなり該導電性パターン２
の一部を表出するコンタクトホール５を形成する工程と
を有する。
関し、コンタクトホール下部の基体を損傷させずに高精
度なコンタクトホールを形成する。 【構成】 基体１上に形成された該導電性パターン２上
のコンタクトホール５を形成する場所に柱状のレジスト
パターン３を形成する工程と、該レジストパターン３の
形成された基体１上に該レジストパターン３の上端部を
表出し且つ表面が平坦化された絶縁膜４を形成する工程
と、該レジストパターン３を除去して該絶縁膜４に該レ
ジストパターン３の除去部からなり該導電性パターン２
の一部を表出するコンタクトホール５を形成する工程と
を有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特にコンタクトホールを有する絶縁膜の形成方法に関す
る。
特にコンタクトホールを有する絶縁膜の形成方法に関す
る。
【０００２】近年、半導体装置の高集積化に伴い、電極
や配線の低抵抗を確保するためにそれらに用いられる導
電膜の種類が多様化しており、これら導電膜とコンタク
トホールが形成される絶縁膜とのエッチングの選択比を
十分にとることが困難になってきている。
や配線の低抵抗を確保するためにそれらに用いられる導
電膜の種類が多様化しており、これら導電膜とコンタク
トホールが形成される絶縁膜とのエッチングの選択比を
十分にとることが困難になってきている。
【０００３】また、配線幅も極度に縮小されてきている
ので、配線を構成する導電膜パターンとコンタクトホー
ルとの位置ずれも発生し易くなっている。そのために、
コンタクトホール形成工程でコンタクトホール下部の基
体に損傷を与えることに起因した配線のコンタクト抵抗
の増大や、配線と基板間のショートの問題が発生してお
り、これらの問題を防止できる絶縁膜へのコンタクトホ
ールの形成技術が望まれている。
ので、配線を構成する導電膜パターンとコンタクトホー
ルとの位置ずれも発生し易くなっている。そのために、
コンタクトホール形成工程でコンタクトホール下部の基
体に損傷を与えることに起因した配線のコンタクト抵抗
の増大や、配線と基板間のショートの問題が発生してお
り、これらの問題を防止できる絶縁膜へのコンタクトホ
ールの形成技術が望まれている。
【０００４】
【従来の技術】図４、図５はＭＯＳ型半導体装置の製造
に際しての、絶縁膜及びコンタクトホールの形成方法の
従来例を示す模式工程断面図、図６、図７はそれぞれの
問題点を示す模式断面図である。
に際しての、絶縁膜及びコンタクトホールの形成方法の
従来例を示す模式工程断面図、図６、図７はそれぞれの
問題点を示す模式断面図である。
【０００５】図４(a) 参照 従来のＭＯＳＦＥＴ上に直に接する絶縁膜にコンタクト
ホールを形成する第１の例においては、周知のＭＯＳプ
ロセスに従って、シリコン（Si）基板11のフィールド酸
化膜12で分離された素子領域13上に、ゲート酸化膜14を
介して、例えばポリSi層15a 上にタングステンシリサイ
ド(WSi) 層15b が積層されてなるタングステンポリサイ
ド構造のゲート電極15を形成し、このゲート電極15をマ
スクにしてイオン注入手段により低不純物濃度のソース
領域16S 及びドレイン領域16D を形成し、周知の方法に
よりゲート電極15の側面に酸化シリコン（SiO2）サイド
ウォール17を形成し、このサイドウォール17を有するゲ
ート電極15をマスクにしイオン注入手段により高不純物
濃度のソース領域18S 及びドレイン領域18D を形成し、
次いで基板の全面上に数100 Å程度の薄いチタン(Ti)膜
を形成し、熱処理を施してWSi 層15b 及びSi基板11の表
面上に直に接する部分のTi膜をシリサイド化し、次いで
シリサイド化していないSiO2サイドウォール17等の絶縁
膜上のTi膜を過酸化アンモン水溶液によるウェットエッ
チング手段で選択的に除去することによって、WSi 層13
b 及びSi基板11上にコンタクト抵抗の減少に寄与し、且
つエッチングバリアとしても機能するチタンシリサイド
(TiSi)膜19を形成する。
ホールを形成する第１の例においては、周知のＭＯＳプ
ロセスに従って、シリコン（Si）基板11のフィールド酸
化膜12で分離された素子領域13上に、ゲート酸化膜14を
介して、例えばポリSi層15a 上にタングステンシリサイ
ド(WSi) 層15b が積層されてなるタングステンポリサイ
ド構造のゲート電極15を形成し、このゲート電極15をマ
スクにしてイオン注入手段により低不純物濃度のソース
領域16S 及びドレイン領域16D を形成し、周知の方法に
よりゲート電極15の側面に酸化シリコン（SiO2）サイド
ウォール17を形成し、このサイドウォール17を有するゲ
ート電極15をマスクにしイオン注入手段により高不純物
濃度のソース領域18S 及びドレイン領域18D を形成し、
次いで基板の全面上に数100 Å程度の薄いチタン(Ti)膜
を形成し、熱処理を施してWSi 層15b 及びSi基板11の表
面上に直に接する部分のTi膜をシリサイド化し、次いで
シリサイド化していないSiO2サイドウォール17等の絶縁
膜上のTi膜を過酸化アンモン水溶液によるウェットエッ
チング手段で選択的に除去することによって、WSi 層13
b 及びSi基板11上にコンタクト抵抗の減少に寄与し、且
つエッチングバリアとしても機能するチタンシリサイド
(TiSi)膜19を形成する。
【０００６】図４(b) 参照 次いで、上記基板上に表面保護用のCVD-SiO2膜20を形成
した後、この基板上に表面が平坦化された絶縁膜となる
スピンオングラス(SOG) 層21を塗布形成し、次いで熱処
理を施し前記SOG 層21を焼結固化（キュアー）させ絶縁
膜化する。
した後、この基板上に表面が平坦化された絶縁膜となる
スピンオングラス(SOG) 層21を塗布形成し、次いで熱処
理を施し前記SOG 層21を焼結固化（キュアー）させ絶縁
膜化する。
【０００７】図４(c) 参照 次いで、上記SOG 層21上にレジスト膜22を塗布形成し、
露光及び現像を行ってこのレジスト膜22に、例えばゲー
ト電極15に対するコンタクトホール及びドレイン領域18
D に対するコンタクトホール形成用の開孔23G 及び23D
を形成する。
露光及び現像を行ってこのレジスト膜22に、例えばゲー
ト電極15に対するコンタクトホール及びドレイン領域18
D に対するコンタクトホール形成用の開孔23G 及び23D
を形成する。
【０００８】図４(d) 参照 次いで、上記レジスト膜22をマスクにし、開孔23G 及び
23D を介して弗素系のガスの例えば(CF4＋CHF3) ガスを
エッチングガスに用いる異方性のドライエッチング手段
の例えばリアクティブイオンエッチング(RIE) 処理によ
りエッチングを行い、SOG 層21及びその下部のCVD-SiO2
膜20にそれらの膜を一括貫通するゲートコンタクトホー
ル24G 及びドレインコンタクトホール24D を形成する方
法が用いられていた。なお、同図にはレジスト膜22除去
後の状態を示してある。
23D を介して弗素系のガスの例えば(CF4＋CHF3) ガスを
エッチングガスに用いる異方性のドライエッチング手段
の例えばリアクティブイオンエッチング(RIE) 処理によ
りエッチングを行い、SOG 層21及びその下部のCVD-SiO2
膜20にそれらの膜を一括貫通するゲートコンタクトホー
ル24G 及びドレインコンタクトホール24D を形成する方
法が用いられていた。なお、同図にはレジスト膜22除去
後の状態を示してある。
【０００９】しかしＭＯＳＦＥＴ形成に際しての上記従
来の方法においては、図６の(a) 及び(b) に示すような
問題が生じていた。即ち第１の問題点は、前記コンタク
トホール形成の際の弗素系ガスによるエッチングにおい
て、SOG 層21及びCVD-SiO2膜20等の絶縁膜とTiSi膜19や
WSi層15b等のシリサイド膜とのエッチングの選択性が
十分に大きくないために、基板面内のエッチング量のば
らつきを補償するためのオーバエッチングを行うと、図
６(a) に示すように、特にゲート電極15上のコンタクト
ホール24G 部においては、コンタクトホール24G の底部
に表出するTiSi膜19がエッチング除去され更にその下部
の WSi膜15b もエッチングされるので、その部分の WSi
膜15b が極端に薄くなり、このコンタクトホール24G を
介して接続されるゲート電極15と配線とのコンタクト抵
抗が大幅に増大することである。
来の方法においては、図６の(a) 及び(b) に示すような
問題が生じていた。即ち第１の問題点は、前記コンタク
トホール形成の際の弗素系ガスによるエッチングにおい
て、SOG 層21及びCVD-SiO2膜20等の絶縁膜とTiSi膜19や
WSi層15b等のシリサイド膜とのエッチングの選択性が
十分に大きくないために、基板面内のエッチング量のば
らつきを補償するためのオーバエッチングを行うと、図
６(a) に示すように、特にゲート電極15上のコンタクト
ホール24G 部においては、コンタクトホール24G の底部
に表出するTiSi膜19がエッチング除去され更にその下部
の WSi膜15b もエッチングされるので、その部分の WSi
膜15b が極端に薄くなり、このコンタクトホール24G を
介して接続されるゲート電極15と配線とのコンタクト抵
抗が大幅に増大することである。
【００１０】また第２の問題点は、図６(b) に示すよう
に、コンタクトホール24G に位置ずれを生じた場合、コ
ンタクトホール形成のエッチングによって、コンタクト
ホール24G の底部に表出するゲート電極15側面のSiO2サ
イドウォール17等の絶縁膜もエッチングされ、Si基板11
面が表出されるので、コンタクトホール24G 上に形成さ
れる配線によってゲート電極15とソース領域16S 、18S
（或いはドレイン領域16D 、18D)との短絡を生ずること
である。
に、コンタクトホール24G に位置ずれを生じた場合、コ
ンタクトホール形成のエッチングによって、コンタクト
ホール24G の底部に表出するゲート電極15側面のSiO2サ
イドウォール17等の絶縁膜もエッチングされ、Si基板11
面が表出されるので、コンタクトホール24G 上に形成さ
れる配線によってゲート電極15とソース領域16S 、18S
（或いはドレイン領域16D 、18D)との短絡を生ずること
である。
【００１１】図５(a) 参照 また、従来の多層配線形成の工程において層間絶縁膜及
びコンタクトホールを形成するに際しては、例えば、半
導体基板上を覆う PSG等による第１の層間絶縁膜25上に
例えばTi膜26a 、窒化チタン(TiN) 膜26b 、タングステ
ン(W) 膜26c が順次積層されてなる３層構造の下層の配
線26を形成した後、この下層配線26の形成面上に表面保
護用のCVD-SiO2膜27を形成する。
びコンタクトホールを形成するに際しては、例えば、半
導体基板上を覆う PSG等による第１の層間絶縁膜25上に
例えばTi膜26a 、窒化チタン(TiN) 膜26b 、タングステ
ン(W) 膜26c が順次積層されてなる３層構造の下層の配
線26を形成した後、この下層配線26の形成面上に表面保
護用のCVD-SiO2膜27を形成する。
【００１２】図５(b) 参照 次いで、上記CVD-SiO2膜27に覆われた面上に平坦化用の
第２の層間絶縁膜となるSOG 層28を表面が平坦になる厚
さに塗布形成し、次いで熱処理を行い前記SOG層28をキ
ュアーし絶縁膜化する。
第２の層間絶縁膜となるSOG 層28を表面が平坦になる厚
さに塗布形成し、次いで熱処理を行い前記SOG層28をキ
ュアーし絶縁膜化する。
【００１３】図５(c) 参照 次いで、前記SOG 層28上にレジスト膜29を形成し、露光
現像を行ってこのレジスト膜29にコンタクトホール形成
用の開孔30を形成する。
現像を行ってこのレジスト膜29にコンタクトホール形成
用の開孔30を形成する。
【００１４】図５(d) 参照 次いで前記第１の従来例と同様に、上記レジスト膜29を
マスクにし、開孔30を介して弗素系のガスの例えば(CF4
＋CHF3) ガスをエッチングガスに用いる異方性のドライ
エッチング手段の例えばリアクティブイオンエッチング
(RIE) 処理によりエッチングを行い、SOG 層28及びその
下部のCVD-SiO2膜27にそれらの膜を一括貫通する配線間
コンタクトホール31を形成する方法が用いられていた。
なお、同図にはレジスト膜29除去後の状態を示してあ
る。
マスクにし、開孔30を介して弗素系のガスの例えば(CF4
＋CHF3) ガスをエッチングガスに用いる異方性のドライ
エッチング手段の例えばリアクティブイオンエッチング
(RIE) 処理によりエッチングを行い、SOG 層28及びその
下部のCVD-SiO2膜27にそれらの膜を一括貫通する配線間
コンタクトホール31を形成する方法が用いられていた。
なお、同図にはレジスト膜29除去後の状態を示してあ
る。
【００１５】しかしこの第２の例においても、第１の例
同様に以下の問題が生じていた。即ち第１の問題点は、
前記コンタクトホール形成の際の弗素系ガスによるエッ
チングにおいて、SOG 層28及びCVD-SiO2膜27等の絶縁膜
と下層配線26の最上層のW 膜26c との選択比が低いため
に、オーバエッチングによって、図７(a) に示すよう
に、下層配線26の最上層のW 膜26c が薄くエッチングさ
れ、このコンタクトホール31を介しての配線の層間接続
のコンタクト抵抗が増大することである。
同様に以下の問題が生じていた。即ち第１の問題点は、
前記コンタクトホール形成の際の弗素系ガスによるエッ
チングにおいて、SOG 層28及びCVD-SiO2膜27等の絶縁膜
と下層配線26の最上層のW 膜26c との選択比が低いため
に、オーバエッチングによって、図７(a) に示すよう
に、下層配線26の最上層のW 膜26c が薄くエッチングさ
れ、このコンタクトホール31を介しての配線の層間接続
のコンタクト抵抗が増大することである。
【００１６】また第２の問題点は、図７(b) に示すよう
に、配線コンタクトホール31に位置ずれを生じた場合、
配線コンタクトホール形成のエッチングによって、コン
タクトホール31の底部に表出する下層配線26側面のCVD-
SiO2膜27及びその下部の第１の層間絶縁膜25がエッチン
グ除去されて、第１の層間絶縁膜25の下部の導電層（図
示せず）と前記コンタクトホール31上に形成される上層
の配線（図示せず）とが短絡を生ずることである。
に、配線コンタクトホール31に位置ずれを生じた場合、
配線コンタクトホール形成のエッチングによって、コン
タクトホール31の底部に表出する下層配線26側面のCVD-
SiO2膜27及びその下部の第１の層間絶縁膜25がエッチン
グ除去されて、第１の層間絶縁膜25の下部の導電層（図
示せず）と前記コンタクトホール31上に形成される上層
の配線（図示せず）とが短絡を生ずることである。
【００１７】
【発明が解決しようとする課題】そこで本発明は、コン
タクトホール下部の基体を損傷させずに高精度なコンタ
クトホールを形成することが可能なコンタクトホールの
形成方法を提供することを目的とする。
タクトホール下部の基体を損傷させずに高精度なコンタ
クトホールを形成することが可能なコンタクトホールの
形成方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】上記課題の解決は、導電
性パターンを有する基体上に、該基体上を覆い且つ該導
電性パターンの一部を表出するコンタクトホールを有す
る絶縁膜を形成するに際して、基体上に形成された該導
電性パターン上のコンタクトホールを形成する場所に柱
状のレジストパターンを形成する工程と、該レジストパ
ターンの形成された基体上に該レジストパターンの上端
部を表出し且つ表面が平坦化された絶縁膜を形成する工
程と、該レジストパターンを除去して該絶縁膜に該レジ
ストパターンの除去部からなり該導電性パターンの一部
を表出するコンタクトホールを形成する工程とを有する
本発明による半導体装置の製造方法、若しくは、導電性
パターンを有する基体上に表面保護用の絶縁膜を形成す
る工程と、該表面保護用絶縁膜に少なくとも該導電性パ
ターン上のコンタクトホール配設領域を含む領域を表出
する開孔を形成する工程と、該開孔内に表出する導電性
パターン上に柱状のレジストパターンを形成する工程
と、該レジストパターンの形成された基体上に該レジス
トパターンの上端部を表出し且つ表面が平坦化された絶
縁膜を形成する工程と、該レジストパターンを除去して
該絶縁膜に該レジストパターンの除去部からなり該導電
性パターンの一部を表出するコンタクトホールを形成す
る工程とを有する本発明による半導体装置の製造方法に
よって達成される。
性パターンを有する基体上に、該基体上を覆い且つ該導
電性パターンの一部を表出するコンタクトホールを有す
る絶縁膜を形成するに際して、基体上に形成された該導
電性パターン上のコンタクトホールを形成する場所に柱
状のレジストパターンを形成する工程と、該レジストパ
ターンの形成された基体上に該レジストパターンの上端
部を表出し且つ表面が平坦化された絶縁膜を形成する工
程と、該レジストパターンを除去して該絶縁膜に該レジ
ストパターンの除去部からなり該導電性パターンの一部
を表出するコンタクトホールを形成する工程とを有する
本発明による半導体装置の製造方法、若しくは、導電性
パターンを有する基体上に表面保護用の絶縁膜を形成す
る工程と、該表面保護用絶縁膜に少なくとも該導電性パ
ターン上のコンタクトホール配設領域を含む領域を表出
する開孔を形成する工程と、該開孔内に表出する導電性
パターン上に柱状のレジストパターンを形成する工程
と、該レジストパターンの形成された基体上に該レジス
トパターンの上端部を表出し且つ表面が平坦化された絶
縁膜を形成する工程と、該レジストパターンを除去して
該絶縁膜に該レジストパターンの除去部からなり該導電
性パターンの一部を表出するコンタクトホールを形成す
る工程とを有する本発明による半導体装置の製造方法に
よって達成される。
【００１９】
【作用】図１の(a) 及び(b) は本発明の原理説明用工程
断面図である。本発明の方法においては、図１(a) に示
すように、基体１上の導電性パターン２のコンタクトホ
ールを設け用とする位置の上部に、コンタクトホールに
対応する大きさ及び形状を有する柱状のレジストパター
ン３を形成した後、図１(b) に示すように、この基体１
上に、例えば、前記レジストパターン３を埋没させる厚
さに絶縁膜４となるSOG 層を塗布形成し、次いで上記SO
G 層をエッチバックする等の方法により、図１(c) に示
すように、前記レジストパターン３の上端部を表出し且
つ表面が平坦化された絶縁膜４を形成し、次いでレジス
トに対して優勢なエッチング手段によりレジストパター
ン３を選択的に除去し、図１(d) に示すように、上記絶
縁膜４のレジストパターン３の除去領域にレジストパタ
ーン３と等しい大きさ形状を有し導電性パターン２の一
部を表出するコンタクトホール５を形成することによっ
て、導電性パターン２を有する基体１上に該導電性パタ
ーン２の一部を表出するコンタクトホール５を有する平
坦な絶縁膜４を形成する。
断面図である。本発明の方法においては、図１(a) に示
すように、基体１上の導電性パターン２のコンタクトホ
ールを設け用とする位置の上部に、コンタクトホールに
対応する大きさ及び形状を有する柱状のレジストパター
ン３を形成した後、図１(b) に示すように、この基体１
上に、例えば、前記レジストパターン３を埋没させる厚
さに絶縁膜４となるSOG 層を塗布形成し、次いで上記SO
G 層をエッチバックする等の方法により、図１(c) に示
すように、前記レジストパターン３の上端部を表出し且
つ表面が平坦化された絶縁膜４を形成し、次いでレジス
トに対して優勢なエッチング手段によりレジストパター
ン３を選択的に除去し、図１(d) に示すように、上記絶
縁膜４のレジストパターン３の除去領域にレジストパタ
ーン３と等しい大きさ形状を有し導電性パターン２の一
部を表出するコンタクトホール５を形成することによっ
て、導電性パターン２を有する基体１上に該導電性パタ
ーン２の一部を表出するコンタクトホール５を有する平
坦な絶縁膜４を形成する。
【００２０】レジストは周知のように酸素(O2)或いはO2
を主成分とするガスによるドライエッチング手段により
極めて容易にアッシングされる。しかし、SOG やSiO2等
の無機系絶縁膜やSi等の半導体材料、TiSi、 WSi、W 等
の金属材料は、O2或いはO2を主成分とするガスによるド
ライエッチング手段でエッチングされることは殆ど皆無
である。従って前記のように柱状のレジストパターン３
をアッシング除去してコンタクトホール５を形成する本
発明の方法によれば、下部の導電性パターンとその上部
のコンタクトホールが形成される絶縁膜とのエッチング
の選択比が低くても、コンタクトホールの形成に際して
コンタクトホール５の下部の導電性パターン（前記金属
材料等によるパターン）が損傷を受けることは全くな
い。また、コンタクトホールの形成位置が導電性パター
ン上から外にずれた際にも、導電性パターン周辺の絶縁
膜が深くエッチングされることもない。
を主成分とするガスによるドライエッチング手段により
極めて容易にアッシングされる。しかし、SOG やSiO2等
の無機系絶縁膜やSi等の半導体材料、TiSi、 WSi、W 等
の金属材料は、O2或いはO2を主成分とするガスによるド
ライエッチング手段でエッチングされることは殆ど皆無
である。従って前記のように柱状のレジストパターン３
をアッシング除去してコンタクトホール５を形成する本
発明の方法によれば、下部の導電性パターンとその上部
のコンタクトホールが形成される絶縁膜とのエッチング
の選択比が低くても、コンタクトホールの形成に際して
コンタクトホール５の下部の導電性パターン（前記金属
材料等によるパターン）が損傷を受けることは全くな
い。また、コンタクトホールの形成位置が導電性パター
ン上から外にずれた際にも、導電性パターン周辺の絶縁
膜が深くエッチングされることもない。
【００２１】よって上記本発明の方法によれば、コンタ
クトホール上に形成される配線とコンタクトホール下部
の導電性パターンとのコンタクト抵抗の増大が防止され
ると共に、当該コンタクトホール部において導電性パタ
ーンとその周辺の絶縁膜の下部の導電性基体とがコンタ
クトホール上に形成される配線を介して短絡するのが防
止される。更にまた、レジストパターンの除去に際して
レジストパターン３周囲の絶縁膜４もエッチングされる
ことがないので、レジストパターン３に自己整合する高
精度のコンタクトホール５が形成される。
クトホール上に形成される配線とコンタクトホール下部
の導電性パターンとのコンタクト抵抗の増大が防止され
ると共に、当該コンタクトホール部において導電性パタ
ーンとその周辺の絶縁膜の下部の導電性基体とがコンタ
クトホール上に形成される配線を介して短絡するのが防
止される。更にまた、レジストパターンの除去に際して
レジストパターン３周囲の絶縁膜４もエッチングされる
ことがないので、レジストパターン３に自己整合する高
精度のコンタクトホール５が形成される。
【００２２】なお、表面保護用の絶縁膜に覆われた導電
性パターン上に絶縁膜を形成し且つその絶縁膜に導電性
パターンを表出するコンタクトホールを形成する際に
は、コンタクトホールを設けようとする領域の前記表面
保護膜を、導電性パターンにできるだけ損傷を与えない
ようなウェットエッチング等のエッチング手段を用いて
コンタクトホールの大きさより大きめに開口した後、前
記工程に従って、当該開口部上にコンタクトホールを有
する絶縁膜を形成する。このようにすれば、表面保護用
絶縁膜の除去に際して導電性パターン及びその周囲の絶
縁膜の受けるダメージは殆どなく、前述の表面保護絶縁
膜のない場合と同様の効果が得られる。
性パターン上に絶縁膜を形成し且つその絶縁膜に導電性
パターンを表出するコンタクトホールを形成する際に
は、コンタクトホールを設けようとする領域の前記表面
保護膜を、導電性パターンにできるだけ損傷を与えない
ようなウェットエッチング等のエッチング手段を用いて
コンタクトホールの大きさより大きめに開口した後、前
記工程に従って、当該開口部上にコンタクトホールを有
する絶縁膜を形成する。このようにすれば、表面保護用
絶縁膜の除去に際して導電性パターン及びその周囲の絶
縁膜の受けるダメージは殆どなく、前述の表面保護絶縁
膜のない場合と同様の効果が得られる。
【００２３】
【実施例】以下本発明を、図示実施例により具体的に説
明する。図２は本発明の方法の一実施例の工程断面図、
図３は本発明の方法の他の実施例の工程断面図である。
明する。図２は本発明の方法の一実施例の工程断面図、
図３は本発明の方法の他の実施例の工程断面図である。
【００２４】図２(a) 参照 本発明の方法を用いてＭＯＳＦＥＴを形成するに際して
は、従来同様のＭＯＳプロセスにより、Si基板11のフィ
ールド酸化膜12で分離された素子領域13上に、厚さ例え
ば80Å程度のゲート酸化膜14を介して、例えば厚さ500
Å程度のポリSi層15a 上に厚さ1500Å程度のWSi 層15b
が積層されてなるタングステンポリサイド構造のゲート
電極15を形成し、このゲート電極15をマスクにしてイオ
ン注入手段により低不純物濃度のソース領域16S 及びド
レイン領域16D を形成し、周知の方法によりゲート電極
15の側面にSiO2サイドウォール17を形成し、このサイド
ウォール17を有するゲート電極15をマスクにしイオン注
入手段により高不純物濃度のソース領域18S 及びドレイ
ン領域18D を形成してＭＯＳＦＥＴを完成させ、次いで
基板の全面上に厚さ 300Å程度の薄いTi膜を形成し、熱
処理を施してWSi 層15b 及びSi基板11の表面上に直に接
する部分のTi膜をシリサイド化し、次いでシリサイド化
していないSiO2サイドウォール17等の絶縁膜上のTi膜を
過酸化アンモン水溶液によるウェットエッチング手段で
選択的に除去することによって、WSi層13b 及びSi基板1
1上にコンタクト抵抗の減少に寄与し、且つエッチング
バリアとしても機能する厚さ 400Å程度のTiSi膜19を形
成する。
は、従来同様のＭＯＳプロセスにより、Si基板11のフィ
ールド酸化膜12で分離された素子領域13上に、厚さ例え
ば80Å程度のゲート酸化膜14を介して、例えば厚さ500
Å程度のポリSi層15a 上に厚さ1500Å程度のWSi 層15b
が積層されてなるタングステンポリサイド構造のゲート
電極15を形成し、このゲート電極15をマスクにしてイオ
ン注入手段により低不純物濃度のソース領域16S 及びド
レイン領域16D を形成し、周知の方法によりゲート電極
15の側面にSiO2サイドウォール17を形成し、このサイド
ウォール17を有するゲート電極15をマスクにしイオン注
入手段により高不純物濃度のソース領域18S 及びドレイ
ン領域18D を形成してＭＯＳＦＥＴを完成させ、次いで
基板の全面上に厚さ 300Å程度の薄いTi膜を形成し、熱
処理を施してWSi 層15b 及びSi基板11の表面上に直に接
する部分のTi膜をシリサイド化し、次いでシリサイド化
していないSiO2サイドウォール17等の絶縁膜上のTi膜を
過酸化アンモン水溶液によるウェットエッチング手段で
選択的に除去することによって、WSi層13b 及びSi基板1
1上にコンタクト抵抗の減少に寄与し、且つエッチング
バリアとしても機能する厚さ 400Å程度のTiSi膜19を形
成する。
【００２５】図２(b) 参照 次いで、上記基板上にスピンコート法により厚さ6000〜
7000Å程度のレジスト膜（例えばノボラック系のボジレ
ジスト）を塗布し、露光現像を行って、コンタクトホー
ルを設けようとする例えばゲート電極15及びドレイン領
域18D 上（詳しくはそれぞれの場所のTiSi膜19上）に形
成しようとするコンタクトホールに対応する断面形状を
有する柱状のレジストパターンＲG 及びＲD を形成す
る。
7000Å程度のレジスト膜（例えばノボラック系のボジレ
ジスト）を塗布し、露光現像を行って、コンタクトホー
ルを設けようとする例えばゲート電極15及びドレイン領
域18D 上（詳しくはそれぞれの場所のTiSi膜19上）に形
成しようとするコンタクトホールに対応する断面形状を
有する柱状のレジストパターンＲG 及びＲD を形成す
る。
【００２６】図２(c) 参照 次いで、上記柱状レジストパターンＲG 及びＲD 等の形
成面上に、これらのレジストパターンを埋没し且つ表面
がほぼ平坦になる例えば１μｍ程度の厚さにSOG 層21を
スピンコート法により形成する。
成面上に、これらのレジストパターンを埋没し且つ表面
がほぼ平坦になる例えば１μｍ程度の厚さにSOG 層21を
スピンコート法により形成する。
【００２７】図２(d) 参照 次いで、上記SOG 層21を所定のステップ乾燥条件（例え
ば 150℃-220℃-270℃）で乾燥した後、このSOG 層21を
レジストパターンＲG 及びＲD 等の上端部が表出し、且
つ例えば5000Å程度の所定の厚さになるまでリアクティ
ブイオンエッチング(RIE) 法を用いてエッチバックす
る。
ば 150℃-220℃-270℃）で乾燥した後、このSOG 層21を
レジストパターンＲG 及びＲD 等の上端部が表出し、且
つ例えば5000Å程度の所定の厚さになるまでリアクティ
ブイオンエッチング(RIE) 法を用いてエッチバックす
る。
【００２８】上記エッチバックの条件は、例えば次の通
りである。 エッチングガス CF4/CHF3＝100/60 N2sccm 圧力 20 mTorr RFパワー 350 W 図２(e) 参照 次いで、例えばO2に活性保持用のCF4 を加えたアッシン
グガスを用いたダウンフロー方式のアッシング処理によ
りレジストパターンＲG 及びＲD 等を選択的に除去して
SOG 層21に、除去されたレジストパターンＲG 及びＲD
等にそれぞれ自己整合したゲート電極15用のコンタクト
ホールＣG 及びドレイン領域18D 用コンタクトホールＣ
D 等を形成する。
りである。 エッチングガス CF4/CHF3＝100/60 N2sccm 圧力 20 mTorr RFパワー 350 W 図２(e) 参照 次いで、例えばO2に活性保持用のCF4 を加えたアッシン
グガスを用いたダウンフロー方式のアッシング処理によ
りレジストパターンＲG 及びＲD 等を選択的に除去して
SOG 層21に、除去されたレジストパターンＲG 及びＲD
等にそれぞれ自己整合したゲート電極15用のコンタクト
ホールＣG 及びドレイン領域18D 用コンタクトホールＣ
D 等を形成する。
【００２９】上記アッシングの条件は、例えば次の通り
である。 アッシングガス O2/CF4＝744/153 sccm 圧力 0.9 Torr μ波パワー 800 W 次いで例えば 450℃程度の温度でSOG 層21をキュアーし
て絶縁膜化し、前記ＭＯＳＦＥＴ上に、キュアーされた
SOG 層21からなり、例えば該ＭＯＳＦＥＴのゲート電極
15及びドレイン領域18D 上にコンタクトホールＣG 及び
ＣD を有する絶縁膜を形成する。
である。 アッシングガス O2/CF4＝744/153 sccm 圧力 0.9 Torr μ波パワー 800 W 次いで例えば 450℃程度の温度でSOG 層21をキュアーし
て絶縁膜化し、前記ＭＯＳＦＥＴ上に、キュアーされた
SOG 層21からなり、例えば該ＭＯＳＦＥＴのゲート電極
15及びドレイン領域18D 上にコンタクトホールＣG 及び
ＣD を有する絶縁膜を形成する。
【００３０】なお、上記コンタクトホールＣG 、ＣD 等
の形成に際してのレジストパターンＲG 、ＲD 等のアッ
シング除去は、上記のようにO2を主成分とするガスを用
いて行われるので、コンタクトホールＣG 、ＣD 等の底
面に表出するTiSi膜19及び側面のSOG 層21は十分なエッ
チング耐性を有しエッチングによる損傷を受けることは
ない。従って、コンタクトホールＣG 、ＣD 等の底面に
はTiSi膜19が完全な状態で残留して良好なコンタクト抵
抗が確保でると共に、コンタクトホールＣG 、ＣD 等の
寸法形状の精度も良好に保たれる。
の形成に際してのレジストパターンＲG 、ＲD 等のアッ
シング除去は、上記のようにO2を主成分とするガスを用
いて行われるので、コンタクトホールＣG 、ＣD 等の底
面に表出するTiSi膜19及び側面のSOG 層21は十分なエッ
チング耐性を有しエッチングによる損傷を受けることは
ない。従って、コンタクトホールＣG 、ＣD 等の底面に
はTiSi膜19が完全な状態で残留して良好なコンタクト抵
抗が確保でると共に、コンタクトホールＣG 、ＣD 等の
寸法形状の精度も良好に保たれる。
【００３１】また、コンタクトホールＣG が位置ずれし
た際にも、コンタクトホールＣG の底部に表出するSiO2
サイドウォール17等の絶縁膜がレジストパターンＲG の
除去工程によって損傷を受けることはなく、コンタクト
ホールＣG 上に被着れる配線材料を介してのゲート−ソ
ース間或いはゲート−ドレイン間の短絡障害も防止され
る。
た際にも、コンタクトホールＣG の底部に表出するSiO2
サイドウォール17等の絶縁膜がレジストパターンＲG の
除去工程によって損傷を受けることはなく、コンタクト
ホールＣG 上に被着れる配線材料を介してのゲート−ソ
ース間或いはゲート−ドレイン間の短絡障害も防止され
る。
【００３２】以後、図示しないが、上記SOG 層21からな
る絶縁膜上に上記コンタクトホールＣG 、ＣD 等から導
出されるアルミニウム合金等の配線の形成がなされ本発
明による絶縁膜及びコンタクトホールの形成がなされた
ＭＯＳＦＥＴが完成する。
る絶縁膜上に上記コンタクトホールＣG 、ＣD 等から導
出されるアルミニウム合金等の配線の形成がなされ本発
明による絶縁膜及びコンタクトホールの形成がなされた
ＭＯＳＦＥＴが完成する。
【００３３】次に、多層配線の形成に本発明を適用した
他の実施例について、図３を参照して説明する。 図３(a) 参照 本発明の方法を用いてコンタクトホールを有する層間絶
縁膜を形成するに際しては、従来同様に、図示しない半
導体素子等が形成されたSi基板11上に第１の層間絶縁膜
25が形成され、この第１の層間絶縁膜25上に図示しない
半導体素子から導出された例えば下層から厚さ200 Åの
Ti膜26a 、500 ÅのTiN 膜26b 、1500ÅのW 膜26c の３
層構造を有する下層の配線パターン26が形成され、更に
上記配線パターン26の形成面上を表面保護用の厚さ2000
Å程度のCVD-SiO2膜27で覆ってなる基板を用い、先ずエ
ッチング手段に弗酸系の液によるウェットエッチング手
段を用いるフォトリソグラフィにより上記配線パターン
26のコンタクトホールを設けようとする領域上のCVD-Si
O2膜27にコンタクトホールより大きい開口Ｈを形成す
る。なお配線パターン26の最上層のW 膜26c は弗酸系の
液に対して十分な耐性を有するので、上記開口Ｈ形成に
際し配線パターン26がダメージを受けることはない。
他の実施例について、図３を参照して説明する。 図３(a) 参照 本発明の方法を用いてコンタクトホールを有する層間絶
縁膜を形成するに際しては、従来同様に、図示しない半
導体素子等が形成されたSi基板11上に第１の層間絶縁膜
25が形成され、この第１の層間絶縁膜25上に図示しない
半導体素子から導出された例えば下層から厚さ200 Åの
Ti膜26a 、500 ÅのTiN 膜26b 、1500ÅのW 膜26c の３
層構造を有する下層の配線パターン26が形成され、更に
上記配線パターン26の形成面上を表面保護用の厚さ2000
Å程度のCVD-SiO2膜27で覆ってなる基板を用い、先ずエ
ッチング手段に弗酸系の液によるウェットエッチング手
段を用いるフォトリソグラフィにより上記配線パターン
26のコンタクトホールを設けようとする領域上のCVD-Si
O2膜27にコンタクトホールより大きい開口Ｈを形成す
る。なお配線パターン26の最上層のW 膜26c は弗酸系の
液に対して十分な耐性を有するので、上記開口Ｈ形成に
際し配線パターン26がダメージを受けることはない。
【００３４】図３(b) 参照 次いで、上記開口Ｈを有するCVD-SiO2膜27の形成された
基板上に例えば厚さ6000〜7000Å程度の例えばノボラッ
ク系のポジレジスト膜をスピンコート法により塗布形成
し、露光現像を行って、前記CVD-SiO2膜27の開口Ｈ内に
表出する配線パターン26上（詳しくは配線パターン最上
層のW 膜26c 上）に形成しようとするコンタクトホール
に対応する寸法形状を有する柱状のポジレジストパター
ンＲL を形成する。
基板上に例えば厚さ6000〜7000Å程度の例えばノボラッ
ク系のポジレジスト膜をスピンコート法により塗布形成
し、露光現像を行って、前記CVD-SiO2膜27の開口Ｈ内に
表出する配線パターン26上（詳しくは配線パターン最上
層のW 膜26c 上）に形成しようとするコンタクトホール
に対応する寸法形状を有する柱状のポジレジストパター
ンＲL を形成する。
【００３５】図３(c) 参照 次いで、上記柱状レジストパターンＲL の形成面上に、
このレジストパターンを埋没し且つ表面がほぼ平坦にな
る例えば１μｍ程度の厚さにSOG 層28をスピンコート法
により形成する。
このレジストパターンを埋没し且つ表面がほぼ平坦にな
る例えば１μｍ程度の厚さにSOG 層28をスピンコート法
により形成する。
【００３６】図３(d) 参照 次いで、上記SOG 層28を前記実施例同様に乾燥した後、
このSOG 層28をレジストパターンＲL の上端部が表出
し、且つ例えば5000Å程度の所定の厚さになるまで、前
記実施例同様のリアクティブイオンエッチング(RIE) 法
を用いてエッチバックする。
このSOG 層28をレジストパターンＲL の上端部が表出
し、且つ例えば5000Å程度の所定の厚さになるまで、前
記実施例同様のリアクティブイオンエッチング(RIE) 法
を用いてエッチバックする。
【００３７】図３(e) 参照 次いで、前記実施例同様のO2ガスを主成分とするアッシ
ングガスを用いた前記条件によるダウンフロー方式のア
ッシング処理によりレジストパターンＲL を選択的に除
去して上記SOG 層28に、レジストパターンＲL に自己整
合した配線間のコンタクトホールＣL を形成する。ここ
で、アッシング条件は前記実施例と同様にした。
ングガスを用いた前記条件によるダウンフロー方式のア
ッシング処理によりレジストパターンＲL を選択的に除
去して上記SOG 層28に、レジストパターンＲL に自己整
合した配線間のコンタクトホールＣL を形成する。ここ
で、アッシング条件は前記実施例と同様にした。
【００３８】次いで例えば 450℃程度の温度でSOG 層28
をキュアーして絶縁膜化し、前記下層の配線パターン26
の形成面上に、キュアーされたSOG 層28からなり、前記
下層配線パターン26上のCVD-SiO2膜27の開口Ｈ内に上層
の配線（図示せず）に対するコンタクトホールＣL を有
する第２の層間絶縁膜が形成される。
をキュアーして絶縁膜化し、前記下層の配線パターン26
の形成面上に、キュアーされたSOG 層28からなり、前記
下層配線パターン26上のCVD-SiO2膜27の開口Ｈ内に上層
の配線（図示せず）に対するコンタクトホールＣL を有
する第２の層間絶縁膜が形成される。
【００３９】そして以後、図示しないが、下層配線パタ
ーン26のW 膜26c 上から上記コンタクトホールＣL を介
して上記第２の層間絶縁膜上に導出された例えばAl合金
等からなる上層の配線を形成し、本発明に係る多層配線
構造が形成される。
ーン26のW 膜26c 上から上記コンタクトホールＣL を介
して上記第２の層間絶縁膜上に導出された例えばAl合金
等からなる上層の配線を形成し、本発明に係る多層配線
構造が形成される。
【００４０】なお、上記コンタクトホールＣL の形成に
際してのレジストパターンＲL のアッシング除去は、前
記実施例同様にO2を主成分とするガスを用いて行われる
ので、コンタクトホールＣL の底面に表出するW 膜26c
及び側面のSOG 層28は十分なエッチング耐性を有し、エ
ッチングによる損傷を受けることはない。従って、コン
タクト抵抗の低い良好な配線間の接続が得られるととも
に、レジストパターンＲL の寸法形状に忠実に整合した
高精度のコンタクトホールが形成される。
際してのレジストパターンＲL のアッシング除去は、前
記実施例同様にO2を主成分とするガスを用いて行われる
ので、コンタクトホールＣL の底面に表出するW 膜26c
及び側面のSOG 層28は十分なエッチング耐性を有し、エ
ッチングによる損傷を受けることはない。従って、コン
タクト抵抗の低い良好な配線間の接続が得られるととも
に、レジストパターンＲL の寸法形状に忠実に整合した
高精度のコンタクトホールが形成される。
【００４１】また、コンタクトホールＣL に位置ずれを
生じた場合でも、コンタクトホールＣL 形成に際し、そ
の底部に表出する絶縁膜27、25等がエッチングされて損
傷を受けることがなく、コンタクトホールＣL 状に被着
される上層の配線材料により、前記下層配線パターン26
とその下部に配設されている導電層とが短絡せしめられ
ることも防止される。
生じた場合でも、コンタクトホールＣL 形成に際し、そ
の底部に表出する絶縁膜27、25等がエッチングされて損
傷を受けることがなく、コンタクトホールＣL 状に被着
される上層の配線材料により、前記下層配線パターン26
とその下部に配設されている導電層とが短絡せしめられ
ることも防止される。
【００４２】なお、上記実施例では柱上のレジストパタ
ーンをポジレジストで形成したが、このレジストパター
ンはネガレジストで形成しても勿論さしつかえない。そ
して、このレジストパターンを、例えば環化イソプレン
ゴムにビスアジドを混合してなる等のネガレジストを用
いエキシマレーザを用いて露光することにより逆テーパ
状に形成することにより、このレジストパターンを除去
してSOG 層に形成されるコンタクトホールは順テーパ状
に形成されるので、このコンタクトホール部における上
層配線のステップカバレージ性は向上し、上層配線の劣
化を防止する効果が生ずる。
ーンをポジレジストで形成したが、このレジストパター
ンはネガレジストで形成しても勿論さしつかえない。そ
して、このレジストパターンを、例えば環化イソプレン
ゴムにビスアジドを混合してなる等のネガレジストを用
いエキシマレーザを用いて露光することにより逆テーパ
状に形成することにより、このレジストパターンを除去
してSOG 層に形成されるコンタクトホールは順テーパ状
に形成されるので、このコンタクトホール部における上
層配線のステップカバレージ性は向上し、上層配線の劣
化を防止する効果が生ずる。
【００４３】また、レジストパターンを耐熱性を有する
感光性ポリイミドで形成することにより、柱状のポリイ
ミドパターンの除去を行う前にSOG 層のキュアーを行う
ことが可能になり、SOG 層の変形が防止されて、コンタ
クトホールの形成精度が一層向上する。
感光性ポリイミドで形成することにより、柱状のポリイ
ミドパターンの除去を行う前にSOG 層のキュアーを行う
ことが可能になり、SOG 層の変形が防止されて、コンタ
クトホールの形成精度が一層向上する。
【００４４】更にまた、上記実施例におけるSOG 層のコ
ンタクトホール形成部の下部の導電性パターン即ちゲー
ト電極や下層の配線パターンの表面に例えばアモルファ
スカーボン等からなる導電性の反射防止膜を設けておく
ことよより、前記電極や配線の上面からの反射光が抑制
されるので、レジストパターンの形成精度、ひいてはコ
ンタクトホールの形成精度が一層向上する。
ンタクトホール形成部の下部の導電性パターン即ちゲー
ト電極や下層の配線パターンの表面に例えばアモルファ
スカーボン等からなる導電性の反射防止膜を設けておく
ことよより、前記電極や配線の上面からの反射光が抑制
されるので、レジストパターンの形成精度、ひいてはコ
ンタクトホールの形成精度が一層向上する。
【００４５】なおまた以上の実施例においては、コンタ
クトホールＣG 、ＣD 、ＣL 等を有する絶縁膜にSOG 層
21或いは28を用い、しかも、このSOG 層21をコンタクト
ホールに対応する柱状のレジストパターンＲG 、ＲD 、
ＲL 等を埋没する厚さに塗布した後、エッチバックまた
は研磨によって上記レジストパターンの上端部を表出さ
せ、このレジストパターンの除去を行いコンタクトホー
ルＣG 、ＣD 、ＣL 等を形成した。しかし、上記SOG 層
21の塗布は、レジストパターンＲG 、ＲD 、Ｒ L 等の上
端部が初めから表出する厚さに形成しても勿論同様な効
果が得られ、表面の平坦化が十分であれば勿論さしつか
えはない。
クトホールＣG 、ＣD 、ＣL 等を有する絶縁膜にSOG 層
21或いは28を用い、しかも、このSOG 層21をコンタクト
ホールに対応する柱状のレジストパターンＲG 、ＲD 、
ＲL 等を埋没する厚さに塗布した後、エッチバックまた
は研磨によって上記レジストパターンの上端部を表出さ
せ、このレジストパターンの除去を行いコンタクトホー
ルＣG 、ＣD 、ＣL 等を形成した。しかし、上記SOG 層
21の塗布は、レジストパターンＲG 、ＲD 、Ｒ L 等の上
端部が初めから表出する厚さに形成しても勿論同様な効
果が得られ、表面の平坦化が十分であれば勿論さしつか
えはない。
【００４６】また、絶縁膜の形成方法はSOG 層の塗布形
成手段に限られるものではなく、レジストパターンを変
形させないような低温で平坦な絶縁膜の形成が可能な方
法であればよく、例えば〔水＋テトラエチルオルソシリ
ケート〕等を成長ガスとする低温の化学気相成長法を用
いてもよい。
成手段に限られるものではなく、レジストパターンを変
形させないような低温で平坦な絶縁膜の形成が可能な方
法であればよく、例えば〔水＋テトラエチルオルソシリ
ケート〕等を成長ガスとする低温の化学気相成長法を用
いてもよい。
【００４７】
【発明の効果】以上説明のように本発明によれば、コン
タクトホールを設けようとする絶縁膜と、コンタクトホ
ール下部の電極や配線等の導電性パターンを構成する導
電膜とのエッチングの選択比が小さい際にも、上記導電
性パターン及びその周辺の下層絶縁膜に損傷を与えずに
該導電性パターン上に高精度のコンタクトホールを有す
る層間の絶縁膜を形成することができ、配線のコンタク
ト抵抗の増大や、コンタクトホール部における下部導電
層との短絡障害は防止される。
タクトホールを設けようとする絶縁膜と、コンタクトホ
ール下部の電極や配線等の導電性パターンを構成する導
電膜とのエッチングの選択比が小さい際にも、上記導電
性パターン及びその周辺の下層絶縁膜に損傷を与えずに
該導電性パターン上に高精度のコンタクトホールを有す
る層間の絶縁膜を形成することができ、配線のコンタク
ト抵抗の増大や、コンタクトホール部における下部導電
層との短絡障害は防止される。
【００４８】従って本発明は、高集積化され、且つ多層
配線化される半導体装置の性能や歩留り向上に寄与する
ところが大きい。
配線化される半導体装置の性能や歩留り向上に寄与する
ところが大きい。
【図１】 本発明の原理説明用工程断面図
【図２】 本発明の方法の一実施例の工程断面図
【図３】 本発明の方法の他の実施例の工程断面図
【図４】 従来方法の第１の例の工程断面図
【図５】 従来方法の第２の例の工程断面図
【図６】 従来方法の第１の例の問題点を示す模式断面
図
図
【図７】 従来方法の第２の例の問題点を示す模式断面
図
図
１ 基体 ２ 導電性パターン ３ 柱状のレジストパターン ４ 絶縁膜 ５ コンタクトホール 11 Si基板 12 フィールド酸化膜 13 素子領域 14 ゲート酸化膜 15 ゲート電極 15a ポリSi層 15b WSi層 16S 低不純物濃度ソース領域 16D 低不純物濃度ドレイン領域 17 SiO2サイドウォール 18S 高不純物濃度ソース領域 18D 高不純物濃度ドレイン領域 19 TiSi膜 21、28 SOG 層 25 第１の層間絶縁膜 26 下層配線パターン 26a Ti膜 26b TiN 膜 26C W 膜 27 CVD-SiO2膜 ＲG 、ＲD 、ＲL 柱状のレジストパターン ＣG 、ＣD 、ＣL コンタクトホール
Claims (6)
- 【請求項１】 導電性パターンを有する基体(1) 上に、
該基体(1) 上を覆い且つ該導電性パターン(2) の一部を
表出するコンタクトホール(5) を有する絶縁膜を形成す
るに際して、 基体(1) 上に形成された該導電性パターン(2) 上のコン
タクトホール(5) を形成する場所に柱状のレジストパタ
ーン(3) を形成する工程と、該レジストパターン(3) の
形成された基体(1) 上に該レジストパターン(3) の上端
部を表出し且つ表面が平坦化された絶縁膜(4) を形成す
る工程と、該レジストパターン(3) を除去して該絶縁膜
(4) に該レジストパターン(3) の除去部からなり該導電
性パターン(2) の一部を表出するコンタクトホール(5)
を形成する工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項２】 導電性パターンを有する基体上に、該基
体上を覆い且つ該導電性パターンの一部を表出するコン
タクトホールを有する絶縁膜を形成するに際して、 該導電性パターンを有する基体上に表面保護用の絶縁膜
を形成する工程と、該表面保護用絶縁膜に少なくとも該
導電性パターン上のコンタクトホール配設領域を含む領
域を表出する開孔を形成する工程と、該開孔内に表出す
る導電性パターン上に柱状のレジストパターンを形成す
る工程と、該レジストパターンの形成された基体上に該
レジストパターンの上端部を表出し且つ表面が平坦化さ
れた絶縁膜を形成する工程と、該レジストパターンを除
去して該絶縁膜に該レジストパターンの除去部からなり
該導電性パターンの一部を表出するコンタクトホールを
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項３】 前記表面保護用絶縁膜への前記開孔の形
成が、弗素を含む水溶液によるウェットエッチング手段
によりなされることを特徴とする請求項２記載の半導体
装置の製造方法。 - 【請求項４】 前記レジストパターンが逆テーパ形状を
有することを特徴とする請求項１または２または３記載
の半導体装置の製造方法。 - 【請求項５】 前記レジストが感光性ポリイミドよりな
ることを特徴とする請求項１または２または３または４
記載の半導体装置の製造方法。 - 【請求項６】 前記導電性基体の上面が導電性を有する
反射防止膜で覆われていることを特徴とする請求項１又
は２または３または４または５記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26669293A JPH07122638A (ja) | 1993-10-26 | 1993-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26669293A JPH07122638A (ja) | 1993-10-26 | 1993-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122638A true JPH07122638A (ja) | 1995-05-12 |
Family
ID=17434368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26669293A Withdrawn JPH07122638A (ja) | 1993-10-26 | 1993-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122638A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19626039A1 (de) * | 1996-04-12 | 1997-10-16 | Lg Semicon Co Ltd | Verfahren zum Herstellen einer Metalleitung |
| DE19626038A1 (de) * | 1996-04-12 | 1997-10-16 | Lg Semicon Co Ltd | Verfahren zum Herstellen der Verbindungsstruktur eines Halbleiterbauteils |
| KR100244707B1 (ko) * | 1996-11-27 | 2000-10-02 | 김영환 | 반도체 소자의 배선 형성 방법 |
| KR20010063022A (ko) * | 1999-12-21 | 2001-07-09 | 윤종용 | 저유전율막을 절연막으로 사용한 반도체 소자의 컨택 홀형성 방법 |
| JP2005032758A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| JP2005129919A (ja) * | 2003-10-02 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 半導体素子の作製方法 |
| JP2005142326A (ja) * | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | コンタクトホールの形成方法、コンタクトホール、液晶パネル、半導体装置および電子機器 |
| JP2005244205A (ja) * | 2004-01-29 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | コンタクトホールの形成方法、半導体装置の作製方法、液晶表示装置の作製方法及びｅｌ表示装置の作製方法 |
| JP2006165264A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法 |
| JP2006216747A (ja) * | 2005-02-03 | 2006-08-17 | Fujikura Ltd | 貫通電極の製造方法および構造 |
| KR100570855B1 (ko) * | 1998-10-13 | 2006-08-21 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| US7179733B2 (en) | 2003-03-17 | 2007-02-20 | Seiko Epson Corporation | Method of forming contact holes and electronic device formed thereby |
| US7262128B2 (en) | 2003-07-30 | 2007-08-28 | Seiko Epson Corporation | Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards |
| WO2011149029A1 (ja) * | 2010-05-28 | 2011-12-01 | Jsr株式会社 | 絶縁パターン形成方法及びダマシンプロセス用絶縁パターン形成材料 |
| JP2017034269A (ja) * | 2011-02-16 | 2017-02-09 | 株式会社リコー | ホール形成方法、並びに多層配線の製造方法、半導体装置の製造方法、表示素子の製造方法、画像表示装置の製造方法、及びシステムの製造方法 |
-
1993
- 1993-10-26 JP JP26669293A patent/JPH07122638A/ja not_active Withdrawn
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19626039C2 (de) * | 1996-04-12 | 2003-04-24 | Lg Semicon Co Ltd | Verfahren zum Herstellen einer Metalleitung |
| DE19626038A1 (de) * | 1996-04-12 | 1997-10-16 | Lg Semicon Co Ltd | Verfahren zum Herstellen der Verbindungsstruktur eines Halbleiterbauteils |
| DE19626039A1 (de) * | 1996-04-12 | 1997-10-16 | Lg Semicon Co Ltd | Verfahren zum Herstellen einer Metalleitung |
| DE19626038C2 (de) * | 1996-04-12 | 2002-01-31 | Lg Semicon Co Ltd | Verfahren zum Herstellen der Verbindungsstruktur eines Halbleiterbauteils |
| KR100244707B1 (ko) * | 1996-11-27 | 2000-10-02 | 김영환 | 반도체 소자의 배선 형성 방법 |
| KR100570855B1 (ko) * | 1998-10-13 | 2006-08-21 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
| KR20010063022A (ko) * | 1999-12-21 | 2001-07-09 | 윤종용 | 저유전율막을 절연막으로 사용한 반도체 소자의 컨택 홀형성 방법 |
| CN100380626C (zh) * | 2003-03-17 | 2008-04-09 | 精工爱普生株式会社 | 接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法 |
| US7179733B2 (en) | 2003-03-17 | 2007-02-20 | Seiko Epson Corporation | Method of forming contact holes and electronic device formed thereby |
| JP2005032758A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| US7262128B2 (en) | 2003-07-30 | 2007-08-28 | Seiko Epson Corporation | Method of forming multilayer interconnection structure, and manufacturing method for multilayer wiring boards |
| JP2005129919A (ja) * | 2003-10-02 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 半導体素子の作製方法 |
| JP2005142326A (ja) * | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | コンタクトホールの形成方法、コンタクトホール、液晶パネル、半導体装置および電子機器 |
| JP2005244205A (ja) * | 2004-01-29 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | コンタクトホールの形成方法、半導体装置の作製方法、液晶表示装置の作製方法及びｅｌ表示装置の作製方法 |
| JP2006165264A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法 |
| JP2006216747A (ja) * | 2005-02-03 | 2006-08-17 | Fujikura Ltd | 貫通電極の製造方法および構造 |
| WO2011149029A1 (ja) * | 2010-05-28 | 2011-12-01 | Jsr株式会社 | 絶縁パターン形成方法及びダマシンプロセス用絶縁パターン形成材料 |
| US9126231B2 (en) | 2010-05-28 | 2015-09-08 | Jsr Corporation | Insulation pattern-forming method and insulation pattern-forming material |
| JP2017034269A (ja) * | 2011-02-16 | 2017-02-09 | 株式会社リコー | ホール形成方法、並びに多層配線の製造方法、半導体装置の製造方法、表示素子の製造方法、画像表示装置の製造方法、及びシステムの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051508A (en) | Manufacturing method of semiconductor device | |
| US6171951B1 (en) | Dual damascene method comprising ion implanting to densify dielectric layer and forming a hard mask layer with a tapered opening | |
| US20020006715A1 (en) | Method for forming an extended metal gate using a damascene process | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| JPH0685086A (ja) | 高集積素子用微細コンタクト形成方法 | |
| US5063176A (en) | Fabrication of contact hole using an etch barrier layer | |
| JPH07122638A (ja) | 半導体装置の製造方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JP2568036B2 (ja) | 半導体装置のコンタクト形成方法 | |
| US20090286396A1 (en) | Method for manufacturing a semiconductor device having a stepped through-hole | |
| US6383862B2 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| KR100611776B1 (ko) | 반도체 소자 제조 방법 | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| TWI871516B (zh) | 一種去除在閘極結構上方的階梯高度的方法 | |
| KR100303366B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JP2000195950A (ja) | 半導体装置及びその製造方法 | |
| US7022567B2 (en) | Method of fabricating self-aligned contact structures | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100313604B1 (ko) | 반도체장치의 절연층 평탄화 방법 | |
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| KR100507869B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |