JPH07122955A - ノイズ・フィルタ - Google Patents
ノイズ・フィルタInfo
- Publication number
- JPH07122955A JPH07122955A JP5288829A JP28882993A JPH07122955A JP H07122955 A JPH07122955 A JP H07122955A JP 5288829 A JP5288829 A JP 5288829A JP 28882993 A JP28882993 A JP 28882993A JP H07122955 A JPH07122955 A JP H07122955A
- Authority
- JP
- Japan
- Prior art keywords
- spiral
- noise filter
- electrodes
- electrode
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 極めて小型で優れたノイズ阻止特性を有する
ノイズ・フィルタを得ること。 【構成】 薄膜誘電体5を挟むように対向配置された少
なくとも2つのスパイラル電極3c、3dおよび4c、4dを切
断し、この切断部位において薄膜誘電体5を貫通する導
体を介して反対側のスパイラル電極3d、3cおよび4d、4c
と接続して、各スパイラル電極の表裏の配置を交互に入
れ換えて、第1のスパイラル電極3c、3dのどの位置にお
いても、隣接および対向する電極が第2のスパイラル電
極4c、4dとなるように構成したフィルタ素子を絶縁基板
1の表面に積層体として形成したものである。
ノイズ・フィルタを得ること。 【構成】 薄膜誘電体5を挟むように対向配置された少
なくとも2つのスパイラル電極3c、3dおよび4c、4dを切
断し、この切断部位において薄膜誘電体5を貫通する導
体を介して反対側のスパイラル電極3d、3cおよび4d、4c
と接続して、各スパイラル電極の表裏の配置を交互に入
れ換えて、第1のスパイラル電極3c、3dのどの位置にお
いても、隣接および対向する電極が第2のスパイラル電
極4c、4dとなるように構成したフィルタ素子を絶縁基板
1の表面に積層体として形成したものである。
Description
【0001】
【産業上の利用分野】この発明は、デジタル信号を扱う
コンピュータのような各種の電子機器における電源回路
や信号通過回路などに適用してノイズの伝搬を阻止する
ノイズ・フイルタに関する。
コンピュータのような各種の電子機器における電源回路
や信号通過回路などに適用してノイズの伝搬を阻止する
ノイズ・フイルタに関する。
【0002】
【従来の技術】コンピュータなどのデジタル信号を扱う
電子機器においは、電源回路や信号通過回路にノイズ・
フイルタが使用されている。
電子機器においは、電源回路や信号通過回路にノイズ・
フイルタが使用されている。
【0003】このような従来のノイズ・フイルタの一例
として、図5に示すように、セラミックのような板状誘
電体90の両面に2つのスパイラル電極91、92を対向配置
し、一方のスパイラル電極91を通電導体として、端子9
3、94を介して電源回路や信号通過回路へ直列に挿入
し、他方のスパイラル電極92を接地導体として、任意の
一端95を接地する。そして、図6の等価回路図に示すよ
うに、1対のスパイラル電極91、92間に分布容量を形成
するとともに、通電導体となるスパイラル電極91が有す
るインダクタンスによりシャープ・カットオフのローパ
ス・フィルタを形成したものが知られている。
として、図5に示すように、セラミックのような板状誘
電体90の両面に2つのスパイラル電極91、92を対向配置
し、一方のスパイラル電極91を通電導体として、端子9
3、94を介して電源回路や信号通過回路へ直列に挿入
し、他方のスパイラル電極92を接地導体として、任意の
一端95を接地する。そして、図6の等価回路図に示すよ
うに、1対のスパイラル電極91、92間に分布容量を形成
するとともに、通電導体となるスパイラル電極91が有す
るインダクタンスによりシャープ・カットオフのローパ
ス・フィルタを形成したものが知られている。
【0004】近年、携帯電話、携帯用パソコンなどのデ
ィジタル信号を扱う携帯用の電子機器が普及するにつれ
て、ノイズ・フィルタも小型化が要求されている。しか
し、このような従来のフィルタにおいては、誘電体を薄
くして分布容量を増すこと、印刷工程により長いスパイ
ラル電極を形成することには限度があり、著しい小型化
は困難であった。
ィジタル信号を扱う携帯用の電子機器が普及するにつれ
て、ノイズ・フィルタも小型化が要求されている。しか
し、このような従来のフィルタにおいては、誘電体を薄
くして分布容量を増すこと、印刷工程により長いスパイ
ラル電極を形成することには限度があり、著しい小型化
は困難であった。
【0005】そこで、集積回路と同様な技術および設備
により、大量生産が可能であって、極めて小型のノイズ
・フィルタを得るために、高純度の半導体基板を絶縁基
板として使用し、この高純度の半導体基板の表面に、第
1のスパイラル状電極を形成し、この第1のスパイラル
状電極上に誘電体層を介して第2のスパイラル状電極を
形成したノイズ・フィルタが、本発明者により既に提案
(特願平4−304354号、特願平4−317972
号)されている。
により、大量生産が可能であって、極めて小型のノイズ
・フィルタを得るために、高純度の半導体基板を絶縁基
板として使用し、この高純度の半導体基板の表面に、第
1のスパイラル状電極を形成し、この第1のスパイラル
状電極上に誘電体層を介して第2のスパイラル状電極を
形成したノイズ・フィルタが、本発明者により既に提案
(特願平4−304354号、特願平4−317972
号)されている。
【0006】
【発明が解決しようとする課題】しかし、このようなノ
イズ・フイルタにおいては、図7の断面図に示すよう
に、板状誘電体90の表面に配置した一方のスパイラル電
極91は、他方のスパイラル電極92との間に分布容量C1を
形成するが、隣接する導体相互間にも存在する静電容量
C2のために、最外側の導体より最内側の導体まで交流成
分、特に、高い周波数成分が通過するので、高い周波数
帯域にわたって良好な減衰特性を得ることは困難であっ
た。
イズ・フイルタにおいては、図7の断面図に示すよう
に、板状誘電体90の表面に配置した一方のスパイラル電
極91は、他方のスパイラル電極92との間に分布容量C1を
形成するが、隣接する導体相互間にも存在する静電容量
C2のために、最外側の導体より最内側の導体まで交流成
分、特に、高い周波数成分が通過するので、高い周波数
帯域にわたって良好な減衰特性を得ることは困難であっ
た。
【0007】
【課題を解決するための手段】そこで、この発明のノイ
ズ・フイルタは、このような問題点を解決するために考
えられたもので、薄膜誘電体を挟むように対向配置され
た少なくとも2つのスパイラル電極を切断し、この切断
部位において薄膜誘電体を貫通する導体を介して反対側
のスパイラル電極と接続して、各スパイラル電極の表裏
の配置を交互に入れ換えて、第1のスパイラル電極のど
の位置においても、隣接および対向する電極が第2のス
パイラル電極となるように構成したフィルタ素子を絶縁
基板の表面に積層体として形成したものである。
ズ・フイルタは、このような問題点を解決するために考
えられたもので、薄膜誘電体を挟むように対向配置され
た少なくとも2つのスパイラル電極を切断し、この切断
部位において薄膜誘電体を貫通する導体を介して反対側
のスパイラル電極と接続して、各スパイラル電極の表裏
の配置を交互に入れ換えて、第1のスパイラル電極のど
の位置においても、隣接および対向する電極が第2のス
パイラル電極となるように構成したフィルタ素子を絶縁
基板の表面に積層体として形成したものである。
【0008】
【実施例】(第1実施例)この発明のノイズ・フィルタ
の第1実施例を図1の斜視図に基づいて製造工程順に説
明する。 (1) まず、ガラス、合成樹脂、高純度のシリコン・ウエ
ハなどの絶縁基板1を用意する。特に、絶縁基板1に
は、バルク抵抗が大きい高純度のシリコン・ウエハが適
している。
の第1実施例を図1の斜視図に基づいて製造工程順に説
明する。 (1) まず、ガラス、合成樹脂、高純度のシリコン・ウエ
ハなどの絶縁基板1を用意する。特に、絶縁基板1に
は、バルク抵抗が大きい高純度のシリコン・ウエハが適
している。
【0009】(2) このシリコン・ウエハ1の表面に、化
学気相法(CVD)により第1層目のシリコン酸化膜(Si
02膜)2を形成したのち、(3) この第1層目のシリコン
酸化膜2上に、次の化学気相法の工程に耐え得る金属、
例えば、金、タングステン、モリブデン、タンタル、ニ
オブなどの金属膜を蒸着し、(4) 写真蝕刻法により、金
属膜上に、1ターンごとに切断された状態のスパイラル
状のフォトレジストのパターンを形成し、(5) このフォ
トレジストをマスクにして、1ターンごとに切断された
第1層目のスパイラル状金属電極3cおよび4cを形成した
のち、フォトレジストを洗い落とす(図1のa)。
学気相法(CVD)により第1層目のシリコン酸化膜(Si
02膜)2を形成したのち、(3) この第1層目のシリコン
酸化膜2上に、次の化学気相法の工程に耐え得る金属、
例えば、金、タングステン、モリブデン、タンタル、ニ
オブなどの金属膜を蒸着し、(4) 写真蝕刻法により、金
属膜上に、1ターンごとに切断された状態のスパイラル
状のフォトレジストのパターンを形成し、(5) このフォ
トレジストをマスクにして、1ターンごとに切断された
第1層目のスパイラル状金属電極3cおよび4cを形成した
のち、フォトレジストを洗い落とす(図1のa)。
【0010】(6) 切断した各端部をスルーホール接続部
として残し、両スパイラル状金属電極3c、4cの各端部お
よび端子部3aを露出させるように、両スパイラル状金属
電極3c、4cおよび第1層目のシリコン酸化膜2の上に化
学気相法により薄膜誘電体となる第2層目のシリコン酸
化膜5を形成する(図1のb)。このとき、スパイラル
状金属電極3a、3bの各端部において、第2層目のシリコ
ン酸化膜5を形成しなかった部分は、スルーホールとな
るものである。
として残し、両スパイラル状金属電極3c、4cの各端部お
よび端子部3aを露出させるように、両スパイラル状金属
電極3c、4cおよび第1層目のシリコン酸化膜2の上に化
学気相法により薄膜誘電体となる第2層目のシリコン酸
化膜5を形成する(図1のb)。このとき、スパイラル
状金属電極3a、3bの各端部において、第2層目のシリコ
ン酸化膜5を形成しなかった部分は、スルーホールとな
るものである。
【0011】(7) この第2層目のシリコン酸化膜5上に
アルミニューム膜を蒸着する。(8) このアルミニューム
膜の表面において、第1層目のスパイラル状金属電極3
c、4c上に沿ってスパイラル状のフォトレジストのパタ
ーンを形成し、(9) このフォトレジストをマスクにし
て、第1層目のスパイラル状金属電極3c、4cの各端部と
スルーホールを介して連続するように第2層目のスパイ
ラル状金属電極3d、4dを形成した後、フォトレジストの
パターンを洗い落とす(図1のc)。なお、2層の各ス
パイラル状金属電極3c、3dおよび4c、4dの接続状態の詳
細は、図2の平面図に示すとおりであって、2つのスル
ーホール7を介して電極3c、3dおよび4c、4dの上下の配
置が反転するように接続されている。
アルミニューム膜を蒸着する。(8) このアルミニューム
膜の表面において、第1層目のスパイラル状金属電極3
c、4c上に沿ってスパイラル状のフォトレジストのパタ
ーンを形成し、(9) このフォトレジストをマスクにし
て、第1層目のスパイラル状金属電極3c、4cの各端部と
スルーホールを介して連続するように第2層目のスパイ
ラル状金属電極3d、4dを形成した後、フォトレジストの
パターンを洗い落とす(図1のc)。なお、2層の各ス
パイラル状金属電極3c、3dおよび4c、4dの接続状態の詳
細は、図2の平面図に示すとおりであって、2つのスル
ーホール7を介して電極3c、3dおよび4c、4dの上下の配
置が反転するように接続されている。
【0012】(10) スルーホールを介して接続した両ス
パイラル状金属電極の外側の端部3a、4aおよび通電導体
となる第2層目のスパイラル状金属電極4dの内側の端部
4eを露出させるように、第2層目のスパイラル状金属電
極3d、4dおよび第2層目のシリコン酸化膜5の上に化学
気相法により絶縁薄膜となる第3層目のシリコン酸化膜
6を形成する(図1のd)。
パイラル状金属電極の外側の端部3a、4aおよび通電導体
となる第2層目のスパイラル状金属電極4dの内側の端部
4eを露出させるように、第2層目のスパイラル状金属電
極3d、4dおよび第2層目のシリコン酸化膜5の上に化学
気相法により絶縁薄膜となる第3層目のシリコン酸化膜
6を形成する(図1のd)。
【0013】(11) シリコン酸化膜6上において、第2
層目のスパイラル状金属電極4dの内側の端部4eと端子部
4bとの間にリード線4fを形成する(図1のe)。なお、
第3層目のシリコン酸化膜6を形成することなく、内側
の端部4eと端子部4bとの間をボンディングによって接続
してもよいのである。
層目のスパイラル状金属電極4dの内側の端部4eと端子部
4bとの間にリード線4fを形成する(図1のe)。なお、
第3層目のシリコン酸化膜6を形成することなく、内側
の端部4eと端子部4bとの間をボンディングによって接続
してもよいのである。
【0014】(12) このような一連の工程を経て、絶縁
基板となる1枚のシリコン・ウエハ1上に積層体として
形成された複数のノイズ・フィルタ素子は、シリコン・
ウエハ1を分割することにより、単一ノイズ・フィルタ
となり、各々の連続した2つのスパイラル状金属電極3
c、3dおよび4c、4dの端子電極3a、4a、4bにボンディン
グしてパッケージに収める。
基板となる1枚のシリコン・ウエハ1上に積層体として
形成された複数のノイズ・フィルタ素子は、シリコン・
ウエハ1を分割することにより、単一ノイズ・フィルタ
となり、各々の連続した2つのスパイラル状金属電極3
c、3dおよび4c、4dの端子電極3a、4a、4bにボンディン
グしてパッケージに収める。
【0015】このようなスルーホール7による接続状態
を、対向するスパイラル電極3c、3dおよび4c、4dに沿っ
て切断して示した第3図より明らかなように、2つのス
パイラル電極3c、3dおよび4c、4dは、1ターンごとに交
互に表裏の配置を入れ換えている。
を、対向するスパイラル電極3c、3dおよび4c、4dに沿っ
て切断して示した第3図より明らかなように、2つのス
パイラル電極3c、3dおよび4c、4dは、1ターンごとに交
互に表裏の配置を入れ換えている。
【0016】さらに、スパイラル電極3c、3dおよび4c、
4dと直交する面で切断して示した第4図の断面図より明
らかなように、第1のスパイラル電極3c、3dのどの位置
においても、隣接する電極および対向する電極は、必ず
第2のスパイラル電極4c、4dとなるように構成されてい
る。
4dと直交する面で切断して示した第4図の断面図より明
らかなように、第1のスパイラル電極3c、3dのどの位置
においても、隣接する電極および対向する電極は、必ず
第2のスパイラル電極4c、4dとなるように構成されてい
る。
【0017】(動作)コモン・モードのノイズを抑制す
べき回路に、この発明のノイズ・フイルタを適用する場
合には、電源回路や信号通過回路の途中に端子4aおよび
4bを接続して第2のスパイラル電極4c、4dを通電導体と
して挿入し、端子3aを接地して第1のスパイラル電極3
c、3dを接地導体とする。
べき回路に、この発明のノイズ・フイルタを適用する場
合には、電源回路や信号通過回路の途中に端子4aおよび
4bを接続して第2のスパイラル電極4c、4dを通電導体と
して挿入し、端子3aを接地して第1のスパイラル電極3
c、3dを接地導体とする。
【0018】また、ノーマル・モードのノイズを抑制す
べき回路に適用する場合には、電源回路や信号通過回路
の途中に、第1のスパイラル電極3c、3dの両端部および
第2のスパイラル電極4c、4dの両端部を接続して2つの
スパイラル電極をそれぞれ通電導体として接続する。
べき回路に適用する場合には、電源回路や信号通過回路
の途中に、第1のスパイラル電極3c、3dの両端部および
第2のスパイラル電極4c、4dの両端部を接続して2つの
スパイラル電極をそれぞれ通電導体として接続する。
【0019】そして、2つのスパイラル電極3c、3dおよ
び4c、4dの間に有効な電位差を発生させて分布容量を形
成するとともに、通電導体となるスパイラル電極が有す
るインダクタンスにより、ノイズを有効に抑制するロー
パス・フィルタとして動作することができ、疑似分布定
数型ノイズ・フイルタを得ることができる。
び4c、4dの間に有効な電位差を発生させて分布容量を形
成するとともに、通電導体となるスパイラル電極が有す
るインダクタンスにより、ノイズを有効に抑制するロー
パス・フィルタとして動作することができ、疑似分布定
数型ノイズ・フイルタを得ることができる。
【0020】(第2の実施例)図1ないし図4に示した
実施例においては、薄膜誘電体5の両面にスパイラル電
極を形成した1組のノイズ・フイルタであるが、中間の
薄膜誘電体(絶縁層)を介して2組以上重ね合わせた積
層体とすることができる。
実施例においては、薄膜誘電体5の両面にスパイラル電
極を形成した1組のノイズ・フイルタであるが、中間の
薄膜誘電体(絶縁層)を介して2組以上重ね合わせた積
層体とすることができる。
【0021】下層組の両スパイラル電極の各内側端部を
中間の薄膜誘電体(絶縁層)に設けられたスルーホール
を介して、それぞれ上層組の両スパイラル電極の内側端
部と相互に接続する。このようにして、多層組に形成す
ることにより、インダクタンスおよび/または静電容量
を増加することができる。
中間の薄膜誘電体(絶縁層)に設けられたスルーホール
を介して、それぞれ上層組の両スパイラル電極の内側端
部と相互に接続する。このようにして、多層組に形成す
ることにより、インダクタンスおよび/または静電容量
を増加することができる。
【0022】この場合にも、中間の薄膜誘電体(絶縁
層)を介して対向する第1のスパイラル電極は、どの位
置においても、必ず第2のスパイラル電極となるように
配置することができる。
層)を介して対向する第1のスパイラル電極は、どの位
置においても、必ず第2のスパイラル電極となるように
配置することができる。
【0023】(第3の実施例)以上で説明した第1およ
び第2の実施例においては、この発明のノイズ・フイル
タを部品として構成しているが、これをプリント配線基
板、ICカード基板などの基板上に形成してもよいので
ある。
び第2の実施例においては、この発明のノイズ・フイル
タを部品として構成しているが、これをプリント配線基
板、ICカード基板などの基板上に形成してもよいので
ある。
【0024】すなわち、電子部品を搭載するプリント配
線基板あるいはICカード基板などの基板自体を絶縁基
板として利用し、その表面に、第1および第2の実施例
で説明したように、2つのスパイラル電極3c、3dおよび
4c、4dを1組あるいは複数組、積層体として形成しても
よいのである。
線基板あるいはICカード基板などの基板自体を絶縁基
板として利用し、その表面に、第1および第2の実施例
で説明したように、2つのスパイラル電極3c、3dおよび
4c、4dを1組あるいは複数組、積層体として形成しても
よいのである。
【0025】さらに、プリント配線基板上に他の電子部
品とともに、複数のノイズ・フイルタを形成した集合体
を搭載することもできる。
品とともに、複数のノイズ・フイルタを形成した集合体
を搭載することもできる。
【0026】(第4実施例)既に集積回路を形成したシ
リコン・ウエハの表面上に、ノイズ・フィルタを立体的
に形成することも可能である。
リコン・ウエハの表面上に、ノイズ・フィルタを立体的
に形成することも可能である。
【0027】すなわち、既に集積回路を形成したシリコ
ン・ウエハの上に、化学気相法によりシリコン酸化膜を
形成し、このシリコン酸化膜の上に、第1〜第2実施例
で説明した工程を経て、ノイズ・フィルタを形成する。
ン・ウエハの上に、化学気相法によりシリコン酸化膜を
形成し、このシリコン酸化膜の上に、第1〜第2実施例
で説明した工程を経て、ノイズ・フィルタを形成する。
【0028】このように、ノイズ・フィルタを立体的に
形成すると、シリコン・ウエハの面積を有効利用するこ
とができる。
形成すると、シリコン・ウエハの面積を有効利用するこ
とができる。
【0029】(その他の実施例)スパイラル状金属電極
のインダクタンスを増加させたい場合には、絶縁基板と
してフェライトのような磁性絶縁体を使用すればよいの
である。
のインダクタンスを増加させたい場合には、絶縁基板と
してフェライトのような磁性絶縁体を使用すればよいの
である。
【0030】また、絶縁基板に複数個のノイズ・フィル
タを形成して、一体化することにより、単一部品であり
ながら、複数ビットの伝送信号より発生するノイズの伝
搬を阻止することができる。
タを形成して、一体化することにより、単一部品であり
ながら、複数ビットの伝送信号より発生するノイズの伝
搬を阻止することができる。
【0031】2つのスパイラル状金属電極間の薄膜誘電
体の静電気による破壊を防止するために、電極間に放電
ギャップを設けたり、複数の直列接続されたダイオード
を接続してその順方向の閾値電圧以下で動作させたり、
ツェナー・ダイオードを接続すればよいのである。
体の静電気による破壊を防止するために、電極間に放電
ギャップを設けたり、複数の直列接続されたダイオード
を接続してその順方向の閾値電圧以下で動作させたり、
ツェナー・ダイオードを接続すればよいのである。
【0032】2つのスパイラル状金属電極間に存在する
薄膜誘電体として、シリコン酸化膜に代えて誘電率が比
較的大きいシリコン窒化膜(Si3N4膜)を使用してもよ
いのである。
薄膜誘電体として、シリコン酸化膜に代えて誘電率が比
較的大きいシリコン窒化膜(Si3N4膜)を使用してもよ
いのである。
【0033】高純度の半導体基板、例えば、高純度のシ
リコン・ウエハは、そのバルク抵抗がスパイラル状金属
電極などの金属導電体に比して極めて高く、絶縁基板と
して充分使用することができる。
リコン・ウエハは、そのバルク抵抗がスパイラル状金属
電極などの金属導電体に比して極めて高く、絶縁基板と
して充分使用することができる。
【0034】スパイラル状の各金属電極は、膜厚および
幅に応じた抵抗を有しており、その厚みおよび/または
幅を変えて抵抗を調整することにより、分布定数的な回
路のQを調整することができる。
幅に応じた抵抗を有しており、その厚みおよび/または
幅を変えて抵抗を調整することにより、分布定数的な回
路のQを調整することができる。
【0035】Qが高い場合には、減衰特性において、特
定の周波数で急峻な減衰または共振点をもつが、Qが低
い場合には、広い周波数帯域にわたって一様な減衰特性
を得ることができるので、絶縁基板となるシリコン・ウ
エハのバルク抵抗、スパイラル状の金属電極の長さ、厚
み、幅および絶縁性酸化皮膜となるシリコン酸化膜の厚
みなどを選択することにより、所望の減衰特性のノイズ
・フィルタを得ることができる。
定の周波数で急峻な減衰または共振点をもつが、Qが低
い場合には、広い周波数帯域にわたって一様な減衰特性
を得ることができるので、絶縁基板となるシリコン・ウ
エハのバルク抵抗、スパイラル状の金属電極の長さ、厚
み、幅および絶縁性酸化皮膜となるシリコン酸化膜の厚
みなどを選択することにより、所望の減衰特性のノイズ
・フィルタを得ることができる。
【0036】また、2つのスパイラル状金属電極間の容
量が大き過ぎる場合および/または一方のスパイラル状
電極のインダクタンスが不足する場合には、一方のスパ
イラル状電極の長さを、他方のものより長くすればよい
のである。
量が大き過ぎる場合および/または一方のスパイラル状
電極のインダクタンスが不足する場合には、一方のスパ
イラル状電極の長さを、他方のものより長くすればよい
のである。
【0037】
【発明の効果】以上で説明したように、この発明のノイ
ズ・フイルタは、薄膜誘電体を介して対向された2つの
スパイラル電極の表裏の配置を1ターンごとに交互に入
れ換えて、第1のスパイラル電極のどの位置において
も、隣接および対向するスパイラル電極は、必ず第2の
電極となるように構成しているので、3端子のノーマル
・モード・フイルタとして、あるいは、4端子のコモン
・モード・ノイズ・フイルタとして使用することによ
り、薄くて小型であるのにもかかわらず、比較的低域通
過性で広帯域の減衰特性を有する疑似分布定数型ノイズ
・フイルタを得ることができる。
ズ・フイルタは、薄膜誘電体を介して対向された2つの
スパイラル電極の表裏の配置を1ターンごとに交互に入
れ換えて、第1のスパイラル電極のどの位置において
も、隣接および対向するスパイラル電極は、必ず第2の
電極となるように構成しているので、3端子のノーマル
・モード・フイルタとして、あるいは、4端子のコモン
・モード・ノイズ・フイルタとして使用することによ
り、薄くて小型であるのにもかかわらず、比較的低域通
過性で広帯域の減衰特性を有する疑似分布定数型ノイズ
・フイルタを得ることができる。
【0038】また、この発明のシリコン・ウエハを絶縁
基板とするノイズ・フィルタによると、集積回路の製造
技術と類似な技術によって製造することができるので、
小型化が容易であり、新たな設備投資を要することな
く、大量生産に適し、廉価に製造することが可能であ
る。
基板とするノイズ・フィルタによると、集積回路の製造
技術と類似な技術によって製造することができるので、
小型化が容易であり、新たな設備投資を要することな
く、大量生産に適し、廉価に製造することが可能であ
る。
【図1】この発明のノイズ・フィルタの第1実施例を製
造工程順に示した斜視図、
造工程順に示した斜視図、
【図2】図1の工程で製造したノイズ・フィルタのスル
ーホール接続部を示す平面図、
ーホール接続部を示す平面図、
【図3】図1の工程で製造したノイズ・フィルタのスパ
イラル電極に沿って切断して示した断面図、
イラル電極に沿って切断して示した断面図、
【図4】図1の工程で製造したノイズ・フィルタのスパ
イラル電極と直交する面に沿って切断して示した断面
図、
イラル電極と直交する面に沿って切断して示した断面
図、
【図5】従来のノイズ・フィルタの一例を示す表面図
(a)、側面図(b)、裏面図(c)、
(a)、側面図(b)、裏面図(c)、
【図6】従来のノイズ・フィルタの等価回路図、
【図7】従来のノイズ・フィルタのスパイラル電極と直
交する面に沿って切断して示した断面図である。
交する面に沿って切断して示した断面図である。
1 シリコン・ウエハ(絶縁基板) 2、5 シリコン酸化膜またはシリコン窒化膜(誘電体
層) 3c、3d、4c、4d スパイラル状金属電極 3a、4a、4b 端子電極 7 スルーホール
層) 3c、3d、4c、4d スパイラル状金属電極 3a、4a、4b 端子電極 7 スルーホール
Claims (7)
- 【請求項1】 薄膜誘電体を挟むように対向配置された
少なくとも2つのスパイラル電極を切断し、該切断部位
において上記薄膜誘電体を貫通する導体を介して反対側
のスパイラル電極と接続して、各スパイラル電極の表裏
の配置を交互に入れ換えて、第1のスパイラル電極のど
の位置においても、隣接および対向する電極が第2のス
パイラル電極となるように構成したフィルタ素子を絶縁
基板の表面に積層体として形成したことを特徴とするノ
イズ・フイルタ。 - 【請求項2】 一方のスパイラル状電極の少なくとも1
つの端部を接地し、他方のスパイラル状電極の両端を伝
送信号通過回路に直列に接続して、ノーマルモードで動
作させることを特徴とする請求項1に記載のノイズ・フ
ィルタ。 - 【請求項3】 両スパイラル状電極の各両端部を伝送信
号通過回路に直列に接続して、コモンモードで動作させ
ることを特徴とする請求項1に記載のノイズ・フィル
タ。 - 【請求項4】 絶縁基板として高純度の半導体基板を用
いたことを特徴とする請求項1乃至請求項3に記載のノ
イズ・フィルタ。 - 【請求項5】 絶縁基板として磁性絶縁体基板を用いた
ことを特徴とする請求項1乃至請求項3に記載のノイズ
・フィルタ。 - 【請求項6】 絶縁基板に複数個のノイズ・フィルタを
形成して、一体化したことを特徴とする請求項1乃至請
求項3に記載のノイズ・フィルタ。 - 【請求項7】 集積回路が形成されている基板の上に形
成したことを特徴とする請求項1に記載のノイズ・フィ
ルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5288829A JPH07122955A (ja) | 1993-10-26 | 1993-10-26 | ノイズ・フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5288829A JPH07122955A (ja) | 1993-10-26 | 1993-10-26 | ノイズ・フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122955A true JPH07122955A (ja) | 1995-05-12 |
Family
ID=17735287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5288829A Pending JPH07122955A (ja) | 1993-10-26 | 1993-10-26 | ノイズ・フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114497001A (zh) * | 2021-12-24 | 2022-05-13 | 西安理工大学 | 基于三维集成技术的共模噪声抑制滤波器 |
-
1993
- 1993-10-26 JP JP5288829A patent/JPH07122955A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114497001A (zh) * | 2021-12-24 | 2022-05-13 | 西安理工大学 | 基于三维集成技术的共模噪声抑制滤波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030009863A1 (en) | Thin film bulk acoustic resonator ( FBAR) and inductor on a monolithic substrate and method of fabricating the same | |
| US6323116B1 (en) | Differential pair geometry for integrated circuit chip packages | |
| KR960019825A (ko) | 박막압전소자 및 박막압전소자의 제조방법 | |
| US5431987A (en) | Noise filter | |
| US7304377B2 (en) | Package substrate, integrated circuit apparatus, substrate unit, surface acoustic wave apparatus, and circuit device | |
| US6922126B1 (en) | Inductor element | |
| US20070076343A1 (en) | Connector | |
| JPH06181119A (ja) | Lc複合部品 | |
| US20070035363A1 (en) | Electromagnetic delay line inductance element | |
| JPH0677711A (ja) | ノイズ・フィルタ | |
| US5793098A (en) | Package including conductive layers having notches formed | |
| JP3031957B2 (ja) | ノイズ・フイルタ | |
| JP3029929B2 (ja) | ノイズ・フィルタ | |
| JPH0416012A (ja) | ノイズ・フイルタ | |
| JP3672328B2 (ja) | ノイズ・フィルタ | |
| JPH0878991A (ja) | チップ型lcフィルタ素子 | |
| JPH06204780A (ja) | ノイズ・フィルタ | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JP3500277B2 (ja) | 積層型コンデンサおよびコンデンサ | |
| JP2002290186A (ja) | 低域通過フィルタ | |
| JPH10190307A (ja) | 高周波モジュール | |
| JP2969024B2 (ja) | ノイズ・フィルタ | |
| JP2001217345A (ja) | 多層配線基板 | |
| JP3592875B2 (ja) | 誘電体フィルタ | |
| JPH1051257A (ja) | Lcローパスフィルタ |