JPH07122986A

JPH07122986A - 電圧比較回路

Info

Publication number: JPH07122986A
Application number: JP28586193A
Authority: JP
Inventors: Takahiro Nozawa; 崇浩野澤
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1993-10-20
Filing date: 1993-10-20
Publication date: 1995-05-12

Abstract

(57)【要約】【目的】誤差の少ない最大電圧値、もしくは最小電圧
値が得られる電圧比較回路を提供する。【構成】入力電圧Ｖ１を差動増幅器６，７のトランジ
スタＱ１，Ｑ３のベースに入力し、入力電圧Ｖ２を差動
増幅器６，７のトランジスタＱ２，Ｑ４のベースに入力
する。差動増幅器７によりエミッタ電流比を検出し、電
流源８，９からの電流Ｉ１，Ｉ２を変えることにより、
差動増幅器６の共通エミッタ電流Ｉ３を制御し、トラン
ジスタＱ１，Ｑ２のエミッタ電流ＩE1，ＩE2のうち、少
なくともどちらか一方が常に一定（Ｉ０／２）になるよ
うにするので、入力電圧差ΔＶが変化した場合でも、ベ
ース・エミッタ間電圧ＶBEの変動を抑えることができ、
従って、入力電圧とベース・エミッタ間電圧ＶBEで決定
される出力電圧の誤差が抑えられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２つの入力信号の電圧
レベルを比較し、常に最大電圧値、もしくは最小電圧値
を出力する電圧比較回路に関する。

【０００２】

【従来の技術】図２は、常に最大電圧値を出力する従来
の電圧比較回路を示す回路図である。図２において、ｎ
ｐｎトランジスタ（以下、トランジスタと略記する）Ｑ
１１，Ｑ１２からなる差動増幅器の各ベースは、それぞ
れ入力端子１，２に接続され、コレクタは電源電圧に接
続されている。共通接続されたエミッタは、出力端子３
と電流値Ｉ０の定電流源１４に接続されている。入力端
子１への入力電圧をＶ１、入力端子２への入力電圧をＶ
２、各トランジスタＱ１１，Ｑ１２のベース・エミッタ
間電圧をそれぞれＶBE11，ＶBE12とすると、出力端子３
に出力される電圧Ｖｏは次のようになる。

【０００３】

【数１】

【０００４】つまり、常に入力電圧Ｖ１，Ｖ２の高い方
の電圧値から−ＶBEだけレベルシフトされた電圧が出力
される。

【０００５】次に、図３を用いて、常に最小電圧値を出
力する従来の電圧比較回路を説明する。ｐｎｐトランジ
スタ（以下、トランジスタと略記する）Ｑ１３，Ｑ１４
からなる差動増幅器の各ベースは、それぞれ入力端子
１，２に接続され、コレクタは接地されている。共通接
続されたエミッタは、出力端子３と電流値Ｉ０の定電流
源１４に接続されている。入力端子１への入力電圧をＶ
１、入力端子２への入力電圧をＶ２、各トランジスタＱ
１３，Ｑ１４のベース・エミッタ間電圧をそれぞれＶBE
13，ＶBE14とすると、出力電圧Ｖｏは次のようになる。

【０００６】

【数２】

【０００７】つまり、常に入力電圧Ｖ１，Ｖ２の低い方
の電圧値から＋ＶBEだけレベルシフトされた電圧が出力
される。

【０００８】

【発明が解決しようとする課題】しかしながら、トラン
ジスタのベース・エミッタ間電圧ＶBEは、ベース・エミ
ッタ間電圧とエミッタ電流の特性を示す図４のグラフか
らわかるように、エミッタ電流ＩE により変化する。従
って、ベース・エミッタ間電圧ＶBEの変化により、前述
した電圧比較回路の出力に誤差を生じるという問題があ
る。以下、この問題点について詳しく説明する。ベース
・エミッタ間電圧ＶBEとエミッタ電流ＩE の関係は、

【０００９】

【数３】

【００１０】例えば、図４に示すように、エミッタ電流
ＩE がＩE0から２・ＩE0になる、即ち２倍になると、べ
ース・エミッタ間電圧ＶBEは約１８ｍＶ増加する。ま
た、図２における差動増幅器の各エミッタ電流ＩE11 ，
ＩE12 は、

【００１１】

【数４】

【００１２】で表される。つまり、エミッタ電流ＩE
は、ベース電圧差、即ち電圧比較回路の入力電圧差ΔＶ
によって変化し、ベース・エミッタ間電圧ＶBEもそれに
ともない変化する。このエミッタ電流ＩE とベース・エ
ミッタ間電圧ＶBEの関係を図５に示す。

【００１３】前述の通り、出力電圧Ｖｏは、入力電圧Ｖ
１，Ｖ２及びベース・エミッタ間電圧ＶBEで決定され
る。したがって、入力電圧差によるベース・エミッタ間
電圧ＶBEの変動は、出力電圧Ｖｏの変動につながり、誤
差を生じてしまう。この出力電圧Ｖｏの誤差について、
図６を用いて説明する。図６（ａ）は入力電圧の波形
図、図６（ｂ）はそのときの出力電圧の波形図を示す。
図２に示す電圧比較回路において、ΔＶ＝０（Ｖ１＝Ｖ
２）のとき、エミッタ電流ＩE11 ，ＩE12 は等しく、Ｉ
E11 ＝ＩE12 ＝Ｉ０／２となり、出力電圧Ｖｏは、Ｖ１
−ＶBE11（＝Ｖ２−ＶBE12）である。

【００１４】しかし、入力電圧Ｖ２が一定のままで、入
力電圧Ｖ１の電圧が上がり、入力電圧差ΔＶが約１００
ｍＶ以上になると（図６（ａ）参照）、定電流源１４の
電流はほとんどトランジスタＱ１１に流れ、トランジス
タＱ１２はカットオフする。つまり、ＩE11 ＝Ｉ０とな
り、ΔＶ＝０のときに比べ、エミッタ電流ＩE11 が２倍
となる。前述のとおり、エミッタ電流ＩE が２倍になる
と、トランジスタＱ１１のベース・エミッタ間電圧ＶBE
11は約１８ｍＶ大きくなる。したがって、図６（ｂ）に
示すように、入力電圧Ｖ１がΔＶだけ上がっても、出力
電圧Ｖｏは、（ΔＶ−１８ｍＶ）しか上がらないことに
なる。

【００１５】また、入力電圧Ｖ２が一定のままで、入力
電圧Ｖ１が下がる場合（図６（ａ）参照）も、同様の問
題が生じる。入力電圧差ΔＶが−１００ｍＶ以上となる
と、エミッタ電流ＩE11 ＝０となり、トランジスタＱ１
１がカットオフし、エミッタ電流ＩE12 が２倍となる。
その結果、トランジスタＱ１２のベース・エミッタ間電
圧ＶBE12が増加し、図６（ｂ）に示すように、出力電圧
Ｖｏは約１８ｍＶ下がってしまう。以上説明したよう
に、従来の電圧比較回路では、入力電圧Ｖ１，Ｖ２の電
圧差ΔＶにより、ベース・エミッタ間電圧ＶBEが変動す
るために、出力電圧Ｖｏに誤差を生じるという問題点が
あった。本発明は、上述した問題点に鑑みなされたもの
であり、ベース・エミッタ間電圧ＶBEの変動を低減し
て、誤差の少ない最大電圧値、もしくは最小電圧値が得
られる電圧比較回路を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、ベースを入力端子とする
第１のトランジスタ及び第２のトランジスタでエミッタ
共通の差動増幅器を構成し、共通エミッタには電流値Ｉ
０の定電流源と出力端子が接続され、２つの入力端子の
電圧を比較し、常にその最大電圧値もしくは最小電圧値
を出力する電圧比較回路において、前記第１のトランジ
スタまたは前記第２のトランジスタのエミッタ電流のう
ち、少なくともどちらか一方が略Ｉ０／２になるよう
に、前記差動増幅器の共通エミッタ電流値を制御するこ
とを特徴とする電圧比較回路を提供するものである。

【００１７】

【実施例】以下、本発明の電圧比較回路について、添付
図面を参照して説明する。図１は本発明の電圧比較回路
の一実施例を示す回路図である。図１において、ｎｐｎ
トランジスタＱ１，Ｑ２からなる差動増幅器６の各ベー
スは、それぞれ入力端子１，２に接続され、各コレクタ
は電源電圧Ｖｃｃに接続されている。また、ｎｐｎトラ
ンジスタＱ３，Ｑ４からなる差動増幅器７の各ベース
も、差動増幅器６と同様に、それぞれ入力端子１，２に
接続されている。

【００１８】トランジスタＱ３のコレクタは、ｐｎｐト
ランジスタ（以下、トランジスタと略記する）Ｑ５のベ
ースに接続され、また、抵抗Ｒ１を介して電源電圧Ｖｃ
ｃに接続されている。トランジスタＱ４のコレクタは、
ｐｎｐトランジスタ（以下、トランジスタと略記する）
Ｑ６のベースに接続され、また、抵抗Ｒ２を介して電源
電圧Ｖｃｃに接続されている。トランジスタＱ５のエミ
ッタは、抵抗Ｒ３を介して電源電圧Ｖｃｃに接続され、
トランジスタＱ５と抵抗Ｒ３で電流源８を構成してい
る。トランジスタＱ６のエミッタは、抵抗Ｒ４を介して
電源電圧Ｖｃｃに接続され、トランジスタＱ６と抵抗Ｒ
４で電流源９を構成している。トランジスタＱ３，Ｑ４
の共通接続されたエミッタは、定電流源５に接続されて
いる。トランジスタＱ１，Ｑ２の共通接続されたエミッ
タには、定電流源４、電流源８，９、及び出力端子３が
接続されている。

【００１９】定電流源４，５の電流をＩ０、電流源８，
９の電流値をそれぞれＩ１，Ｉ２、差動増幅器６の共通
エミッタから流れる共通エミッタ電流をＩ３とすると、
Ｉ３＝Ｉ０−Ｉ１−Ｉ２で表される。トランジスタＱ１
とトランジスタＱ３のベース、またトランジスタＱ２と
トランジスタＱ４のベースは，それぞれ接続されている
ため、エミッタ電流のＩE1とＩE3、ＩE2とＩE4は等し
く、図５に示すような電流特性となる。そこで、差動増
幅器６，７のエミッタ電流比は同じであるため、差動増
幅器７を使ってエミッタ電流比を検出し、差動増幅器６
からの共通エミッタ電流Ｉ３を制御する。トランジスタ
Ｑ３，Ｑ４のコレクタ電圧Ｖｃ３，Ｖｃ４は、コレクタ
電流をＩｃ（ＩｃはＩE とほぼ同一）とすると、

【００２０】

【数５】

【００２１】となる。また、電流源８，９の電流Ｉ１，
Ｉ２はそれぞれ

【００２２】

【数６】

【００２３】となる。ここで、Ｒ１＝Ｒ２，Ｒ３＝Ｒ４
とすると、入力電圧が等しいとき（Ｖ１＝Ｖ２）は、Ｖ
ｃ３＝Ｖｃ４となり、電流Ｉ１，Ｉ２も等しくなる。こ
のとき、電流Ｉ１，Ｉ２がほぼ０となるように、抵抗Ｒ
１〜Ｒ４を設定する。したがって、電流Ｉ３はほぼＩ０
となり、エミッタ電流ＩE1，ＩE2はほぼＩ０／２とな
る。

【００２４】次に、入力電圧Ｖ１が上がって、入力電圧
差ΔＶが１００ｍＶ以上となった場合、トランジスタＱ
２，Ｑ４はカットオフし、トランジスタＱ１，Ｑ３に全
ての電流が流れる。よって、Ｖｃ４＝Ｖｃｃとなり、電
流源９からの電流Ｉ２は０となる。また、電流源８から
の電流Ｉ１がほぼＩ０／２となるように、抵抗Ｒ１，Ｒ
３を設定してあるため、共通エミッタ電流Ｉ３（＝ＩE
1）はほぼＩ０／２となり、入力電圧が等しいとき（Ｖ
１＝Ｖ２）のエミッタ電流とほぼ同じとなる。エミッタ
電流が同じであれば、ベース・エミッタ間電圧ＶBEも変
化しないため、電圧比較回路の出力に誤差は生じない。

【００２５】同様に、入力電圧Ｖ１が下がって、入力電
圧差ΔＶが１００ｍＶ以上となった場合、トランジスタ
Ｑ１，Ｑ３がカットオフし、トランジスタＱ２，Ｑ４に
全ての電流が流れる。よって、Ｖｃ３＝Ｖｃｃとなり、
電流源８からの電流Ｉ１は０となる。また、電流源９か
らの電流Ｉ２がほぼＩ０／２となるように抵抗Ｒ２，Ｒ
４を設定しているため、共通エミッタ電流Ｉ３（＝ＩE
2）はほぼＩ０／２となり、入力電圧が等しいとき（Ｖ
１＝Ｖ２）のエミッタ電流とほぼ同じとなる。エミッタ
電流が同じであればベース・エミッタ間電圧ＶBEも変化
しないため、電圧比較回路の出力に誤差は生じない。

【００２６】

【発明の効果】以上詳細に説明したように、本発明の電
圧比較回路は、差動増幅器の各トランジスタのエミッタ
電流比に応じて、差動増幅器の共通エミッタ電流値を制
御して、ベース・エミッタ間電圧ＶBEの変動を抑えるた
め、誤差の少ない最大電圧値、もしくは最小電圧値を得
ることができるという実用上極めて優れた効果がある。

【図面の簡単な説明】

【図１】本発明の電圧比較回路の一実施例を示す回路図
である。

【図２】常に最大電圧値を出力する従来の電圧比較回路
を示す回路図である。

【図３】常に最小電圧値を出力する従来の電圧比較回路
を示す回路図である。

【図４】エミッタ電流とベース・エミッタ間電圧ＶBEの
特性を示す図である。

【図５】差動増幅回路のエミッタ電流とベース・エミッ
タ間電圧ＶBEの特性を示す図である。

【図６】入出力電圧を示す波形図である。

【符号の説明】

１，２入力端子３出力端子４，５定電流源６，７差動増幅器８，９電流源

Claims

【特許請求の範囲】

【請求項１】ベースを入力端子とする第１のトランジス
タ及び第２のトランジスタでエミッタ共通の差動増幅器
を構成し、共通エミッタには電流値Ｉ０の定電流源と出
力端子が接続され、２つの入力端子の電圧を比較し、常
にその最大電圧値もしくは最小電圧値を出力する電圧比
較回路において、前記第１のトランジスタまたは前記第２のトランジスタ
のエミッタ電流のうち、少なくともどちらか一方が略Ｉ
０／２になるように、前記差動増幅器の共通エミッタ電
流値を制御することを特徴とする電圧比較回路。