JPH07123023B2 - 電子放出素子およびその製造方法 - Google Patents
電子放出素子およびその製造方法Info
- Publication number
- JPH07123023B2 JPH07123023B2 JP25506887A JP25506887A JPH07123023B2 JP H07123023 B2 JPH07123023 B2 JP H07123023B2 JP 25506887 A JP25506887 A JP 25506887A JP 25506887 A JP25506887 A JP 25506887A JP H07123023 B2 JPH07123023 B2 JP H07123023B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- fine particles
- emitting device
- semiconductor layer
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子放出素子詳しくは表面伝導型電子放出素子
と、その製造方法に関するものである。
と、その製造方法に関するものである。
従来、簡単な構造で電子の放出が得られる素子として、
例えば、エムアイエリンソン（M.I.Elinson）等によっ
て発表された冷陰極素子が知られている。［ラジオ エ
ンジニアリング エレクトロン フイジイツス（Radio
Eng.Electron.Phys.）第10巻、1290〜1296頁、1965年］ これは、基板上に形成された小面積の薄膜に、膜面に平
行に電流を流すことにより、電子放出が生ずる現像を利
用するもので、一般には表面伝導型放出素子と呼ばれて
いる。
例えば、エムアイエリンソン（M.I.Elinson）等によっ
て発表された冷陰極素子が知られている。［ラジオ エ
ンジニアリング エレクトロン フイジイツス（Radio
Eng.Electron.Phys.）第10巻、1290〜1296頁、1965年］ これは、基板上に形成された小面積の薄膜に、膜面に平
行に電流を流すことにより、電子放出が生ずる現像を利
用するもので、一般には表面伝導型放出素子と呼ばれて
いる。
この表面伝導型放出素子としては、前記エリンソン等に
より開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜に
よるもの［ジー・デイトマー“スイン ソリド フイル
ムス”（G.Dittmer:“Thin Solid Films"）,9巻,317
頁，（1972年）］、ITO薄膜によるもの［エム ハート
ウエル アンド シージーフオンスタツド“アイイーイ
ーイートランス”イーデイーコンフアレン（M.Hartwell
and C.G.Fonstad:“IEEE Trans.EDConf."）519頁，（1
975年）］、カーボン薄膜によるもの［荒木久他：“真
空",第26巻，第１号,22頁，（1983年）］などが報告さ
れている。
より開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜に
よるもの［ジー・デイトマー“スイン ソリド フイル
ムス”（G.Dittmer:“Thin Solid Films"）,9巻,317
頁，（1972年）］、ITO薄膜によるもの［エム ハート
ウエル アンド シージーフオンスタツド“アイイーイ
ーイートランス”イーデイーコンフアレン（M.Hartwell
and C.G.Fonstad:“IEEE Trans.EDConf."）519頁，（1
975年）］、カーボン薄膜によるもの［荒木久他：“真
空",第26巻，第１号,22頁，（1983年）］などが報告さ
れている。
これらの表面伝導型放出素子の典型的な素子構成を第12
図に示す。同第12図において、18および19は電気的接続
を得る為の電極、20は電子放出材料で形成される薄膜、
17は基板、21は電子放出部を示す。
図に示す。同第12図において、18および19は電気的接続
を得る為の電極、20は電子放出材料で形成される薄膜、
17は基板、21は電子放出部を示す。
従来、これらの表面伝導型放出素子に於いては、電子放
出を行う前にあらかじめフオーミングと呼ばれる通電処
理によって電子放出部を形成する。即ち、前記電極18と
電極19の間に電圧を印加する事により、薄膜20に通電
し、これにより発生するジユール熱で薄膜20を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部21を形成することにより電子放出機能
を得ている。
出を行う前にあらかじめフオーミングと呼ばれる通電処
理によって電子放出部を形成する。即ち、前記電極18と
電極19の間に電圧を印加する事により、薄膜20に通電
し、これにより発生するジユール熱で薄膜20を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部21を形成することにより電子放出機能
を得ている。
上述、電気的に高抵抗状態とは、薄膜20の一部に0.5μ
ｍ〜５μｍの亀裂を有し、且つ亀裂内が所謂島構造を有
する不連続状態膜を云う。島構造とは一般に数十Åから
数μｍ径の微粒子が基板17にあり、各微粒子は空間的に
不連続で電気的に連続な膜を云う。
ｍ〜５μｍの亀裂を有し、且つ亀裂内が所謂島構造を有
する不連続状態膜を云う。島構造とは一般に数十Åから
数μｍ径の微粒子が基板17にあり、各微粒子は空間的に
不連続で電気的に連続な膜を云う。
従来、表面伝導型電子放出素子は上述高抵抗不連続膜に
電極18,19により電圧を印加し、素子表面に電流を流す
ことにより、上述微粒子より電子放出せしめるものであ
る。
電極18,19により電圧を印加し、素子表面に電流を流す
ことにより、上述微粒子より電子放出せしめるものであ
る。
しかしながら、上記の様な従来の通電によるフオーミン
グ処理は、本質的には通電のジユール熱による膜の部分
的な破壊又は変質そのものなので、以下のような欠点が
あった。
グ処理は、本質的には通電のジユール熱による膜の部分
的な破壊又は変質そのものなので、以下のような欠点が
あった。
１）電子放出部となる島構造の設計が不可能な為、素子
の改良が難しく、素子間のバラツキも生じやすい。
の改良が難しく、素子間のバラツキも生じやすい。
２）島構造の寿命が短かく且つ安定性が悪く、また外界
の電磁波ノイズにより素子破壊も生じやすい。
の電磁波ノイズにより素子破壊も生じやすい。
３）フオーミング工程の際に生じるジユール熱が大きい
為、基板が破壊しやすくマルチ化が難しい。
為、基板が破壊しやすくマルチ化が難しい。
４）島の材料が金、銀、SnO2、ITO等に限定され仕事関
数の小さい材料が使えない為、大電流を得ることができ
ない。
数の小さい材料が使えない為、大電流を得ることができ
ない。
５）素子製造にフオーミング工程を有する為に素子形状
が限定される。
が限定される。
以上のような問題点があるため、表面伝導型放出素子
は、素子構造が簡単であるという利点があるにもかかわ
らず、産業上積極的に応用されるには至っていなかっ
た。
は、素子構造が簡単であるという利点があるにもかかわ
らず、産業上積極的に応用されるには至っていなかっ
た。
本発明は、上記の様な従来例の欠点を除去するためにな
されたものであり、前記の如き従来のフオーミングと呼
ばれる処理を施すことなく、フオーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のば
らつきが少なく、しかも特性の制御が可能であり、かつ
電子放出部の位置も制御できる新規な構造を有する電子
放出素子およびその製造方法を提供することを目的とす
るものである。
されたものであり、前記の如き従来のフオーミングと呼
ばれる処理を施すことなく、フオーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のば
らつきが少なく、しかも特性の制御が可能であり、かつ
電子放出部の位置も制御できる新規な構造を有する電子
放出素子およびその製造方法を提供することを目的とす
るものである。
さらに、前述従来例の問題点を解決するばかりでなく、
電極間に印加する電圧を低下せしめ、放出電流密度を向
上せしめる電流放出素子およびその製造方法を提供す
る。
電極間に印加する電圧を低下せしめ、放出電流密度を向
上せしめる電流放出素子およびその製造方法を提供す
る。
本発明は、対向する電極間に、半導体層の層中にもしく
は層上に分散配置された導電性材料からなる微粒子を有
することを特徴とする電子放出素子である。また、本発
明は、対向する電極間に、半導体層に分散配置された導
電性材料からなる微粒子を有する電子放出素子の製造方
法であって、第一に、電極間に、有機バインダー含有の
微粒子分散液を塗布、焼成し、該電極間に導電性材料か
らなる微粒子の分散を行う工程を有することを特徴とす
る電子放出素子の製造方法、第二に、電極間に、導電性
材料からなる微粒子が包含された半導体層を形成する工
程と、該包含された該微粒子をエッチングにより露出さ
せる工程とを有することを特徴とする電子放出素子の製
造方法、第三に、電極間に、導電性材料からなる微粒子
を分散する工程と、該微粒子の表面に半導体材料を堆積
させて、半導体層に導電性材料からなる微粒子を分散配
置させる工程とを有することを特徴とする電子放出素子
の製造方法である。また、本発明は、半導体層上の対向
する電極間に、該半導体層に分散配置された導電性材料
からなる微粒子を有する電子放出素子の製造方法であっ
て、半導体層上に形成された電極間に、導電性材料から
なる微粒子を分散する工程を有することを特徴とする電
子放出素子の製造方法である。
は層上に分散配置された導電性材料からなる微粒子を有
することを特徴とする電子放出素子である。また、本発
明は、対向する電極間に、半導体層に分散配置された導
電性材料からなる微粒子を有する電子放出素子の製造方
法であって、第一に、電極間に、有機バインダー含有の
微粒子分散液を塗布、焼成し、該電極間に導電性材料か
らなる微粒子の分散を行う工程を有することを特徴とす
る電子放出素子の製造方法、第二に、電極間に、導電性
材料からなる微粒子が包含された半導体層を形成する工
程と、該包含された該微粒子をエッチングにより露出さ
せる工程とを有することを特徴とする電子放出素子の製
造方法、第三に、電極間に、導電性材料からなる微粒子
を分散する工程と、該微粒子の表面に半導体材料を堆積
させて、半導体層に導電性材料からなる微粒子を分散配
置させる工程とを有することを特徴とする電子放出素子
の製造方法である。また、本発明は、半導体層上の対向
する電極間に、該半導体層に分散配置された導電性材料
からなる微粒子を有する電子放出素子の製造方法であっ
て、半導体層上に形成された電極間に、導電性材料から
なる微粒子を分散する工程を有することを特徴とする電
子放出素子の製造方法である。
本発明の電子放出素子において、該電極間に電圧を印加
することにより、半導体中に電流を流すと、導電性の微
粒子より電子が放出されるのである。
することにより、半導体中に電流を流すと、導電性の微
粒子より電子が放出されるのである。
ただし、現在のところ、本発明において電極間に電流が
流れるメカニズムは解明されていないが、半導体膜の表
面を流れる説、または半導体膜中に存在する不純物準位
のホツピング説などが考えられる。
流れるメカニズムは解明されていないが、半導体膜の表
面を流れる説、または半導体膜中に存在する不純物準位
のホツピング説などが考えられる。
上述したように本発明の素子構造をとることにより、前
述従来例の問題点を解決するばかりでなく、低電力で高
密度の放出電流が得られる電子放出素子を提供できる。
述従来例の問題点を解決するばかりでなく、低電力で高
密度の放出電流が得られる電子放出素子を提供できる。
以下、本発明を図面に基づいて詳細に説明する。
第１図は、本発明による電子放出素子の第一実施形態を
示す平面図であり、第２図は、第１図の模式的断面図で
ある。
示す平面図であり、第２図は、第１図の模式的断面図で
ある。
同図においてガラス等の基板１上に電圧印加用の低抵抗
体からなる電極２および３が微小間隔をおいて設けら
れ、その間に微粒子５が分散された不連続な電子放出部
４が形成されている。６は少なくとも電極間隔部４に形
成された半導体層である。また不図示であるが、電子放
出部の上面に間隔を取って、放出された電子を引き出す
為の引き出し電極を設けてある。真空中で電極2,3間に
電圧を印加する（この電圧をVfとする）ことにより、電
極間に電流が流れ（If）、引き出し電極を＋側として電
圧を印加すると、電子放出部４よりほぼ紙面に垂直方向
に電子を放出するものである。（この電子放出の電流を
Ieとする。） また、同図において、基板１上の微粒子は粒径が数10Å
〜数μｍで、さらに各微粒子間の間隔が数10Å〜数μｍ
の範囲内で形成されるとよい。
体からなる電極２および３が微小間隔をおいて設けら
れ、その間に微粒子５が分散された不連続な電子放出部
４が形成されている。６は少なくとも電極間隔部４に形
成された半導体層である。また不図示であるが、電子放
出部の上面に間隔を取って、放出された電子を引き出す
為の引き出し電極を設けてある。真空中で電極2,3間に
電圧を印加する（この電圧をVfとする）ことにより、電
極間に電流が流れ（If）、引き出し電極を＋側として電
圧を印加すると、電子放出部４よりほぼ紙面に垂直方向
に電子を放出するものである。（この電子放出の電流を
Ieとする。） また、同図において、基板１上の微粒子は粒径が数10Å
〜数μｍで、さらに各微粒子間の間隔が数10Å〜数μｍ
の範囲内で形成されるとよい。
本発明で用いられる微粒子の材料は非常に広い範囲にお
よび通常の金属、半金属、半導体といった導電性材料の
ほとんど全てを使用可能である。なかでも低仕事関数で
高融点かつ低蒸気圧という性質をもつ通常の陰極材料
や、また従来のフオーミング処理で表面伝導型電子放出
素子を形成する薄膜材料や、２次電子放出係数の大きな
材料などが好適である。
よび通常の金属、半金属、半導体といった導電性材料の
ほとんど全てを使用可能である。なかでも低仕事関数で
高融点かつ低蒸気圧という性質をもつ通常の陰極材料
や、また従来のフオーミング処理で表面伝導型電子放出
素子を形成する薄膜材料や、２次電子放出係数の大きな
材料などが好適である。
こうした材料から必要とする目的に応じて適宜材料を選
んで微粒子として用いることにより、所望の電子放出素
子を形成することができる。
んで微粒子として用いることにより、所望の電子放出素
子を形成することができる。
具体的にはLaB6,CeB6,YB4,GdB4などの硼化物、TiC,ZrC,
HfC,TaC,SiC,Wcなどの炭化物、TiN,ZrN,HfNなどの窒化
物、Nb,Mo,Rh,Hf,Ta,W,Re,Ir,Pt,Ti,Au,Ag,Cu,Cr,Al,C
o,Ni,Fe,Pb,Pd,Cs,Baなどの金属、In2O3,SnO2,Sb2O3な
どの金属酸化物、Si,Geなどの半導体、カーボン、AgMg
などを一例として挙げることができる。なお本発明は上
記材料に限定されるものではない。
HfC,TaC,SiC,Wcなどの炭化物、TiN,ZrN,HfNなどの窒化
物、Nb,Mo,Rh,Hf,Ta,W,Re,Ir,Pt,Ti,Au,Ag,Cu,Cr,Al,C
o,Ni,Fe,Pb,Pd,Cs,Baなどの金属、In2O3,SnO2,Sb2O3な
どの金属酸化物、Si,Geなどの半導体、カーボン、AgMg
などを一例として挙げることができる。なお本発明は上
記材料に限定されるものではない。
さらにまた、本発明では、上述の材料のうち、異なる物
質を選び、目的に応じて少なくとも２種以上の異なる物
質の微粒子を分散させてもよい。
質を選び、目的に応じて少なくとも２種以上の異なる物
質の微粒子を分散させてもよい。
次に第１図及び第２図で示した素子の製造方法を以下に
示す。
示す。
第３図〜に各製造工程中の素子断面図を示してあ
る。
る。
ガラス、セラミツク等から成る基板１の表面の脱脂
及び洗浄を行う。
及び洗浄を行う。
で得た基板１の上に真空堆積法及びフオトリソエ
ツチング法またはリフトオフ法、あるいは印刷法等によ
り電極2,3を形成する。
ツチング法またはリフトオフ法、あるいは印刷法等によ
り電極2,3を形成する。
電極材としては一般的な導電性材料、Au,Pt,Ag等の金属
の他、SnO2,ITO等の酸化物導電性材料でも使用できる。
の他、SnO2,ITO等の酸化物導電性材料でも使用できる。
電極2,3の厚みは数100Åから数μｍ程度が適当である
が、この数値に限るものではない。また、電極間隔Ｌ
（つまり４の部分にあたる）の寸法は電極対向間隔が10
0Åから数10μｍが適当であり、間隔幅Ｗは数μｍから
数mm程度が適当である。しかしこの寸法に限るものでは
ない。
が、この数値に限るものではない。また、電極間隔Ｌ
（つまり４の部分にあたる）の寸法は電極対向間隔が10
0Åから数10μｍが適当であり、間隔幅Ｗは数μｍから
数mm程度が適当である。しかしこの寸法に限るものでは
ない。
次にで得た電極ギヤツプ部へ微粒子を塗布する。
塗布には微粒子の分散液を用いる。酢酸ブチルやアルコ
ール、ケトン等から成る有機溶媒に微粒子及び微粒子の
分散を促進する有機バインダーを加え、撹拌等により微
粒子の分散液を調整する。有機バインダーとしては、ブ
チラール、アクリル、塩化酢酸ビニル、フエノール、ナ
イロン、ポリエステル、ウレタンがもちいられる。
塗布には微粒子の分散液を用いる。酢酸ブチルやアルコ
ール、ケトン等から成る有機溶媒に微粒子及び微粒子の
分散を促進する有機バインダーを加え、撹拌等により微
粒子の分散液を調整する。有機バインダーとしては、ブ
チラール、アクリル、塩化酢酸ビニル、フエノール、ナ
イロン、ポリエステル、ウレタンがもちいられる。
ここで、例えば微粒子の分散液の調整を記す。
の材料をガラスビーズと共にペイントシエーカにて3hr
撹拌し分散液とした。
撹拌し分散液とした。
この微粒子分散液を試料表面にデイツピングやスピンコ
ート等の方法により塗布し、溶媒等が蒸発、かつ有機バ
インダーが炭素化し半導体層となるような温度、例えば
250℃で10分程度焼成を行う。この焼成により半導体層
６及び微粒子５は電極間Ｌに配置される。もちろん半導
体層６及び微粒子５は試料全面に配置されるが、電子放
出に際し電極間隔Ｌ部以外の半導体層６及び微粒子５は
実質的に電圧が印加されないため、何ら支障をきたさな
い。半導体層６の厚み及び微粒子５の配置密度は塗布条
件及び微粒子分散液の調整により変化し、これに合わせ
て電極間隔Ｌに流れる電流量も変化する。
ート等の方法により塗布し、溶媒等が蒸発、かつ有機バ
インダーが炭素化し半導体層となるような温度、例えば
250℃で10分程度焼成を行う。この焼成により半導体層
６及び微粒子５は電極間Ｌに配置される。もちろん半導
体層６及び微粒子５は試料全面に配置されるが、電子放
出に際し電極間隔Ｌ部以外の半導体層６及び微粒子５は
実質的に電圧が印加されないため、何ら支障をきたさな
い。半導体層６の厚み及び微粒子５の配置密度は塗布条
件及び微粒子分散液の調整により変化し、これに合わせ
て電極間隔Ｌに流れる電流量も変化する。
で得た電極ギヤツプ部へ微粒子５を分散させる方法と
しては、上述の塗布形成の他にも、例えば有機金属化合
物の溶液を基板上に塗布した後、熱分解によって金属粒
子を形成する手法もある。
しては、上述の塗布形成の他にも、例えば有機金属化合
物の溶液を基板上に塗布した後、熱分解によって金属粒
子を形成する手法もある。
具体例には の材料で溶液を調整する。このPd有機金属化合物溶液を
塗布した後、加熱をほどこすとPdの微粒子５及び半導体
層６を得ることができる。
塗布した後、加熱をほどこすとPdの微粒子５及び半導体
層６を得ることができる。
半導体層６は焼成により得られる炭素が主な構成材とな
る膜である。これは、電気比抵抗が１×10-3Ω・cm程度
以上の半導体層である。
る膜である。これは、電気比抵抗が１×10-3Ω・cm程度
以上の半導体層である。
上記の工程により得られた試料においては、半導体層６
の厚みは微粒子５の粒径より小さくなる。すなわち、微
粒子５は半導体層６に埋まっているものの、突出した部
分を有するように固定されている構造となっている。
（第２図） 以上説明してきた例では、微粒子５が半導体層６より突
出した構造であった。ここで、この素子の表面へ更に有
機バインダー溶液のみを塗布、焼成して得られる炭素膜
で微粒子５を被覆すると、第４図のように微粒子５が半
導体層６に包含された構造とすることができる。
の厚みは微粒子５の粒径より小さくなる。すなわち、微
粒子５は半導体層６に埋まっているものの、突出した部
分を有するように固定されている構造となっている。
（第２図） 以上説明してきた例では、微粒子５が半導体層６より突
出した構造であった。ここで、この素子の表面へ更に有
機バインダー溶液のみを塗布、焼成して得られる炭素膜
で微粒子５を被覆すると、第４図のように微粒子５が半
導体層６に包含された構造とすることができる。
また、塗布溶液内の炭素と微粒子の比率を変化させ、炭
素をより多くし、また塗布量も増すことによって第５図
のように微粒子５が半導体層６に包含、又は少なくとも
一部が半導体層よりも突出した構造にすることもでき
る。
素をより多くし、また塗布量も増すことによって第５図
のように微粒子５が半導体層６に包含、又は少なくとも
一部が半導体層よりも突出した構造にすることもでき
る。
上記述べてきた素子では半導体層６を微粒子５の配置と
同工程で行うために製造工程が簡易になるという特徴を
有している。
同工程で行うために製造工程が簡易になるという特徴を
有している。
また、半導体層６は炭素以外の材料すなわち塗布法や印
刷法及び焼成によって得られる半導体材料、例えばSi,G
e,Se等を含んだ溶液から作製することもできる。従って
これらの材料溶液の調整及び塗布，焼成条件を選ぶこと
によって所望の特性の半導体層を得ることができる。こ
れらの半導体層によっても、微粒子の配置を同一工程で
行えるという特徴を有している。
刷法及び焼成によって得られる半導体材料、例えばSi,G
e,Se等を含んだ溶液から作製することもできる。従って
これらの材料溶液の調整及び塗布，焼成条件を選ぶこと
によって所望の特性の半導体層を得ることができる。こ
れらの半導体層によっても、微粒子の配置を同一工程で
行えるという特徴を有している。
又、本発明の電子放出素子は第６図に示す構造を有する
電子放出素子でもよい。
電子放出素子でもよい。
第７図１）〜４）に第６図に示す電子放出素子の製造工
程を説明する。素子断面図を順に示し、以下製造方法例
を述べる。
程を説明する。素子断面図を順に示し、以下製造方法例
を述べる。
１） ガラス，セラミツク等から成る基板１の表面の脱
脂及び洗浄を行う。
脂及び洗浄を行う。
２） １）で得た基板１の上に真空堆積法、又は塗布、
又は印刷法及び焼成法によって得られる半導体層７を形
成する。
又は印刷法及び焼成法によって得られる半導体層７を形
成する。
上記半導体層は真空堆積法で得られるアモリフアスシリ
コン半導体膜や結晶化シリコン半導体膜、化合物半導体
膜、さらには塗布法や印刷法及び焼成によって得られる
半導体膜等が使用できる。
コン半導体膜や結晶化シリコン半導体膜、化合物半導体
膜、さらには塗布法や印刷法及び焼成によって得られる
半導体膜等が使用できる。
例えばプラスマCVD法等で得られる水素化アモルフアス
シリコン（Ａ−Si:H）半導体層とすることができる。該
半導体層の膜厚は50Åから10μｍぐらいである。
シリコン（Ａ−Si:H）半導体層とすることができる。該
半導体層の膜厚は50Åから10μｍぐらいである。
３） 電極2,3を第３図のと同様にして設ける。
４） 微粒子５を第３図と同様にして設ける。
但し、塗布溶液中の炭素量を極力減らすか、またはゼロ
とすることにより、電極間隔部Ｌつまり電子放出部４に
形成される炭素膜半導体層の厚みを少なくすることが好
ましい。すなわち電極間隔部Ｌに流れる電極Ifを極力半
導体層７と微粒子５に流すことによって半導体層７の効
果をより引き出すことができるからである。
とすることにより、電極間隔部Ｌつまり電子放出部４に
形成される炭素膜半導体層の厚みを少なくすることが好
ましい。すなわち電極間隔部Ｌに流れる電極Ifを極力半
導体層７と微粒子５に流すことによって半導体層７の効
果をより引き出すことができるからである。
また、該構造を有する素子では蒸着可能な微粒子も使用
可能であり、該蒸着可能な材料については、基板温度等
の蒸着条件の制御やマスク蒸着等の蒸着的手法によって
微粒子を形成することができる。
可能であり、該蒸着可能な材料については、基板温度等
の蒸着条件の制御やマスク蒸着等の蒸着的手法によって
微粒子を形成することができる。
上記１）〜４）で得られる電子放出素子は、半導体層と
微粒子の形成が別工程であるために、半導体層の形成条
件の自由度が大きくなる。したがって半導体層７の特性
を調整することがより可能になる。例えば、半導体形成
時に不純物ドープ量を変化させ、適当な形成条件を選べ
ば、半導体層７の電気抵抗を容易に調整することができ
る。したがって素子に流れる電子If量の調整ができるよ
うになり、素子の駆動電圧の調整が可能になるという特
徴を有する。
微粒子の形成が別工程であるために、半導体層の形成条
件の自由度が大きくなる。したがって半導体層７の特性
を調整することがより可能になる。例えば、半導体形成
時に不純物ドープ量を変化させ、適当な形成条件を選べ
ば、半導体層７の電気抵抗を容易に調整することができ
る。したがって素子に流れる電子If量の調整ができるよ
うになり、素子の駆動電圧の調整が可能になるという特
徴を有する。
さらに本発明の電子放出素子は半導体層６もしくは７の
かわりに基板自体を半導体基板としてもよい。第８図に
この時の素子断面図を示す。半導体基板８としては、所
望の特性を有する基板材、例えばSiウエハー等を用いる
ことができる。また所望の特性の半導体層を得る方法と
して半導体基板又は絶縁体基板へのイオン注入等を用い
ることができる。
かわりに基板自体を半導体基板としてもよい。第８図に
この時の素子断面図を示す。半導体基板８としては、所
望の特性を有する基板材、例えばSiウエハー等を用いる
ことができる。また所望の特性の半導体層を得る方法と
して半導体基板又は絶縁体基板へのイオン注入等を用い
ることができる。
この方法では同一平面上の所望な部分のみの比抵抗を調
整できる。このため電子放出素子を高密度集積化した場
合、隣接素子間のリーク電流を小さくできクロストーク
を減少させることができる。さらに同一平面上であるた
めに、電極の段差上のステツプカバレージ不良による断
線等の欠陥が発生しないという特徴を有している。
整できる。このため電子放出素子を高密度集積化した場
合、隣接素子間のリーク電流を小さくできクロストーク
を減少させることができる。さらに同一平面上であるた
めに、電極の段差上のステツプカバレージ不良による断
線等の欠陥が発生しないという特徴を有している。
第９図は本発明の更に他の電子放出素子を説明する断面
図である。各材料構成は前述の通りであるが、製造工程
上、半導体層９を電極2,3と微粒子５を形成後に形成
し、微粒子５を半導体層９で包含、固定させる。その
後、エツチングにより半導体層表面を削り取り、微粒子
５を半導体層より突出させた状態で固定する構造であ
る。
図である。各材料構成は前述の通りであるが、製造工程
上、半導体層９を電極2,3と微粒子５を形成後に形成
し、微粒子５を半導体層９で包含、固定させる。その
後、エツチングにより半導体層表面を削り取り、微粒子
５を半導体層より突出させた状態で固定する構造であ
る。
第10図 に第９図に示す電子放出素子の製造工程を説明する素子
断面図を順に示し、以下、製造方法を述べる。
断面図を順に示し、以下、製造方法を述べる。
以上説明してきた各実施例はいずれも平面基板上に形成
された電極間隔部に半導体及び微粒子を配置した例であ
ったが、本発明はこれらの形状に限られるものではな
い。
された電極間隔部に半導体及び微粒子を配置した例であ
ったが、本発明はこれらの形状に限られるものではな
い。
例えば第11図に示す形状の電子放出素子でもよい。これ
は基板10上の絶縁層11の段差部を隔てて、電極12,13が
形成されており電極間隔部14は、前述実施例とは異なり
垂直方向に形成されている。ここへ第３図に示した工程
と同様にして半導体層15と微粒子16を配置すれば、電極
間隔部が垂直方向を向いた表面伝導形電子放出素子が作
製される。
は基板10上の絶縁層11の段差部を隔てて、電極12,13が
形成されており電極間隔部14は、前述実施例とは異なり
垂直方向に形成されている。ここへ第３図に示した工程
と同様にして半導体層15と微粒子16を配置すれば、電極
間隔部が垂直方向を向いた表面伝導形電子放出素子が作
製される。
以下、実施例によりさらに詳しく説明する。
実施例１ 第１図の構成において、ソーダガラス基板１上に厚み約
100Åの焼成有機物から得た炭素膜で半導体層６を形成
した。該半導体層中には直径数100Åのパラジウムが分
散してある。
100Åの焼成有機物から得た炭素膜で半導体層６を形成
した。該半導体層中には直径数100Åのパラジウムが分
散してある。
又、電極2,3は厚み1000Å、間隔0.8μｍ、幅300μｍでP
tで形成した。
tで形成した。
上記作製された素子の電極2,3間に電圧を印加すると電
流Ifが半導体層６及び微粒子５を介して流れ、引き出し
電極を＋側として電圧を印加すると安定した電子放出が
確認された。
流Ifが半導体層６及び微粒子５を介して流れ、引き出し
電極を＋側として電圧を印加すると安定した電子放出が
確認された。
本実施例において作製した半導体を有する電子放出素子
と従来技術であるフオーミングを必要とするITO材から
成る表面伝導形電子放出素子との特性例を比較して表１
に示す。放出電流のゆらぎは１×10-3Hz以下の放出電流
量の変化量ΔIeを放出電流Ieで除して100倍した値、つ
まり である。
と従来技術であるフオーミングを必要とするITO材から
成る表面伝導形電子放出素子との特性例を比較して表１
に示す。放出電流のゆらぎは１×10-3Hz以下の放出電流
量の変化量ΔIeを放出電流Ieで除して100倍した値、つ
まり である。
表１から明らかなように本実施例の表面伝導形電子放出
素子は安定で寿命が長く、駆動電圧が低く、放出電流が
大きい特性を示している。
素子は安定で寿命が長く、駆動電圧が低く、放出電流が
大きい特性を示している。
実施例２ 第６図の構成において、ガラス基板１上にプラズマCVD
法によりＡ−Si:H膜を2000Å堆積し、半導体層７とし
た。電極2,3は厚み1000Åで間隔0.8μｍ、幅300μｍでP
tで形成した。
法によりＡ−Si:H膜を2000Å堆積し、半導体層７とし
た。電極2,3は厚み1000Åで間隔0.8μｍ、幅300μｍでP
tで形成した。
さらに、該電極間に、微粒子５として直径数100ÅのPd
を分散配置した。
を分散配置した。
Pd微粒子は有機パラジウム化合物をPd金属換算比率で0.
3％程度含む酢酸ブチル溶液（奥野製薬工業製キヤタペ
ーストCCP−4230）を用いてスピンコート（300rpm,5回
塗布）して250℃で加熱処理した。本実施例において作
製した半導体を有する電子放出素子を実施例１と同様に
評価したところ、同様な電子放出を得ることができた。
3％程度含む酢酸ブチル溶液（奥野製薬工業製キヤタペ
ーストCCP−4230）を用いてスピンコート（300rpm,5回
塗布）して250℃で加熱処理した。本実施例において作
製した半導体を有する電子放出素子を実施例１と同様に
評価したところ、同様な電子放出を得ることができた。
実施例３ 第９図の構成において、ガラス基板１上に電極2,3を厚
み1000Å、間隔0.8μｍ、幅300μｍでPtで形成した。
み1000Å、間隔0.8μｍ、幅300μｍでPtで形成した。
微粒子を実施例２と同様に作成し、半導体層９として水
素化アモリフアスシリコンをプラズマCVD法により約500
Åの厚みで形成した。
素化アモリフアスシリコンをプラズマCVD法により約500
Åの厚みで形成した。
その後、イオンミーリングにより半導体層９の凸部をエ
ツチングした。
ツチングした。
以上の工程で作製された電子放出素子に実施例１と同様
な方法で評価したところ、同様な電子放出素子が得るこ
とがわかった。特に本実施例では、実施例２と異なり、
微粒子５を半導体層９で固定した電子放出素子では、第
２の実施例の効果の他に、電子放出が安定する傾向にあ
った。
な方法で評価したところ、同様な電子放出素子が得るこ
とがわかった。特に本実施例では、実施例２と異なり、
微粒子５を半導体層９で固定した電子放出素子では、第
２の実施例の効果の他に、電子放出が安定する傾向にあ
った。
以上、説明したように、対向する電極間に、半導体層の
層中にもしくは層上に分散配置された導電性材料からな
る微粒子を有することを特徴とする本発明の電子放出素
子は、従来の電子放出素子と比べてつぎのような効果が
ある。
層中にもしくは層上に分散配置された導電性材料からな
る微粒子を有することを特徴とする本発明の電子放出素
子は、従来の電子放出素子と比べてつぎのような効果が
ある。
1.微粒子が半導体に固定されている為、動作中に微粒子
が移動することなく、安定で寿命を延ばすのに効果があ
る。
が移動することなく、安定で寿命を延ばすのに効果があ
る。
2.半導体の電気抵抗を制御することにより駆動電圧を下
げることができ、且つ放出電流の向上に効果がある。
げることができ、且つ放出電流の向上に効果がある。
また、本発明の電子放出素子の製造方法は、3.従来のフ
ォーミング工程を用いない為、素子を多数に集積化する
ことができる。
ォーミング工程を用いない為、素子を多数に集積化する
ことができる。
4.従来のフォーミング工程を用いない為、素子形状が自
由に設計できる。
由に設計できる。
5.微粒子の密度を適当に調整することにより電子放出効
率を向上させるのに効果がある。
率を向上させるのに効果がある。
第１図は本発明の電子放出素子を説明する一実施例平面
図、 第２図は第１図の素子の断面図、 第３図〜は第１図に示す電子放出素子の製造工程を
説明する図、 第４図及び第５図は他の本発明の電子放出素子を示す断
面図、 第６図，第８図，第９図，第11図は更に異なる本発明の
他の電子放出素子を示す断面図、 第７図１）〜４）及び第10図 は、第６図及び第９図のそれぞれの素子製造工程を示す
断面図である。 第12図は従来例を説明する図である。 １……基板、2,3……電極， ４……電子放出部、５……微粒子、 6,7……半導体層、８……基板、 ９……半導体層、10……基板、 11……絶縁体、12,13……電極、 14……電子放出部（電極間隔部）、 15……半導体層、16……微粒子、 17……基板、18,19……電極、 20……薄膜、21……電子放出素子。
図、 第２図は第１図の素子の断面図、 第３図〜は第１図に示す電子放出素子の製造工程を
説明する図、 第４図及び第５図は他の本発明の電子放出素子を示す断
面図、 第６図，第８図，第９図，第11図は更に異なる本発明の
他の電子放出素子を示す断面図、 第７図１）〜４）及び第10図 は、第６図及び第９図のそれぞれの素子製造工程を示す
断面図である。 第12図は従来例を説明する図である。 １……基板、2,3……電極， ４……電子放出部、５……微粒子、 6,7……半導体層、８……基板、 ９……半導体層、10……基板、 11……絶縁体、12,13……電極、 14……電子放出部（電極間隔部）、 15……半導体層、16……微粒子、 17……基板、18,19……電極、 20……薄膜、21……電子放出素子。
フロントページの続き (72)発明者 武田 俊彦 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 鱸 英俊 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 横野 幸次郎 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (56)参考文献 特公 昭44−28009（ＪＰ，Ｂ１)
Claims (18)
- 【請求項１】対向する電極間に、半導体層の層中にもし
くは層上に分散配置された導電性材料からなる微粒子を
有することを特徴とする電子放出素子。 - 【請求項２】前記微粒子が、数±Å〜数μｍの粒径を有
する微粒子であることを特徴とする特許請求の範囲第１
項記載の電子放出素子。 - 【請求項３】前記微粒子が前記半導体層中に完全に包含
されている特許請求の範囲第１項記載の電子放出素子。 - 【請求項４】前記微粒子が前記半導体層中に一部含有さ
れ、かつ一部露出している特許請求の範囲第１項記載の
電子放出素子。 - 【請求項５】前記微粒子が硼化物、炭化物、窒化物、金
属、金属酸化物、半導体あるいはカーボンである特許請
求の範囲第１項記載の電子放出素子。 - 【請求項６】前記半導体層がアモルファスシリコン半導
体、結晶化シリコン半導体、あるいは化合物半導体の層
である特許請求の範囲第１項記載の電子放出素子。 - 【請求項７】前記半導体層の膜厚が50Åから10μｍであ
る特許請求の範囲第１項記載の電子放出素子。 - 【請求項８】前記微粒子を塗布によって電極間に分散さ
せた特許請求の範囲第１項記載の電子放出素子。 - 【請求項９】前記微粒子を蒸着によって電極間に分散さ
せた特許請求の範囲第１項記載の電子放出素子。 - 【請求項１０】前記微粒子を有機金属化合物の熱分解に
よって分散させた特許請求の範囲第１項記載の電子放出
素子。 - 【請求項１１】基板上の対向する電極間に、半導体層の
層中もしくは層上に分散配置された導電性材料からなる
微粒子を有する特許請求の範囲第１項記載の電子放出素
子。 - 【請求項１２】対向する電極間に、半導体層に分散配置
された導電性材料からなる微粒子を有する電子放出素子
の製造方法であって、電極間に、有機バインダー含有の
微粒子分散液を塗布、焼成し、該電極間に導電性材料か
らなる微粒子の分散を行う工程を有することを特徴とす
る電子放出素子の製造方法。 - 【請求項１３】前記有機バインダーがブチラール、アク
リル、塩化酢酸ビニル、フェノール、ナイロン、ポリエ
ステル、ウレタンの中から選ばれる有機バインダーであ
る特許請求の範囲第12項記載の電子放出素子の製造方
法。 - 【請求項１４】半導体層上の対向する電極間に、該半導
体層に分散配置された導電性材料からなる微粒子を有す
る電子放出素子の製造方法であって、半導体層上に形成
された電極間に、導電性材料からなる微粒子を分散する
工程を有することを特徴とする電子放出素子の製造方
法。 - 【請求項１５】前記半導体層がアモルファスシリコン半
導体、結晶化シリコン半導体、あるいは化合物半導体の
層である特許請求の範囲第14項記載の電子放出素子の製
造方法。 - 【請求項１６】前記半導体層の膜厚が50Åから10μｍで
ある特許請求の範囲第14項記載の電子放出素子の製造方
法。 - 【請求項１７】対向する電極間に、半導体層に分散配置
された導電性材料からなる微粒子を有する電子放出素子
の製造方法であって、電極間に、導電性材料からなる微
粒子が包含された半導体層を形成する工程と、該包含さ
れた該微粒子をエッチングにより露出させる工程とを有
することを特徴とする電子放出素子の製造方法。 - 【請求項１８】対向する電極間に、半導体層に分散配置
された導電性材料からなる微粒子を有する電子放出素子
の製造方法であって、電極間に、導電性材料からなる微
粒子を分散する工程と、該微粒子の表面に半導体材料を
堆積させて、半導体層に導電性材料からなる微粒子を分
散配置させる工程とを有することを特徴とする電子放出
素子の製造方法。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25506887A JPH07123023B2 (ja) | 1987-10-09 | 1987-10-09 | 電子放出素子およびその製造方法 |
| DE3853744T DE3853744T2 (de) | 1987-07-15 | 1988-07-13 | Elektronenemittierende Vorrichtung. |
| EP88111232A EP0299461B1 (en) | 1987-07-15 | 1988-07-13 | Electron-emitting device |
| US07/218,203 US5066883A (en) | 1987-07-15 | 1988-07-13 | Electron-emitting device with electron-emitting region insulated from electrodes |
| US08/366,430 US5532544A (en) | 1987-07-15 | 1994-12-30 | Electron-emitting device with electron-emitting region insulated from electrodes |
| US08/474,324 US5749763A (en) | 1987-07-15 | 1995-06-07 | Display device with electron-emitting device with electron-emitting region insulted from electrodes |
| US08/487,559 US5872541A (en) | 1987-07-15 | 1995-06-07 | Method for displaying images with electron emitting device |
| US08/479,000 US5759080A (en) | 1987-07-15 | 1995-06-07 | Display device with electron-emitting device with electron-emitting region insulated form electrodes |
| US08/657,385 US5661362A (en) | 1987-07-15 | 1996-06-03 | Flat panel display including electron emitting device |
| US09/384,326 USRE40566E1 (en) | 1987-07-15 | 1999-08-26 | Flat panel display including electron emitting device |
| US09/570,375 USRE39633E1 (en) | 1987-07-15 | 2000-05-12 | Display device with electron-emitting device with electron-emitting region insulated from electrodes |
| US09/587,249 USRE40062E1 (en) | 1987-07-15 | 2000-06-02 | Display device with electron-emitting device with electron-emitting region insulated from electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25506887A JPH07123023B2 (ja) | 1987-10-09 | 1987-10-09 | 電子放出素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0197354A JPH0197354A (ja) | 1989-04-14 |
| JPH07123023B2 true JPH07123023B2 (ja) | 1995-12-25 |
Family
ID=17273693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25506887A Expired - Lifetime JPH07123023B2 (ja) | 1987-07-15 | 1987-10-09 | 電子放出素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123023B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045868A1 (en) * | 1997-04-09 | 1998-10-15 | Matsushita Electric Industrial Co., Ltd. | Electron emitting device and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2909719B2 (ja) | 1995-01-31 | 1999-06-23 | キヤノン株式会社 | 電子線装置並びにその駆動方法 |
-
1987
- 1987-10-09 JP JP25506887A patent/JPH07123023B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045868A1 (en) * | 1997-04-09 | 1998-10-15 | Matsushita Electric Industrial Co., Ltd. | Electron emitting device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0197354A (ja) | 1989-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023110A (en) | Process for producing electron emission device | |
| EP0299461B1 (en) | Electron-emitting device | |
| US5661362A (en) | Flat panel display including electron emitting device | |
| JP2630988B2 (ja) | 電子線発生装置 | |
| JPH0687392B2 (ja) | 電子放出素子の製造方法 | |
| JP2715304B2 (ja) | Ｍｉｍ形電子放出素子 | |
| JPH05101769A (ja) | 電子放出素子と該素子を用いた電子線発生装置及び画像形成装置 | |
| US6265822B1 (en) | Electron beam apparatus, image forming apparatus using the same, components for electron beam apparatus, and methods of manufacturing these apparatuses and components | |
| JP2608295B2 (ja) | 電子放出素子 | |
| JP2632883B2 (ja) | 電子放出素子 | |
| JP2630983B2 (ja) | 電子放出素子 | |
| JPH07114104B2 (ja) | 電子放出素子及びその製造方法 | |
| USRE40566E1 (en) | Flat panel display including electron emitting device | |
| JPH0797473B2 (ja) | 電子放出素子 | |
| JP2961477B2 (ja) | 電子放出素子、電子線発生装置及び画像形成装置の製造方法 | |
| JPH0687391B2 (ja) | 電子放出素子 | |
| USRE40062E1 (en) | Display device with electron-emitting device with electron-emitting region insulated from electrodes | |
| USRE39633E1 (en) | Display device with electron-emitting device with electron-emitting region insulated from electrodes | |
| JP3023734B2 (ja) | 電子放出素子及び画像表示装置 | |
| JPH0197354A (ja) | 電子放出素子およびその製造方法 | |
| JPH0883578A (ja) | 画像形成装置およびその製造方法 | |
| JP2646235B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH0797474B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2630984B2 (ja) | 電子放出素子の製造方法 | |
| JPH05190077A (ja) | 電子放出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |