JPH0713224Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0713224Y2 JPH0713224Y2 JP1988166161U JP16616188U JPH0713224Y2 JP H0713224 Y2 JPH0713224 Y2 JP H0713224Y2 JP 1988166161 U JP1988166161 U JP 1988166161U JP 16616188 U JP16616188 U JP 16616188U JP H0713224 Y2 JPH0713224 Y2 JP H0713224Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fuse
- wedge
- semiconductor device
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000002161 passivation Methods 0.000 claims description 16
- 229920002379 silicone rubber Polymers 0.000 claims description 15
- 239000004945 silicone rubber Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【考案の詳細な説明】 （ａ）産業上の利用分野 この考案は配線パターンの一部にヒューズ機能を持たせ
た半導体装置に関する。
た半導体装置に関する。
（ｂ）従来の技術 例えば特開昭63−127549号に示されているように、外部
からデータの書き込みが可能なメモリを内蔵する半導体
集積回路において、必要なデータの書き込み後データの
修正などを禁止するために、半導体集積回路内にヒュー
ズが設けられている。また特開昭49−83390号に示され
ているように、集積回路の抵抗値などの電気的パラメー
タを外部から調整可能とするために、集積回路内に導体
路を変更するためのヒューズが内蔵されている。
からデータの書き込みが可能なメモリを内蔵する半導体
集積回路において、必要なデータの書き込み後データの
修正などを禁止するために、半導体集積回路内にヒュー
ズが設けられている。また特開昭49−83390号に示され
ているように、集積回路の抵抗値などの電気的パラメー
タを外部から調整可能とするために、集積回路内に導体
路を変更するためのヒューズが内蔵されている。
このように半導体装置内にヒューズを設ける場合、従来
はAl配線の一部をヒューズとして用いている。
はAl配線の一部をヒューズとして用いている。
（ｃ）考案が解決しようとする課題 ところが、このような従来のAl配線をヒューズとして用
いたヒューズ内蔵型半導体装置においては、Al配線の線
幅を細くすることなどによってヒューズ部を形成してい
るが、溶断箇所が特定されないため、溶断条件が必ずし
も一定とはならず安定した溶断特性を得ることが困難で
あった。
いたヒューズ内蔵型半導体装置においては、Al配線の線
幅を細くすることなどによってヒューズ部を形成してい
るが、溶断箇所が特定されないため、溶断条件が必ずし
も一定とはならず安定した溶断特性を得ることが困難で
あった。
また、半導体装置を構成するチップは樹脂外装される
が、ヒューズ部の溶断により、この外装樹脂が炭化する
など変質し易く、その部分でリークが生じやすいという
問題があった。ヒューズの溶断による外装樹脂の変質を
防止するため、ヒューズ部の上部をパッシベーション膜
で被覆した場合にはヒューズ部のAl配線の溶断が正常に
進行せず、良好なヒューズ特性が得られない。またこの
場合にヒューズのAl配線が溶断したときにパッジベーシ
ョン膜にクラックが生じ、付近の他の回路に悪影響を与
えるおそれがある。ヒューズ部にパッシベーション膜を
設けず、外装樹脂も触れないように、ヒューズ部の上部
に空洞を設けることも考えられるが、Al配線の溶断時に
生じるAl気化ガスの発生により外装樹脂が破裂するおそ
れがあった。
が、ヒューズ部の溶断により、この外装樹脂が炭化する
など変質し易く、その部分でリークが生じやすいという
問題があった。ヒューズの溶断による外装樹脂の変質を
防止するため、ヒューズ部の上部をパッシベーション膜
で被覆した場合にはヒューズ部のAl配線の溶断が正常に
進行せず、良好なヒューズ特性が得られない。またこの
場合にヒューズのAl配線が溶断したときにパッジベーシ
ョン膜にクラックが生じ、付近の他の回路に悪影響を与
えるおそれがある。ヒューズ部にパッシベーション膜を
設けず、外装樹脂も触れないように、ヒューズ部の上部
に空洞を設けることも考えられるが、Al配線の溶断時に
生じるAl気化ガスの発生により外装樹脂が破裂するおそ
れがあった。
この考案の目的は、半導体基板上に形成されているある
領域間を接続するAl配線のパターン化と同時に溶断特性
の安定したヒューズ部を形成することができ、しかも溶
断後に他の回路に悪影響を与えることのない半導体装置
を提供することにある。
領域間を接続するAl配線のパターン化と同時に溶断特性
の安定したヒューズ部を形成することができ、しかも溶
断後に他の回路に悪影響を与えることのない半導体装置
を提供することにある。
（ｄ）課題を解決するための手段 この考案は、半導体基板の絶縁膜上にAl配線が形成さ
れ、このAl配線の上部で半導体基板の略全面にパッシベ
ーション膜の施された半導体装置において、 前記Al配線に楔状のくびれ部を形成するとともに、この
楔状くびれ部の上部のパッシベーション膜を開口させ、
前記パッシベーション膜の上部にシリコーンゴムを被覆
することによって、前記Al配線の楔状くびれ部をヒュー
ズとして用いることを特徴としている。
れ、このAl配線の上部で半導体基板の略全面にパッシベ
ーション膜の施された半導体装置において、 前記Al配線に楔状のくびれ部を形成するとともに、この
楔状くびれ部の上部のパッシベーション膜を開口させ、
前記パッシベーション膜の上部にシリコーンゴムを被覆
することによって、前記Al配線の楔状くびれ部をヒュー
ズとして用いることを特徴としている。
（ｅ）作用 この考案の半導体装置においては、Al配線に楔状のくび
れ部が形成され、この楔状くびれ部の上部にパッシベー
ション膜の開口部が形成されていて、さらにその上部に
シリコーンゴムが被覆されている。したがって前記Al配
線に一定値を超える電流が通電されたとき、楔状のくび
れ部がジュール熱により集中的に発熱し、最もくびれた
部分が溶断する。このときAl配線の楔状くびれ部の上部
にはシリコーンゴム層が形成されているため、シリコー
ンゴム層がAl配線の溶融を妨げず、溶断により形成され
るAl配線のギャップ間の放電を防止する消弧剤として作
用する。さらにシリコーンゴム層はAl配線の溶解により
生じるAlの気化ガスを吸収して外装樹脂の破裂も防止す
る。
れ部が形成され、この楔状くびれ部の上部にパッシベー
ション膜の開口部が形成されていて、さらにその上部に
シリコーンゴムが被覆されている。したがって前記Al配
線に一定値を超える電流が通電されたとき、楔状のくび
れ部がジュール熱により集中的に発熱し、最もくびれた
部分が溶断する。このときAl配線の楔状くびれ部の上部
にはシリコーンゴム層が形成されているため、シリコー
ンゴム層がAl配線の溶融を妨げず、溶断により形成され
るAl配線のギャップ間の放電を防止する消弧剤として作
用する。さらにシリコーンゴム層はAl配線の溶解により
生じるAlの気化ガスを吸収して外装樹脂の破裂も防止す
る。
（ｆ）実施例 第１図（Ａ），（Ｂ）はこの考案の実施例である半導体
装置のヒューズ部の構造を示す図であり、（Ａ）はシリ
コーンゴム層形成前の平面図、（Ｂ）は全体の断面図で
ある。
装置のヒューズ部の構造を示す図であり、（Ａ）はシリ
コーンゴム層形成前の平面図、（Ｂ）は全体の断面図で
ある。
第１図（Ａ）において３はAl配線であり、3aで示す部分
に楔状のくびれ部が形成されている。また同図において
斜線部分はパッシベーション膜の形成範囲であり、4aは
その開口部を示している。
に楔状のくびれ部が形成されている。また同図において
斜線部分はパッシベーション膜の形成範囲であり、4aは
その開口部を示している。
第１図（Ｂ）は第１図（Ａ）におけるＡ−Ａ部分の断面
図であり、１はシリコンなどの半導体基板、２はSiO2な
ど界面保護膜としての絶縁膜、３はAl配線、４は窒化シ
リコン膜などのパッシベーション膜、５はシリコーンゴ
ム層である。このように半導体基板１の絶縁膜２の上部
にAl配線３が形成され、その上部にAl配線３の楔状くび
れ部の上部を開口したパッシベーション膜４が形成され
て、その上部にさらにシリコーンゴム層５が形成されて
いるため、第１図（Ａ）に示したAl配線の3b−3c間に一
定値を超える電流が通電されたとき、Al配線の楔状くび
れ部3aがジュール熱により集中的に発熱し、溶融する。
その際溶融した部分が表面張力によって丸まろうとする
ため、Al配線の楔状くびれ部3aでAl配線が溶断されるこ
とになる。このときシリコーンゴム層５は弾力性おび柔
軟性があるため、溶融したAl配線の表面張力による収縮
作用を妨げることがない。シリコーンゴム自体は耐熱性
が高く、電気的に安定であるため、Al配線の溶断により
変質することがなく、しかも溶断時に生じるAl気化ガス
を吸収する。さらに半導体装置全体が例えばエポキシ系
樹脂によりモールドされる場合でも、Al配線の溶断部分
がシリコーンゴム層５により被覆されているため、Al配
線の溶断時にモールド樹脂を炭化させることがなく、リ
ークも生じない。
図であり、１はシリコンなどの半導体基板、２はSiO2な
ど界面保護膜としての絶縁膜、３はAl配線、４は窒化シ
リコン膜などのパッシベーション膜、５はシリコーンゴ
ム層である。このように半導体基板１の絶縁膜２の上部
にAl配線３が形成され、その上部にAl配線３の楔状くび
れ部の上部を開口したパッシベーション膜４が形成され
て、その上部にさらにシリコーンゴム層５が形成されて
いるため、第１図（Ａ）に示したAl配線の3b−3c間に一
定値を超える電流が通電されたとき、Al配線の楔状くび
れ部3aがジュール熱により集中的に発熱し、溶融する。
その際溶融した部分が表面張力によって丸まろうとする
ため、Al配線の楔状くびれ部3aでAl配線が溶断されるこ
とになる。このときシリコーンゴム層５は弾力性おび柔
軟性があるため、溶融したAl配線の表面張力による収縮
作用を妨げることがない。シリコーンゴム自体は耐熱性
が高く、電気的に安定であるため、Al配線の溶断により
変質することがなく、しかも溶断時に生じるAl気化ガス
を吸収する。さらに半導体装置全体が例えばエポキシ系
樹脂によりモールドされる場合でも、Al配線の溶断部分
がシリコーンゴム層５により被覆されているため、Al配
線の溶断時にモールド樹脂を炭化させることがなく、リ
ークも生じない。
以上に示した半導体装置は通常のウエハプロセスによっ
て製造することができる。すなわち、酸化工程により、
またはその後の拡散工程により形成された酸化膜２の上
部にAlの真空蒸着およびフォトリソグラフィによりAl配
線３を形成し、CVDにより窒化シリコン膜を形成すると
ともにフォトリソグラフィにより前記Al配線の楔状くび
れ部の上に開口部4aを形成し、さらにシリコーンゴムを
スピンナなどにより塗布することによって製造すること
ができる。
て製造することができる。すなわち、酸化工程により、
またはその後の拡散工程により形成された酸化膜２の上
部にAlの真空蒸着およびフォトリソグラフィによりAl配
線３を形成し、CVDにより窒化シリコン膜を形成すると
ともにフォトリソグラフィにより前記Al配線の楔状くび
れ部の上に開口部4aを形成し、さらにシリコーンゴムを
スピンナなどにより塗布することによって製造すること
ができる。
（ｇ）考案の効果 以上のようにこの考案によれば次のような効果を奏す
る。
る。
（１）Al配線の溶断部の上部にシリコーンゴム層が形成
されているため、半導体装置全体を樹脂モールドした場
合でも、モールド樹脂の炭化などによるリークが生じな
い。
されているため、半導体装置全体を樹脂モールドした場
合でも、モールド樹脂の炭化などによるリークが生じな
い。
（２）Al配線に楔状のくびれ部を形成したため、常に一
定箇所で溶断されることになり、溶断特性が安定化さ
れ、また狭いスペースにヒューズ部を構成することがで
きる。
定箇所で溶断されることになり、溶断特性が安定化さ
れ、また狭いスペースにヒューズ部を構成することがで
きる。
（３）半導体基板の絶縁膜上に通常のAl配線パターン形
成工程によってヒューズ部を構成することができるた
め、通常のウェハプロセスによってヒューズ内蔵型の半
導体装置を製造することができる。
成工程によってヒューズ部を構成することができるた
め、通常のウェハプロセスによってヒューズ内蔵型の半
導体装置を製造することができる。
【図面の簡単な説明】 第１図（Ａ），（Ｂ）はこの考案の実施例である半導体
装置の主要部の構造を示す図であり、第１図（Ａ）は平
面図、第１図（Ｂ）は第１図（Ａ）におけるＡ−Ａの断
面図である。 １……半導体基板、２……絶縁膜、３……Al配線、3a…
…Al配線の楔状くびれ部、４……パッシベーション膜、
4a……パッシベーション膜の開口部、５……シリコーン
ゴム。
装置の主要部の構造を示す図であり、第１図（Ａ）は平
面図、第１図（Ｂ）は第１図（Ａ）におけるＡ−Ａの断
面図である。 １……半導体基板、２……絶縁膜、３……Al配線、3a…
…Al配線の楔状くびれ部、４……パッシベーション膜、
4a……パッシベーション膜の開口部、５……シリコーン
ゴム。
Claims (1)
- 【請求項１】半導体基板の絶縁膜上にAl配線が形成さ
れ、このAl配線の上部で半導体基板の略全面にパッシベ
ーション膜の施された半導体装置において、 前記Al配線に楔状のくびれ部を形成するとともに、この
楔状くびれ部の上部のパッシベーション膜を開口させ、
前記パッシベーション膜の上部にシリコーンゴムを被覆
することによって、前記Al配線の楔状くびれ部をヒュー
ズとして用いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988166161U JPH0713224Y2 (ja) | 1988-12-21 | 1988-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988166161U JPH0713224Y2 (ja) | 1988-12-21 | 1988-12-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0286139U JPH0286139U (ja) | 1990-07-09 |
| JPH0713224Y2 true JPH0713224Y2 (ja) | 1995-03-29 |
Family
ID=31453302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988166161U Expired - Lifetime JPH0713224Y2 (ja) | 1988-12-21 | 1988-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713224Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56146268A (en) * | 1980-04-15 | 1981-11-13 | Fujitsu Ltd | Manufacture of semiconductor memory unit |
| JPS58206144A (ja) * | 1982-05-26 | 1983-12-01 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62194641A (ja) * | 1986-02-20 | 1987-08-27 | Fujitsu Ltd | ウエ−ハスケ−ル集積回路装置 |
-
1988
- 1988-12-21 JP JP1988166161U patent/JPH0713224Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0286139U (ja) | 1990-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3703086B2 (ja) | ヒューズ及びこれの作製方法 | |
| JP3353508B2 (ja) | プリント配線板とこれを用いた電子装置 | |
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| US4792835A (en) | MOS programmable memories using a metal fuse link and process for making the same | |
| US6348375B1 (en) | Method of fabricating a bit line structure for a semiconductor device | |
| KR20030042678A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100205444B1 (ko) | 집적 회로 장치의 접촉 구조 | |
| KR0146284B1 (ko) | 반도체 기판상의 가용성 링크 제조방법 | |
| US5641701A (en) | Method for fabricating a semiconductor device with laser programable fuses | |
| WO2025077759A1 (zh) | 喷墨打印芯片加密熔丝装置及其制造方法 | |
| KR100340906B1 (ko) | 반도체 장치의 퓨즈 구조 | |
| KR100399062B1 (ko) | 반도체소자의 퓨즈구조 및 그 제조방법 | |
| JPH0897339A (ja) | 半導体集積回路装置 | |
| JPH058578B2 (ja) | ||
| JPH01295439A (ja) | 半導体装置 | |
| JPS6321341B2 (ja) | ||
| KR100407995B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPS5928374A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3948102B2 (ja) | 半導体装置の製造方法 | |
| JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
| JPH0728010B2 (ja) | ヒューズ溶断型ｐｒｏｍ | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JPS63244644A (ja) | 半導体装置 | |
| JP2007311372A (ja) | 半導体装置及びその製造方法 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 |