JPH0713533A - Ｌｓｉの信号線割り当て方式 - Google Patents
Ｌｓｉの信号線割り当て方式Info
- Publication number
- JPH0713533A JPH0713533A JP5153271A JP15327193A JPH0713533A JP H0713533 A JPH0713533 A JP H0713533A JP 5153271 A JP5153271 A JP 5153271A JP 15327193 A JP15327193 A JP 15327193A JP H0713533 A JPH0713533 A JP H0713533A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- display
- lsi
- vram
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】パーソナルコンピュータの表示制御ＬＳＩに、
高精細・多色表示を実現するための大容量ＶＲＡＭと、
テキスト表示を実現するためのＣＧの両方を接続するの
に好適な信号線割り当て方式を提供すること。 【構成】ＶＲＡＭを標準部分と拡張部分とに分割し、表
示制御ＬＳＩに拡張部分ＶＲＡＭを接続する信号線と、
同ＬＳＩにＣＧを接続する信号線とを共有使用し、画面
モードによってどちらを有効にするかを切り換える。 【効果】高精細・多色表示が可能で、かつテキスト文字
表示機能を兼ね備えた表示制御装置を、少ない信号端子
を持つＬＳＩを用いて構成することができる。
高精細・多色表示を実現するための大容量ＶＲＡＭと、
テキスト表示を実現するためのＣＧの両方を接続するの
に好適な信号線割り当て方式を提供すること。 【構成】ＶＲＡＭを標準部分と拡張部分とに分割し、表
示制御ＬＳＩに拡張部分ＶＲＡＭを接続する信号線と、
同ＬＳＩにＣＧを接続する信号線とを共有使用し、画面
モードによってどちらを有効にするかを切り換える。 【効果】高精細・多色表示が可能で、かつテキスト文字
表示機能を兼ね備えた表示制御装置を、少ない信号端子
を持つＬＳＩを用いて構成することができる。
Description
【０００１】
【産業上の利用分野】パーソナルコンピュータなどの情
報処理機器の、表示制御装置に関する。
報処理機器の、表示制御装置に関する。
【０００２】
【従来の技術】パーソナルコンピュータなどの情報処理
機器（以下、パソコン）は次第に小型化してきており、
これに対応するために構成部品の高集積化が進められて
いる。このために、パソコンを構成する制御回路をＬＳ
Ｉ化し、部品点数を削減することが広く行われている。
機器（以下、パソコン）は次第に小型化してきており、
これに対応するために構成部品の高集積化が進められて
いる。このために、パソコンを構成する制御回路をＬＳ
Ｉ化し、部品点数を削減することが広く行われている。
【０００３】通常、ＬＳＩに搭載できる回路の規模には
制限があり、また、ＬＳＩに設けることのできる端子の
数にも制限がある。このため、従来では、例えば特願平
３−２４３１１１号公報のように、複数のＬＳＩに制御
回路を分割して構成する方法が採られていた。しかしパ
ソコンの小型化への要求は留まるところを知らず、従来
２つ以上のＬＳＩに分割していた制御回路を、さらに高
集積化して１つのＬＳＩにまとめることも行われるよう
になってきている。
制限があり、また、ＬＳＩに設けることのできる端子の
数にも制限がある。このため、従来では、例えば特願平
３−２４３１１１号公報のように、複数のＬＳＩに制御
回路を分割して構成する方法が採られていた。しかしパ
ソコンの小型化への要求は留まるところを知らず、従来
２つ以上のＬＳＩに分割していた制御回路を、さらに高
集積化して１つのＬＳＩにまとめることも行われるよう
になってきている。
【０００４】また、パソコンの表示制御では、近年では
高精細化と多色化の要求が強く、このためには大量の表
示データを短時間にビデオＲＡＭ（以下、ＶＲＡＭ）か
ら読み出す必要がある。このためには、ＶＲＡＭと表示
制御回路とを接続する信号線数を多く確保することが必
須となる。
高精細化と多色化の要求が強く、このためには大量の表
示データを短時間にビデオＲＡＭ（以下、ＶＲＡＭ）か
ら読み出す必要がある。このためには、ＶＲＡＭと表示
制御回路とを接続する信号線数を多く確保することが必
須となる。
【０００５】
【発明が解決しようとする課題】このように、パソコン
の表示制御装置に対しては、高集積化，高機能化の要求
がある。しかし、集積度を高める結果、ＬＳＩの個数の
削減によって端子数の制限、即ち信号線数の制限はより
厳しくなる方向にある。また、高機能化を進めるために
は、ＶＲＡＭに接続する信号線数をより多く必要とす
る。特に表示文字パターンをＣＧに保持している表示制
御装置の場合、ＶＲＡＭの端子に加えてＣＧの制御用端
子を必要とするため、さらに多くの信号線数を必要とす
る。
の表示制御装置に対しては、高集積化，高機能化の要求
がある。しかし、集積度を高める結果、ＬＳＩの個数の
削減によって端子数の制限、即ち信号線数の制限はより
厳しくなる方向にある。また、高機能化を進めるために
は、ＶＲＡＭに接続する信号線数をより多く必要とす
る。特に表示文字パターンをＣＧに保持している表示制
御装置の場合、ＶＲＡＭの端子に加えてＣＧの制御用端
子を必要とするため、さらに多くの信号線数を必要とす
る。
【０００６】このように背反する要因が存在するため、
例えば集積度を高める代わりに性能が制限されたり、反
対に高性能を実現するために高集積化できないといった
問題が起きることがあった。
例えば集積度を高める代わりに性能が制限されたり、反
対に高性能を実現するために高集積化できないといった
問題が起きることがあった。
【０００７】本発明は、以上のような現状に鑑みて行わ
れたもので、表示制御装置の高集積化を行うと同時に、
高精細・多色化を実現することを目的とする。
れたもので、表示制御装置の高集積化を行うと同時に、
高精細・多色化を実現することを目的とする。
【０００８】
【課題を解決するための手段】上記目的は、表示用リフ
レッシュメモリと、文字のフォントパターンを格納する
フォントメモリと、前記フォントメモリから読み出した
フォントパターンを画面に表示する表示装置とを備え、
前記リフレッシュメモリと前記フォントメモリに対する
読み書きアクセス制御手段、及び前記表示装置に対する
表示制御手段とがＬＳＩ上に構成されており、前記リフ
レッシュメモリは第１リフレッシュメモリと第２リフレ
ッシュメモリとに分割して制御を行う表示制御装置にお
いて、前記第２リフレッシュメモリと前記ＬＳＩとを接
続する信号線と、前記フォントメモリと前記ＬＳＩとを
接続する信号線とは、物理的に同一の信号線を時間的に
分割して割り当て、共有使用することによって解決され
る。
レッシュメモリと、文字のフォントパターンを格納する
フォントメモリと、前記フォントメモリから読み出した
フォントパターンを画面に表示する表示装置とを備え、
前記リフレッシュメモリと前記フォントメモリに対する
読み書きアクセス制御手段、及び前記表示装置に対する
表示制御手段とがＬＳＩ上に構成されており、前記リフ
レッシュメモリは第１リフレッシュメモリと第２リフレ
ッシュメモリとに分割して制御を行う表示制御装置にお
いて、前記第２リフレッシュメモリと前記ＬＳＩとを接
続する信号線と、前記フォントメモリと前記ＬＳＩとを
接続する信号線とは、物理的に同一の信号線を時間的に
分割して割り当て、共有使用することによって解決され
る。
【０００９】
【作用】高精細・多色表示が必要とされるビットマップ
表示を行うときには、リフレッシュメモリに接続する信
号線にＬＳＩの端子を多く割り当て、また、高精細・多
色表示を必要としないテキスト表示を行うときには、リ
フレッシュメモリに接続する信号線の割り当てを減ら
し、代わりにフォントメモリの信号線にＬＳＩの端子を
多く割り当てることによって、高精細・多色表示を可能
としながらも、より少ない信号線数の表示制御ＬＳＩを
実現することができる。
表示を行うときには、リフレッシュメモリに接続する信
号線にＬＳＩの端子を多く割り当て、また、高精細・多
色表示を必要としないテキスト表示を行うときには、リ
フレッシュメモリに接続する信号線の割り当てを減ら
し、代わりにフォントメモリの信号線にＬＳＩの端子を
多く割り当てることによって、高精細・多色表示を可能
としながらも、より少ない信号線数の表示制御ＬＳＩを
実現することができる。
【００１０】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。
する。
【００１１】図２は、従来技術を用いた従来例の構成図
である。従来技術による表示制御装置は、例えば、表示
制御ＬＳＩ１と、表示用リフレッシュメモリであるＶＲ
ＡＭ２と、文字パターンを格納するフォントメモリであ
るＣＧ３とからなっており、表示装置であるＣＲＴ４に
対して画面表示制御を行う。
である。従来技術による表示制御装置は、例えば、表示
制御ＬＳＩ１と、表示用リフレッシュメモリであるＶＲ
ＡＭ２と、文字パターンを格納するフォントメモリであ
るＣＧ３とからなっており、表示装置であるＣＲＴ４に
対して画面表示制御を行う。
【００１２】テキスト表示モードでは、ＶＲＡＭに格納
されている文字コード情報と文字属性情報とを表示制御
ＬＳＩが読みだし、これらの情報を元にＣＧに格納され
ている文字フォントパターン情報を読み出して、この情
報を表示データとして表示を行う。また、ビットマップ
表示モードでは、ＶＲＡＭに格納されているビットマッ
プ表示データを表示制御ＬＳＩが読み出して、このデー
タをそのまま表示データとして用いる。この方式では、
テキスト表示モード時に、表示データを生成するためＶ
ＲＡＭとＣＧの両方をアクセスする必要があるため、双
方にそれぞれ独立にアドレス信号線，データ信号線，制
御信号線を設けなければならない。このため表示制御Ｌ
ＳＩに、多くの信号線を用意する必要がある。
されている文字コード情報と文字属性情報とを表示制御
ＬＳＩが読みだし、これらの情報を元にＣＧに格納され
ている文字フォントパターン情報を読み出して、この情
報を表示データとして表示を行う。また、ビットマップ
表示モードでは、ＶＲＡＭに格納されているビットマッ
プ表示データを表示制御ＬＳＩが読み出して、このデー
タをそのまま表示データとして用いる。この方式では、
テキスト表示モード時に、表示データを生成するためＶ
ＲＡＭとＣＧの両方をアクセスする必要があるため、双
方にそれぞれ独立にアドレス信号線，データ信号線，制
御信号線を設けなければならない。このため表示制御Ｌ
ＳＩに、多くの信号線を用意する必要がある。
【００１３】次に図１は、本発明の一実施例の構成図で
ある。図１においては、１は表示制御ＬＳＩ、２１は従
来例のＶＲＡＭ２と同じだけの容量を持つ標準ＶＲＡ
Ｍ、２２はＶＲＡＭの容量を従来例より拡大するための
拡張ＶＲＡＭ、３はＣＧ、４はＣＲＴである。
ある。図１においては、１は表示制御ＬＳＩ、２１は従
来例のＶＲＡＭ２と同じだけの容量を持つ標準ＶＲＡ
Ｍ、２２はＶＲＡＭの容量を従来例より拡大するための
拡張ＶＲＡＭ、３はＣＧ、４はＣＲＴである。
【００１４】本実施例では、テキスト表示モードでは従
来例と同様に、標準ＶＲＡＭに格納されている文字コー
ド情報と文字属性情報とを表示制御ＬＳＩが読みだし、
これらの情報を元にＣＧに格納されている文字フォント
パターン情報を読み出して表示を行う。このモードで
は、拡張ＶＲＡＭは端子をハイインピーダンス状態にし
て動作を停止しており、ＣＧの動作に影響を与えないよ
うにしている。
来例と同様に、標準ＶＲＡＭに格納されている文字コー
ド情報と文字属性情報とを表示制御ＬＳＩが読みだし、
これらの情報を元にＣＧに格納されている文字フォント
パターン情報を読み出して表示を行う。このモードで
は、拡張ＶＲＡＭは端子をハイインピーダンス状態にし
て動作を停止しており、ＣＧの動作に影響を与えないよ
うにしている。
【００１５】また、ビットマップ表示モードでは、標準
ＶＲＡＭと拡張ＶＲＡＭとに格納されているビットマッ
プ表示データを用いて表示を行う。このモードでは、Ｃ
Ｇは端子をハイインピーダンス状態にして動作を停止
し、拡張ＶＲＡＭのアクセスには影響を与えないように
なっている。
ＶＲＡＭと拡張ＶＲＡＭとに格納されているビットマッ
プ表示データを用いて表示を行う。このモードでは、Ｃ
Ｇは端子をハイインピーダンス状態にして動作を停止
し、拡張ＶＲＡＭのアクセスには影響を与えないように
なっている。
【００１６】このように、テキスト表示モードでは、少
ない容量のＶＲＡＭとＣＧに接続を行い、ビットマップ
表示モードでは、ＣＧを切り離すことによってより大き
な容量のＶＲＡＭに接続を行う。
ない容量のＶＲＡＭとＣＧに接続を行い、ビットマップ
表示モードでは、ＣＧを切り離すことによってより大き
な容量のＶＲＡＭに接続を行う。
【００１７】次に、本実施例での信号線の割り付け方に
ついて説明する。
ついて説明する。
【００１８】図３は、従来例での信号線の割り付け図で
ある。図３において、表示制御ＬＳＩ１とＶＲＡＭ２と
は、８ビットのＶＲＡＭアドレス信号線１０１、１６ビ
ットのＶＲＡＭデータ信号線１０２、ＶＲＡＭの出力イ
ネーブル信号であるＯＥ信号線１０３、によって接続さ
れている。また、表示制御ＬＳＩ１と、ＣＧ３とは、１
８ビットのＣＧアドレス信号線１１１、８ビットのＣＧ
データ信号線１１２、ＣＧのチップセレクト信号である
ＣＳ信号線１１３、によって接続されている。
ある。図３において、表示制御ＬＳＩ１とＶＲＡＭ２と
は、８ビットのＶＲＡＭアドレス信号線１０１、１６ビ
ットのＶＲＡＭデータ信号線１０２、ＶＲＡＭの出力イ
ネーブル信号であるＯＥ信号線１０３、によって接続さ
れている。また、表示制御ＬＳＩ１と、ＣＧ３とは、１
８ビットのＣＧアドレス信号線１１１、８ビットのＣＧ
データ信号線１１２、ＣＧのチップセレクト信号である
ＣＳ信号線１１３、によって接続されている。
【００１９】前記したように、ＶＲＡＭ，ＣＧに対して
独立にアドレス信号線，データ信号線を設ける必要があ
る。このため、本従来例では図に示すように、アドレス
信号線を計２６本、データ信号線を計２４本、合わせて
５０本設けている。
独立にアドレス信号線，データ信号線を設ける必要があ
る。このため、本従来例では図に示すように、アドレス
信号線を計２６本、データ信号線を計２４本、合わせて
５０本設けている。
【００２０】次に図４は、第２の従来例の信号線割り付
け図である。本従来例は、第１の従来例と比べて拡張Ｖ
ＲＡＭを装備することによってＶＲＡＭの容量を増し、
また表示制御ＬＳＩとＶＲＡＭとを接続するデータ信号
線を増やした例である。図４において、表示制御ＬＳＩ
１と標準ＶＲＡＭ２１とは、９ビットの標準ＶＲＡＭア
ドレス信号線１０１、１６ビットの標準ＶＲＡＭデータ
信号線１０２、標準ＶＲＡＭの出力イネーブル信号であ
るＯＥ信号線１０３、によって接続されている。また、
表示制御ＬＳＩ１と拡張ＶＲＡＭ２２とは、９ビットの
拡張ＶＲＡＭアドレス信号線１０４、１６ビットの拡張
ＶＲＡＭデータ信号線１０５、拡張ＶＲＡＭの出力イネ
ーブル信号であるＯＥ信号線１０７、によって接続され
ている。また、表示制御ＬＳＩ１と、ＣＧ３とは、１８
ビットのＣＧアドレス信号線１１１、８ビットのＣＧデ
ータ信号線１１２、ＣＧのチップセレクト信号であるＣ
Ｓ信号線１１３、によって接続されている。
け図である。本従来例は、第１の従来例と比べて拡張Ｖ
ＲＡＭを装備することによってＶＲＡＭの容量を増し、
また表示制御ＬＳＩとＶＲＡＭとを接続するデータ信号
線を増やした例である。図４において、表示制御ＬＳＩ
１と標準ＶＲＡＭ２１とは、９ビットの標準ＶＲＡＭア
ドレス信号線１０１、１６ビットの標準ＶＲＡＭデータ
信号線１０２、標準ＶＲＡＭの出力イネーブル信号であ
るＯＥ信号線１０３、によって接続されている。また、
表示制御ＬＳＩ１と拡張ＶＲＡＭ２２とは、９ビットの
拡張ＶＲＡＭアドレス信号線１０４、１６ビットの拡張
ＶＲＡＭデータ信号線１０５、拡張ＶＲＡＭの出力イネ
ーブル信号であるＯＥ信号線１０７、によって接続され
ている。また、表示制御ＬＳＩ１と、ＣＧ３とは、１８
ビットのＣＧアドレス信号線１１１、８ビットのＣＧデ
ータ信号線１１２、ＣＧのチップセレクト信号であるＣ
Ｓ信号線１１３、によって接続されている。
【００２１】本従来例では、アドレス信号線，データ信
号線を全て独立に接続しているため、ＶＲＡＭとＣＧと
を合わせて、３６本のアドレス信号線と４０本のデータ
信号線、合わせて７６本の信号線が必要となる。実際の
表示制御ＬＳＩでは、ＶＲＡＭとＣＧの接続のためにこ
れだけの信号線を確保することは困難であることが多
い。
号線を全て独立に接続しているため、ＶＲＡＭとＣＧと
を合わせて、３６本のアドレス信号線と４０本のデータ
信号線、合わせて７６本の信号線が必要となる。実際の
表示制御ＬＳＩでは、ＶＲＡＭとＣＧの接続のためにこ
れだけの信号線を確保することは困難であることが多
い。
【００２２】次に図５は、本発明の一実施例の信号線の
割り付け図である。
割り付け図である。
【００２３】本実施例は、前記の第２の従来例と同じ容
量のＶＲＡＭを装備し、また拡張ＶＲＡＭに接続する信
号線と、ＣＧに接続する信号線とを共有する構成とした
例である。図５において、表示制御ＬＳＩ１と標準ＶＲ
ＡＭ２１とは、９ビットの標準ＶＲＡＭアドレス信号線
１０１、１６ビットの標準ＶＲＡＭデータ信号線１０
２、標準ＶＲＡＭの出力イネーブル信号であるＯＥ信号
線１０３、によって接続されている。また、表示制御Ｌ
ＳＩ１と拡張ＶＲＡＭ２２とは、９ビットの拡張ＶＲＡ
Ｍアドレス信号線１０４、８ビットの拡張ＶＲＡＭデー
タ信号線１０５と１０６、拡張ＶＲＡＭの出力イネーブ
ル信号であるＯＥ信号線１０７、によって接続されてい
る。また、表示制御ＬＳＩ１と、ＣＧ３とは、１８ビッ
トのＣＧアドレス信号線１１１、８ビットのＣＧデータ
信号線１１２、ＣＧのチップセレクト信号であるＣＳ信
号線１１３、によって接続されている。このうち、ＣＧ
アドレス信号線１１１は、拡張ＶＲＡＭアドレス信号線
１０４と同データ信号線１０５と共有使用し、マルチプ
レクス信号１２１および１２２として表示制御ＬＳＩに
接続する。また、ＣＧデータ信号線１１２は、拡張ＶＲ
ＡＭデータ信号線１０６と共有使用し、マルチプレクス
信号１２３として表示制御ＬＳＩに接続する。
量のＶＲＡＭを装備し、また拡張ＶＲＡＭに接続する信
号線と、ＣＧに接続する信号線とを共有する構成とした
例である。図５において、表示制御ＬＳＩ１と標準ＶＲ
ＡＭ２１とは、９ビットの標準ＶＲＡＭアドレス信号線
１０１、１６ビットの標準ＶＲＡＭデータ信号線１０
２、標準ＶＲＡＭの出力イネーブル信号であるＯＥ信号
線１０３、によって接続されている。また、表示制御Ｌ
ＳＩ１と拡張ＶＲＡＭ２２とは、９ビットの拡張ＶＲＡ
Ｍアドレス信号線１０４、８ビットの拡張ＶＲＡＭデー
タ信号線１０５と１０６、拡張ＶＲＡＭの出力イネーブ
ル信号であるＯＥ信号線１０７、によって接続されてい
る。また、表示制御ＬＳＩ１と、ＣＧ３とは、１８ビッ
トのＣＧアドレス信号線１１１、８ビットのＣＧデータ
信号線１１２、ＣＧのチップセレクト信号であるＣＳ信
号線１１３、によって接続されている。このうち、ＣＧ
アドレス信号線１１１は、拡張ＶＲＡＭアドレス信号線
１０４と同データ信号線１０５と共有使用し、マルチプ
レクス信号１２１および１２２として表示制御ＬＳＩに
接続する。また、ＣＧデータ信号線１１２は、拡張ＶＲ
ＡＭデータ信号線１０６と共有使用し、マルチプレクス
信号１２３として表示制御ＬＳＩに接続する。
【００２４】このような構成とすることによって、表示
制御ＬＳＩがＶＲＡＭとＣＧを接続するために必要とな
る信号線は、アドレス信号線とデータ信号線とを合わせ
て５１本とすることができる。この結果、表示制御ＬＳ
Ｉに制御回路を搭載することが容易になる。
制御ＬＳＩがＶＲＡＭとＣＧを接続するために必要とな
る信号線は、アドレス信号線とデータ信号線とを合わせ
て５１本とすることができる。この結果、表示制御ＬＳ
Ｉに制御回路を搭載することが容易になる。
【００２５】次に本実施例の動作について説明する。
【００２６】テキスト表示モード時は、表示制御ＬＳＩ
は標準ＶＲＡＭとＣＧの制御を行う。このためには、マ
ルチプレクスされているアドレス信号線，データ信号線
をＣＧに割り当てる必要がある。そこで、拡張ＶＲＡＭ
に接続されているＯＥ信号をディセーブル状態に固定
し、拡張ＶＲＡＭを電気的に切り離すことによって、Ｃ
Ｇの制御を可能にする。この状態で、標準ＶＲＡＭから
文字コード情報と文字属性情報とを取りだし、さらにＣ
Ｇから文字フォントパターン情報を取り出して、画面表
示を行う。
は標準ＶＲＡＭとＣＧの制御を行う。このためには、マ
ルチプレクスされているアドレス信号線，データ信号線
をＣＧに割り当てる必要がある。そこで、拡張ＶＲＡＭ
に接続されているＯＥ信号をディセーブル状態に固定
し、拡張ＶＲＡＭを電気的に切り離すことによって、Ｃ
Ｇの制御を可能にする。この状態で、標準ＶＲＡＭから
文字コード情報と文字属性情報とを取りだし、さらにＣ
Ｇから文字フォントパターン情報を取り出して、画面表
示を行う。
【００２７】次にビットマップ表示モード時は、表示制
御ＬＳＩは標準ＶＲＡＭと拡張ＶＲＡＭの制御を行う。
このためには、マルチプレクスされているアドレス信号
線，データ信号線を拡張ＶＲＡＭに割り当てる必要があ
る。そこで、ＣＧに接続されているＣＳ信号をディセー
ブル状態に固定し、ＣＧを電気的に切り離すことによっ
て、拡張ＶＲＡＭの制御を可能にする。この状態で、標
準ＶＲＡＭと拡張ＶＲＡＭとからビットマップ表示デー
タを取りだし、これをもとに画面表示を行う。
御ＬＳＩは標準ＶＲＡＭと拡張ＶＲＡＭの制御を行う。
このためには、マルチプレクスされているアドレス信号
線，データ信号線を拡張ＶＲＡＭに割り当てる必要があ
る。そこで、ＣＧに接続されているＣＳ信号をディセー
ブル状態に固定し、ＣＧを電気的に切り離すことによっ
て、拡張ＶＲＡＭの制御を可能にする。この状態で、標
準ＶＲＡＭと拡張ＶＲＡＭとからビットマップ表示デー
タを取りだし、これをもとに画面表示を行う。
【００２８】次に図６は、本発明の別の一実施例の構成
図である。
図である。
【００２９】図６において、１は表示制御ＬＳＩ、２１
は標準ＶＲＡＭ、２２は拡張ＶＲＡＭ、４はＣＲＴ、５
は液晶ディスプレイパネル（以下、ＬＣＤ）である。
は標準ＶＲＡＭ、２２は拡張ＶＲＡＭ、４はＣＲＴ、５
は液晶ディスプレイパネル（以下、ＬＣＤ）である。
【００３０】本実施例は、第１の実施例において構成要
素であったＣＧの代わりに、ＬＣＤを設けた例である。
ＬＣＤに対する表示制御は、ＣＲＴに対する表示制御よ
りも多くの信号線を必要とすることが多い。また、ＬＣ
Ｄはその物理的な特性上、ＣＲＴに比べて高精細表示や
多色表示を行うのが困難である。
素であったＣＧの代わりに、ＬＣＤを設けた例である。
ＬＣＤに対する表示制御は、ＣＲＴに対する表示制御よ
りも多くの信号線を必要とすることが多い。また、ＬＣ
Ｄはその物理的な特性上、ＣＲＴに比べて高精細表示や
多色表示を行うのが困難である。
【００３１】そこで本実施例では、拡張ＶＲＡＭの制御
に用いる信号線と、ＬＣＤの制御に用いる信号線とを共
有化している。ＬＣＤに対して表示を行う際には、解像
度，色数ともに、標準ＶＲＡＭで処理可能なデータ量し
か必要としない。このため、拡張ＶＲＡＭは端子をハイ
インピーダンス状態にして動作を停止し、信号線をＬＣ
Ｄの制御に使用できるようにする。また、ＬＣＤへの表
示を停止し、代わりにＣＲＴへの表示に切り換える場合
は、ＬＣＤの制御信号は当然使用する必要がない。そこ
で、これらの信号線を拡張ＶＲＡＭの制御用に割り当
て、高解像度・多色表示を行うのに必要なＶＲＡＭの容
量と、ＶＲＡＭデータ信号線数を確保する。
に用いる信号線と、ＬＣＤの制御に用いる信号線とを共
有化している。ＬＣＤに対して表示を行う際には、解像
度，色数ともに、標準ＶＲＡＭで処理可能なデータ量し
か必要としない。このため、拡張ＶＲＡＭは端子をハイ
インピーダンス状態にして動作を停止し、信号線をＬＣ
Ｄの制御に使用できるようにする。また、ＬＣＤへの表
示を停止し、代わりにＣＲＴへの表示に切り換える場合
は、ＬＣＤの制御信号は当然使用する必要がない。そこ
で、これらの信号線を拡張ＶＲＡＭの制御用に割り当
て、高解像度・多色表示を行うのに必要なＶＲＡＭの容
量と、ＶＲＡＭデータ信号線数を確保する。
【００３２】
【発明の効果】以上述べたように本発明によれば、高精
細・多色表示が可能で、かつテキスト文字表示機能を兼
ね備えた表示制御装置を、より少ない信号端子を持つＬ
ＳＩを用いて構成することができるという効果がある。
細・多色表示が可能で、かつテキスト文字表示機能を兼
ね備えた表示制御装置を、より少ない信号端子を持つＬ
ＳＩを用いて構成することができるという効果がある。
【００３３】また本発明によれば、高精細・多色表示が
可能で、かつＬＣＤ表示機能を兼ね備えた表示制御装置
を、より少ない信号端子を持つＬＳＩを用いて構成する
ことができるという効果がある。
可能で、かつＬＣＤ表示機能を兼ね備えた表示制御装置
を、より少ない信号端子を持つＬＳＩを用いて構成する
ことができるという効果がある。
【図１】本発明の一実施例の構成図である。
【図２】従来例の構成図である。
【図３】従来例の信号線割り付け図である。
【図４】別の従来例の信号線割り付け図である。
【図５】本発明の一実施例の信号線割り付け図である。
【図６】本発明の別の一実施例の構成図である。
１…表示制御ＬＳＩ、２…ＶＲＡＭ、３…ＣＧ、４…Ｃ
ＲＴ、５…ＬＣＤ、２１…標準ＶＲＡＭ、２２…拡張Ｖ
ＲＡＭ、１０１…アドレス信号線、１０２…データ信号
線、１０３…ＯＥ信号線、１０４…アドレス信号線、１
０５…データ信号線、１０６…データ信号線、１０７…
ＯＥ信号線、１１１…アドレス信号線、１１２…データ
信号線、１１３…ＣＳ信号線、、１２１…マルチプレク
ス信号線、１２２…マルチプレクス信号線、１２３…マ
ルチプレクス信号線。
ＲＴ、５…ＬＣＤ、２１…標準ＶＲＡＭ、２２…拡張Ｖ
ＲＡＭ、１０１…アドレス信号線、１０２…データ信号
線、１０３…ＯＥ信号線、１０４…アドレス信号線、１
０５…データ信号線、１０６…データ信号線、１０７…
ＯＥ信号線、１１１…アドレス信号線、１１２…データ
信号線、１１３…ＣＳ信号線、、１２１…マルチプレク
ス信号線、１２２…マルチプレクス信号線、１２３…マ
ルチプレクス信号線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 賢一 神奈川県海老名市下今泉810番地株式会社 日立製作所オフィスシステム事業部内
Claims (5)
- 【請求項１】表示用リフレッシュメモリと、文字のフォ
ントパターンを格納するフォントメモリと、前記フォン
トメモリから読み出したフォントパターンを画面に表示
する表示装置とを備え、前記リフレッシュメモリと前記
フォントメモリに対する読み書きアクセス制御手段、及
び前記表示装置に対する表示制御手段とがＬＳＩ上に構
成されており、前記リフレッシュメモリは第１リフレッ
シュメモリと第２リフレッシュメモリとに分割して制御
を行う表示制御装置において、 前記第２リフレッシュメモリと前記ＬＳＩとを接続する
信号線と、前記フォントメモリと前記ＬＳＩとを接続す
る信号線とは、物理的に同一の信号線を時間的に分割し
て割り当て、共有使用することを特徴とする、ＬＳＩの
信号線割り当て方式。 - 【請求項２】表示用リフレッシュメモリと、前記リフレ
ッシュメモリから読み出した情報を少なくとも２種類の
表示装置のうち一方に選択的に表示する表示制御手段と
を備え、前記リフレッシュメモリに対する読み書きアク
セス制御手段、及び前記表示制御手段とがＬＳＩ上に構
成されており、前記リフレッシュメモリは第１リフレッ
シュメモリと第２リフレッシュメモリとに分割して制御
を行う表示制御装置において、 前記第２リフレッシュメモリと前記ＬＳＩとを接続する
信号線と、前記２種類の表示装置の一方のみの制御に用
いる信号線とは、物理的に同一の信号線を時間的に分割
して割り当て、共有使用することを特徴とする、ＬＳＩ
の信号線割り当て方式。 - 【請求項３】請求項１または２において、第２リフレッ
シュメモリは、拡張メモリであることを特徴とする、Ｌ
ＳＩの信号線割り当て方式。 - 【請求項４】請求項１，２または３において、信号線の
時間的な分割による割り当ては、表示画面モードの切り
替えによって行うことを特徴とする、ＬＳＩの信号線割
り当て方式。 - 【請求項５】請求項１，２，３または４に記載のＬＳＩ
の信号線割り当て方式を用いたことを特徴とする、表示
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153271A JPH0713533A (ja) | 1993-06-24 | 1993-06-24 | Ｌｓｉの信号線割り当て方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153271A JPH0713533A (ja) | 1993-06-24 | 1993-06-24 | Ｌｓｉの信号線割り当て方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713533A true JPH0713533A (ja) | 1995-01-17 |
Family
ID=15558817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5153271A Pending JPH0713533A (ja) | 1993-06-24 | 1993-06-24 | Ｌｓｉの信号線割り当て方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5857702A (en) * | 1996-01-31 | 1999-01-12 | Toyota Jidosha Kabushiki Kaisha | Impact energy absorbing member suitable for a vehicle door |
| US8047602B2 (en) | 2004-09-22 | 2011-11-01 | Faurecia Innenraum Systeme Gmbh | Shock absorber made of fiber material |
-
1993
- 1993-06-24 JP JP5153271A patent/JPH0713533A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5857702A (en) * | 1996-01-31 | 1999-01-12 | Toyota Jidosha Kabushiki Kaisha | Impact energy absorbing member suitable for a vehicle door |
| US8047602B2 (en) | 2004-09-22 | 2011-11-01 | Faurecia Innenraum Systeme Gmbh | Shock absorber made of fiber material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712664A (en) | Shared memory graphics accelerator system | |
| US5990902A (en) | Apparatus and method for prefetching texture data in a video controller of graphic accelerators | |
| EP0492840B1 (en) | Videographics display system | |
| JPH11510620A (ja) | 統合されたシステム／フレームバッファメモリ及びシステム、ならびにそれらの使用方法 | |
| JPH0713533A (ja) | Ｌｓｉの信号線割り当て方式 | |
| US20060140036A1 (en) | Memory controller, display controller, and memory control method | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| KR960018117A (ko) | 집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| EP0522178B1 (en) | Data store and image processing system comprising said data store | |
| JP3302908B2 (ja) | 描画表示制御装置及び該描画表示制御装置を備えた描画表示装置 | |
| JPH04314095A (ja) | データ処理システム | |
| JPS58136093A (ja) | 表示制御装置 | |
| JP2993745B2 (ja) | フレームメモリ | |
| JP3245032B2 (ja) | 画像オーバーレイ装置及び方法 | |
| JPH05307370A (ja) | 液晶表示装置の駆動回路 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPS62267793A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS61137186A (ja) | 表示制御装置 | |
| JPS63121889A (ja) | ビツトマツプ式表示装置 | |
| JPS61219990A (ja) | 表示制御装置 | |
| JPS6221191A (ja) | 表示制御装置 | |
| JPH0343632B2 (ja) | ||
| JPH0689087A (ja) | 表示装置のアドレス指定装置 | |
| JPS6159482A (ja) | 表示画面切換え制御方式 |