JPH07135457A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH07135457A JPH07135457A JP14492494A JP14492494A JPH07135457A JP H07135457 A JPH07135457 A JP H07135457A JP 14492494 A JP14492494 A JP 14492494A JP 14492494 A JP14492494 A JP 14492494A JP H07135457 A JPH07135457 A JP H07135457A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- integrated circuit
- semiconductor integrated
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 層間膜を介して配線間に生じるクロストーク
を低減させる半導体集積回路。 【構成】 配線B及び配線Cは前記反転手段であるイン
バータ2を介して制御信号を流通し、夫々の配線が反転
信号をスイッチ1へ供給することにより、伝達信号を配
線Aに導通又は遮断させる。配線bが配線Bと略平行で
層間膜を介して配線Aを横切る位置に形成されている。
配線Bと配線bとには反転信号が流通するので、配線B
を流通する制御信号の変化が配線Aに及ぼす干渉の影響
は、配線bによる配線Aへの影響によって打ち消され、
配線Aに生じるクロストークが低減される。
を低減させる半導体集積回路。 【構成】 配線B及び配線Cは前記反転手段であるイン
バータ2を介して制御信号を流通し、夫々の配線が反転
信号をスイッチ1へ供給することにより、伝達信号を配
線Aに導通又は遮断させる。配線bが配線Bと略平行で
層間膜を介して配線Aを横切る位置に形成されている。
配線Bと配線bとには反転信号が流通するので、配線B
を流通する制御信号の変化が配線Aに及ぼす干渉の影響
は、配線bによる配線Aへの影響によって打ち消され、
配線Aに生じるクロストークが低減される。
Description
【0001】
【産業上の利用分野】本発明は層間膜を介して複数の配
線を備える半導体集積回路に関するものである。
線を備える半導体集積回路に関するものである。
【0002】
【従来の技術】図5は従来の半導体集積回路の一例を示
す回路図である。図5において、伝達信号が流れる配線
Aと、この伝達信号を導通、遮断するスイッチ1と、こ
のスイッチ1を開閉するための制御信号が流れる配線B
と、配線Bから信号が入力され、反転信号を出力するイ
ンバータ2と、インバータ2によって生成された反転の
制御信号が流れる配線Cとから構成されている。スイッ
チ1を開閉するための配線のうち、配線Bは層間膜を介
して配線Aを横切る位置にあるように形成されている。
す回路図である。図5において、伝達信号が流れる配線
Aと、この伝達信号を導通、遮断するスイッチ1と、こ
のスイッチ1を開閉するための制御信号が流れる配線B
と、配線Bから信号が入力され、反転信号を出力するイ
ンバータ2と、インバータ2によって生成された反転の
制御信号が流れる配線Cとから構成されている。スイッ
チ1を開閉するための配線のうち、配線Bは層間膜を介
して配線Aを横切る位置にあるように形成されている。
【0003】このような半導体集積回路を用いたスイッ
チ制御の説明を以下に示す。まず、スイッチ1により伝
達信号を導通する場合は、配線Bを流れる制御信号は
“L”であり、配線Cでは“H”である。一方、遮断す
る場合は、配線Bを流れる制御信号は“H”であり、配
線Cでは“L”である。どちらの場合も配線Bと配線C
には反転した制御信号が流れる。今、スイッチ1を開閉
するために配線Bが配線Aを横切ってスイッチ1に接続
されているので、配線Bの制御信号の変化は配線Aとの
交差領域にて配線Aに干渉を与え、配線Aにクロストー
ク即ちノイズが生じる。この配線Aに生じたノイズはス
イッチ1の開閉により、配線Aの真の伝達信号とともに
伝達されていた。
チ制御の説明を以下に示す。まず、スイッチ1により伝
達信号を導通する場合は、配線Bを流れる制御信号は
“L”であり、配線Cでは“H”である。一方、遮断す
る場合は、配線Bを流れる制御信号は“H”であり、配
線Cでは“L”である。どちらの場合も配線Bと配線C
には反転した制御信号が流れる。今、スイッチ1を開閉
するために配線Bが配線Aを横切ってスイッチ1に接続
されているので、配線Bの制御信号の変化は配線Aとの
交差領域にて配線Aに干渉を与え、配線Aにクロストー
ク即ちノイズが生じる。この配線Aに生じたノイズはス
イッチ1の開閉により、配線Aの真の伝達信号とともに
伝達されていた。
【0004】図6は従来の半導体集積回路の他の一例を
示す回路図である。図において、Aは伝達信号が流れる
配線であり、配線Aには伝達信号を導通又は遮断すべく
開閉するスイッチ1が接続されている。スイッチ1はN
型及びP型トランジスタにて形成されたデュアルゲート
トランジスタであり、N型トランジスタのゲートに配線
Cからの電流が供給され、P型トランジスタのゲートに
配線Bからの電流が供給される。配線B及び配線Cには
インバータ2を介して制御信号が流れ、夫々の配線が反
転信号をスイッチ1へ供給することにより、スイッチ1
の開閉を行う。スイッチ1により導通された伝達信号は
配線Aを流れて出力端子3から出力されるようになって
いる。
示す回路図である。図において、Aは伝達信号が流れる
配線であり、配線Aには伝達信号を導通又は遮断すべく
開閉するスイッチ1が接続されている。スイッチ1はN
型及びP型トランジスタにて形成されたデュアルゲート
トランジスタであり、N型トランジスタのゲートに配線
Cからの電流が供給され、P型トランジスタのゲートに
配線Bからの電流が供給される。配線B及び配線Cには
インバータ2を介して制御信号が流れ、夫々の配線が反
転信号をスイッチ1へ供給することにより、スイッチ1
の開閉を行う。スイッチ1により導通された伝達信号は
配線Aを流れて出力端子3から出力されるようになって
いる。
【0005】また、配線Aの近傍には配線Aと略平行に
配線Dが形成されている。配線Dは図示しない他のスイ
ッチの開閉を制御するための配線であり、配線Bと接続
されて、配線Bを流れる同一制御信号を他のスイッチに
供給するようになっている。即ち、スイッチ1により伝
達信号を導通する場合は、配線Bを流れる制御信号は
“L”であり、配線Cでは“H”であり、配線Dでは
“L”であり。一方、遮断する場合は、配線Bを流れる
制御信号は“H”であり、配線Cでは“L”であり、配
線Dでは“H”である。
配線Dが形成されている。配線Dは図示しない他のスイ
ッチの開閉を制御するための配線であり、配線Bと接続
されて、配線Bを流れる同一制御信号を他のスイッチに
供給するようになっている。即ち、スイッチ1により伝
達信号を導通する場合は、配線Bを流れる制御信号は
“L”であり、配線Cでは“H”であり、配線Dでは
“L”であり。一方、遮断する場合は、配線Bを流れる
制御信号は“H”であり、配線Cでは“L”であり、配
線Dでは“H”である。
【0006】このように、配線Dが配線Aの近傍に形成
されているので、配線Dの制御信号の変化は配線Aに干
渉を与え、配線Aにクロストーク即ちノイズを生じる。
この配線Aに生じたノイズが、伝達信号とともに伝達さ
れ出力されていた。
されているので、配線Dの制御信号の変化は配線Aに干
渉を与え、配線Aにクロストーク即ちノイズを生じる。
この配線Aに生じたノイズが、伝達信号とともに伝達さ
れ出力されていた。
【0007】
【発明が解決しようとする課題】以上の如く従来の半導
体集積回路では、配線Aの近傍に層間膜を介して配線B
又は配線Dを備えているので、この層間膜によりキャパ
シタが形成されて配線間で干渉を生じる。これにより、
配線B又は配線Dを流れる制御信号が配線Aに干渉を与
え、配線Aを流れる伝達信号にクロストークを生じる。
このクロストークにより、配線A又は配線Aを用いた機
能ブロック、例えば増幅器、ミクサのようなアナログ的
処理を施す素子の直流特性又は交流特性が悪化する、ま
たは誤動作するという問題点があった。
体集積回路では、配線Aの近傍に層間膜を介して配線B
又は配線Dを備えているので、この層間膜によりキャパ
シタが形成されて配線間で干渉を生じる。これにより、
配線B又は配線Dを流れる制御信号が配線Aに干渉を与
え、配線Aを流れる伝達信号にクロストークを生じる。
このクロストークにより、配線A又は配線Aを用いた機
能ブロック、例えば増幅器、ミクサのようなアナログ的
処理を施す素子の直流特性又は交流特性が悪化する、ま
たは誤動作するという問題点があった。
【0008】本発明は、斯かる事情に鑑みてなされたも
のであり、伝達すべき信号が流れる第1の配線の近傍に
反転信号が流れる1対の配線を形成することにより、第
1の配線が受ける干渉の影響を打ち消す半導体集積回路
を提供することを目的とする。
のであり、伝達すべき信号が流れる第1の配線の近傍に
反転信号が流れる1対の配線を形成することにより、第
1の配線が受ける干渉の影響を打ち消す半導体集積回路
を提供することを目的とする。
【0009】
【課題を解決するための手段】第1発明に係る半導体集
積回路は、信号を伝達する第1の配線が、反転回路の入
出力のうちの一方の配線と層間膜を介して交差する半導
体集積回路において、前記反転回路の他方の配線に接続
され、前記一方の配線の近傍にて前記第1の配線と層間
膜を介して交差すべく形成された第2の配線を備えるこ
とを特徴とする。
積回路は、信号を伝達する第1の配線が、反転回路の入
出力のうちの一方の配線と層間膜を介して交差する半導
体集積回路において、前記反転回路の他方の配線に接続
され、前記一方の配線の近傍にて前記第1の配線と層間
膜を介して交差すべく形成された第2の配線を備えるこ
とを特徴とする。
【0010】第2発明に係る半導体集積回路は、信号を
伝達する第1の配線が、反転回路の入出力のうちの一方
の配線の近傍に位置する半導体集積回路において、前記
反転回路の他方の配線に接続され、前記第1の配線との
距離が、前記第1の配線と前記一方の配線との距離に略
等しい第3の配線を備えることを特徴とする。
伝達する第1の配線が、反転回路の入出力のうちの一方
の配線の近傍に位置する半導体集積回路において、前記
反転回路の他方の配線に接続され、前記第1の配線との
距離が、前記第1の配線と前記一方の配線との距離に略
等しい第3の配線を備えることを特徴とする。
【0011】第3発明に係る半導体集積回路は、信号を
伝達する第1の配線が、反転回路の入出力のうちの一方
の配線の近傍に位置する半導体集積回路において、前記
反転回路の他方の配線に接続され、前記第1の配線に対
して前記一方の配線と対称に配置してある第3の配線を
備えることを特徴とする。
伝達する第1の配線が、反転回路の入出力のうちの一方
の配線の近傍に位置する半導体集積回路において、前記
反転回路の他方の配線に接続され、前記第1の配線に対
して前記一方の配線と対称に配置してある第3の配線を
備えることを特徴とする。
【0012】第4発明に係る半導体集積回路は、信号を
伝達する第1の配線が、反転回路の入出力のうちの一方
の配線の近傍に位置する半導体集積回路において、前記
反転回路の他方の配線に接続され、前記第1の配線が有
する一点に対して前記一方の配線と対称に配置してある
第4の配線を備えることを特徴とする。
伝達する第1の配線が、反転回路の入出力のうちの一方
の配線の近傍に位置する半導体集積回路において、前記
反転回路の他方の配線に接続され、前記第1の配線が有
する一点に対して前記一方の配線と対称に配置してある
第4の配線を備えることを特徴とする。
【0013】第5発明に係る半導体集積回路は、信号を
伝達する第1の配線が、反転回路の入出力のうちの一方
の配線と層間膜を介して交差する半導体集積回路におい
て、前記反転回路の他方の配線に接続され、前記一方の
配線の近傍にて前記第1の配線と層間膜を介して交差す
べく形成された第2の配線と、前記一方の配線に接続さ
れ、前記第1の配線の近傍に位置する第5の配線と、前
記第2の配線に接続され、前記第1の配線が有する一点
に対して前記第5の配線に対称に配置してある第6の配
線とを備えることを特徴とする。
伝達する第1の配線が、反転回路の入出力のうちの一方
の配線と層間膜を介して交差する半導体集積回路におい
て、前記反転回路の他方の配線に接続され、前記一方の
配線の近傍にて前記第1の配線と層間膜を介して交差す
べく形成された第2の配線と、前記一方の配線に接続さ
れ、前記第1の配線の近傍に位置する第5の配線と、前
記第2の配線に接続され、前記第1の配線が有する一点
に対して前記第5の配線に対称に配置してある第6の配
線とを備えることを特徴とする。
【0014】
【作用】第1発明の半導体集積回路では、前記第2の配
線が反転回路の入出力のうちの他方の配線に接続されて
いるので、一方の配線及び第2の配線には夫々反転信
号、即ち逆相レベルの信号が流れる。このような一方の
配線及び第2の配線の夫々が第1の配線と交差している
ので、前記一方の配線を流れる信号の変化が第1の配線
へ与える干渉は、逆相レベルの信号が流れる第2の配線
からの干渉によって相殺される。
線が反転回路の入出力のうちの他方の配線に接続されて
いるので、一方の配線及び第2の配線には夫々反転信
号、即ち逆相レベルの信号が流れる。このような一方の
配線及び第2の配線の夫々が第1の配線と交差している
ので、前記一方の配線を流れる信号の変化が第1の配線
へ与える干渉は、逆相レベルの信号が流れる第2の配線
からの干渉によって相殺される。
【0015】第2発明の半導体集積回路では、前記第3
の配線が反転回路の入出力のうちの他方の配線に接続さ
れているので、一方の配線及び第3の配線には夫々反転
信号、即ち逆相レベルの信号が流れる。このような一方
の配線及び第3の配線が、第1の配線の両側に略同距離
を離隔して配置されているので、前記一方の配線を流れ
る信号の変化が第1の配線へ与える干渉は、逆相レベル
の信号が流れる第3の配線からの干渉によって相殺され
る。
の配線が反転回路の入出力のうちの他方の配線に接続さ
れているので、一方の配線及び第3の配線には夫々反転
信号、即ち逆相レベルの信号が流れる。このような一方
の配線及び第3の配線が、第1の配線の両側に略同距離
を離隔して配置されているので、前記一方の配線を流れ
る信号の変化が第1の配線へ与える干渉は、逆相レベル
の信号が流れる第3の配線からの干渉によって相殺され
る。
【0016】第3発明の半導体集積回路では、前記第3
の配線が反転回路の入出力のうちの他方の配線に接続さ
れているので、一方の配線及び第3の配線には夫々反転
信号、即ち逆相レベルの信号が流れる。このような一方
の配線及び第3の配線が、第1の配線を対称線として両
側に線対称に配置されているので、前記一方の配線を流
れる信号の変化が第1の配線へ与える干渉は、逆相レベ
ルの信号が流れる第3の配線からの干渉によって相殺さ
れる。
の配線が反転回路の入出力のうちの他方の配線に接続さ
れているので、一方の配線及び第3の配線には夫々反転
信号、即ち逆相レベルの信号が流れる。このような一方
の配線及び第3の配線が、第1の配線を対称線として両
側に線対称に配置されているので、前記一方の配線を流
れる信号の変化が第1の配線へ与える干渉は、逆相レベ
ルの信号が流れる第3の配線からの干渉によって相殺さ
れる。
【0017】第4発明の半導体集積回路では、前記第4
の配線が反転回路の入出力のうちの他方の配線に接続さ
れているので、一方の配線及び第4の配線には夫々反転
信号、即ち逆相レベルの信号が流れる。このような一方
の配線及び第4の配線が、第1の配線上の一点を対称点
として第1の配線の両側に点対称に配置されているの
で、前記一方の配線を流れる信号の変化が第1の配線へ
与える干渉は、逆相レベルの信号が流れる第4の配線か
らの干渉によって相殺される。
の配線が反転回路の入出力のうちの他方の配線に接続さ
れているので、一方の配線及び第4の配線には夫々反転
信号、即ち逆相レベルの信号が流れる。このような一方
の配線及び第4の配線が、第1の配線上の一点を対称点
として第1の配線の両側に点対称に配置されているの
で、前記一方の配線を流れる信号の変化が第1の配線へ
与える干渉は、逆相レベルの信号が流れる第4の配線か
らの干渉によって相殺される。
【0018】第5発明の半導体集積回路では、前記第5
の配線が反転回路の入出力のうちの一方の配線に接続さ
れ、前記第2の配線が他方の配線に接続され、第6の配
線が第2の配線に接続されているので、一方の配線及び
第2の配線と、第5の配線及び第6の配線とには夫々反
転信号、即ち逆相レベルの信号が流れる。このような一
方の配線及び第2の配線の夫々が第1の配線と交差して
いるので、また、第5の配線及び第6の配線が、第1の
配線上の一点を対称点として第1の配線の両側に点対称
に配置されているので、前記一方の配線を流れる信号の
変化が第1の配線へ与える干渉は、逆相レベルの信号が
流れる第2の配線からの干渉によって相殺され、第5の
配線を流れる信号の変化が第1の配線へ与える干渉は、
逆相レベルの信号が流れる第6の配線からの干渉によっ
て相殺される。
の配線が反転回路の入出力のうちの一方の配線に接続さ
れ、前記第2の配線が他方の配線に接続され、第6の配
線が第2の配線に接続されているので、一方の配線及び
第2の配線と、第5の配線及び第6の配線とには夫々反
転信号、即ち逆相レベルの信号が流れる。このような一
方の配線及び第2の配線の夫々が第1の配線と交差して
いるので、また、第5の配線及び第6の配線が、第1の
配線上の一点を対称点として第1の配線の両側に点対称
に配置されているので、前記一方の配線を流れる信号の
変化が第1の配線へ与える干渉は、逆相レベルの信号が
流れる第2の配線からの干渉によって相殺され、第5の
配線を流れる信号の変化が第1の配線へ与える干渉は、
逆相レベルの信号が流れる第6の配線からの干渉によっ
て相殺される。
【0019】
実施例1.図1は、本発明の半導体集積回路の配線レイ
アウトを示す回路図である。図において、Aは伝達信号
が流れる前記第1の配線であり、配線Aには伝達信号を
導通又は遮断すべく開閉するスイッチ1が接続されてい
る。スイッチ1はN型及びP型トランジスタにて形成さ
れたデュアルゲートトランジスタであり、N型トランジ
スタのゲートに配線Cからの電流が供給され、P型トラ
ンジスタのゲートに配線Bからの電流が供給される。配
線B及び配線Cには前記反転回路であるインバータ2を
介して制御信号が流れ、夫々の配線が反転信号をスイッ
チ1へ供給することにより、スイッチ1の開閉を行う。
また、配線Bの近傍には、前記第2の配線である配線b
が配線Bと略平行で層間膜を介して配線Aを横切るよう
な位置に形成されており、一端は配線Cに接続され、他
端には何も接続されていない。
アウトを示す回路図である。図において、Aは伝達信号
が流れる前記第1の配線であり、配線Aには伝達信号を
導通又は遮断すべく開閉するスイッチ1が接続されてい
る。スイッチ1はN型及びP型トランジスタにて形成さ
れたデュアルゲートトランジスタであり、N型トランジ
スタのゲートに配線Cからの電流が供給され、P型トラ
ンジスタのゲートに配線Bからの電流が供給される。配
線B及び配線Cには前記反転回路であるインバータ2を
介して制御信号が流れ、夫々の配線が反転信号をスイッ
チ1へ供給することにより、スイッチ1の開閉を行う。
また、配線Bの近傍には、前記第2の配線である配線b
が配線Bと略平行で層間膜を介して配線Aを横切るよう
な位置に形成されており、一端は配線Cに接続され、他
端には何も接続されていない。
【0020】以上の如き構成の半導体集積回路におい
て、スイッチ1により伝達信号を導通する場合は、配線
Bを流れる制御信号は“L”であり、配線Cでは“H”
である。そして配線bは配線Cと接続されているので、
配線bを流れる制御信号は“H”である。一方、遮断す
る場合は、配線Bを流れる制御信号は“H”であり、配
線Cでは“L”であり、配線bでは“L”である。
て、スイッチ1により伝達信号を導通する場合は、配線
Bを流れる制御信号は“L”であり、配線Cでは“H”
である。そして配線bは配線Cと接続されているので、
配線bを流れる制御信号は“H”である。一方、遮断す
る場合は、配線Bを流れる制御信号は“H”であり、配
線Cでは“L”であり、配線bでは“L”である。
【0021】このように、配線Bと配線bには反転信号
が流れるので、配線Bを流れる制御信号の変化が配線A
を流れる伝達信号に与える干渉は、配線bの制御信号の
変化が配線Aの伝達信号に与える干渉によって打ち消さ
れ、配線Aに生じるクロストークが低減される。本実施
例の半導体集積回路での配線Aのクロストークは0Vで
あり、従来例のクロストークが1.77mVであること
から、配線Aに生じるクロストークが低減されたと言え
る。
が流れるので、配線Bを流れる制御信号の変化が配線A
を流れる伝達信号に与える干渉は、配線bの制御信号の
変化が配線Aの伝達信号に与える干渉によって打ち消さ
れ、配線Aに生じるクロストークが低減される。本実施
例の半導体集積回路での配線Aのクロストークは0Vで
あり、従来例のクロストークが1.77mVであること
から、配線Aに生じるクロストークが低減されたと言え
る。
【0022】なお、一端を配線Cに接続した配線bの他
端は、上述のように何も接続されていなくても良いし、
制御信号を与えるべく他のスイッチ素子に接続されてい
ても良い。
端は、上述のように何も接続されていなくても良いし、
制御信号を与えるべく他のスイッチ素子に接続されてい
ても良い。
【0023】実施例2.図2は、本発明の第2実施例の
半導体集積回路の配線レイアウトを示す回路図である。
図において、Aは伝達信号が流れる前記第1の配線であ
り、配線Aには伝達信号を導通又は遮断すべく開閉する
スイッチ1が接続されている。スイッチ1はN型及びP
型トランジスタにて形成されたデュアルゲートトランジ
スタであり、N型トランジスタのゲートに配線Cからの
電流が供給され、P型トランジスタのゲートに配線Bか
らの電流が供給される。配線B及び配線Cには前記反転
回路であるインバータ2を介して制御信号が流れ、夫々
の配線が反転信号をスイッチ1へ供給することにより、
スイッチ1の開閉を行う。スイッチ1により導通された
伝達信号は配線Aを流れて出力端子3から出力される。
半導体集積回路の配線レイアウトを示す回路図である。
図において、Aは伝達信号が流れる前記第1の配線であ
り、配線Aには伝達信号を導通又は遮断すべく開閉する
スイッチ1が接続されている。スイッチ1はN型及びP
型トランジスタにて形成されたデュアルゲートトランジ
スタであり、N型トランジスタのゲートに配線Cからの
電流が供給され、P型トランジスタのゲートに配線Bか
らの電流が供給される。配線B及び配線Cには前記反転
回路であるインバータ2を介して制御信号が流れ、夫々
の配線が反転信号をスイッチ1へ供給することにより、
スイッチ1の開閉を行う。スイッチ1により導通された
伝達信号は配線Aを流れて出力端子3から出力される。
【0024】また、配線Aの近傍には配線Aと略平行に
配線Dが形成されており、配線Dは図示しない他のスイ
ッチの開閉を制御するための配線であり、配線Bと接続
されて配線Bを流れる同一制御信号を他のスイッチに供
給するようになっている。配線Aを挟んで配線Dの反対
側には、前記第3の配線である配線dが配線Dと平行
に、対向するように形成されている。配線D及び配線d
は共に配線Aから距離xだけ離隔されて形成され、夫々
長さyを有している。
配線Dが形成されており、配線Dは図示しない他のスイ
ッチの開閉を制御するための配線であり、配線Bと接続
されて配線Bを流れる同一制御信号を他のスイッチに供
給するようになっている。配線Aを挟んで配線Dの反対
側には、前記第3の配線である配線dが配線Dと平行
に、対向するように形成されている。配線D及び配線d
は共に配線Aから距離xだけ離隔されて形成され、夫々
長さyを有している。
【0025】以上の如き半導体集積回路において、スイ
ッチ1により伝達信号を導通する場合は、配線Bを流れ
る制御信号は“L”であり、配線Cでは“H”である。
そして、配線Dは配線Bに接続され、配線dは配線Cに
接続されているので、配線Dを流れる信号は“L”であ
り、配線dでは“H”である。このように、配線D及び
配線dには反転信号が流れる。一方、遮断する場合は、
配線B及び配線Dを流れる制御信号は“H”であり、配
線C及び配線dでは“L”である。
ッチ1により伝達信号を導通する場合は、配線Bを流れ
る制御信号は“L”であり、配線Cでは“H”である。
そして、配線Dは配線Bに接続され、配線dは配線Cに
接続されているので、配線Dを流れる信号は“L”であ
り、配線dでは“H”である。このように、配線D及び
配線dには反転信号が流れる。一方、遮断する場合は、
配線B及び配線Dを流れる制御信号は“H”であり、配
線C及び配線dでは“L”である。
【0026】このように、配線Aと配線Dとの離隔距離
は、配線Aと配線dとの離隔距離と等しく、配線Dと配
線dとには反転信号が流れるので、配線Dの信号の変化
が配線Aに与える干渉は、配線dの信号の変化が配線A
に与える干渉によって打ち消され、配線Aに生じるクロ
ストークが低減される。また、本実施例のように配線A
が直線であり、配線Aに対して配線Dと配線dとが線対
称に形成されている場合に、配線Dと配線dとが配線A
に与える干渉を打ち消し合うことができる。
は、配線Aと配線dとの離隔距離と等しく、配線Dと配
線dとには反転信号が流れるので、配線Dの信号の変化
が配線Aに与える干渉は、配線dの信号の変化が配線A
に与える干渉によって打ち消され、配線Aに生じるクロ
ストークが低減される。また、本実施例のように配線A
が直線であり、配線Aに対して配線Dと配線dとが線対
称に形成されている場合に、配線Dと配線dとが配線A
に与える干渉を打ち消し合うことができる。
【0027】次に、反転信号が流れる配線を、第1の配
線に対して線対称に形成することにより、または第1の
配線から等距離に形成することにより、第1の配線に生
じるクロストークを低減できる他の実施例について以下
に説明する。
線に対して線対称に形成することにより、または第1の
配線から等距離に形成することにより、第1の配線に生
じるクロストークを低減できる他の実施例について以下
に説明する。
【0028】実施例3.図3は、本発明の第3実施例の
半導体集積回路の配線レイアウトを示す回路図である。
配線Aの近傍には配線Aと略平行に配線Eが形成されて
おり、配線Eは図示しない他のスイッチの開閉を制御す
るための配線であり、一端を配線Bのスイッチ近傍に接
続し、配線Bを流れる同一制御信号を他のスイッチに供
給するようになっている。配線Aを挟んで配線Eの反対
側には、前記第3の配線である配線eが一端を配線Cの
スイッチ近傍に接続させ、配線Eと平行に対向するよう
に形成されている。配線E及び配線eは共に配線Aから
距離xだけ離隔されて形成され、夫々長さyを有してい
る。その他の構成は実施例2と同様であり、同部分には
同符号を付して説明を省略する。
半導体集積回路の配線レイアウトを示す回路図である。
配線Aの近傍には配線Aと略平行に配線Eが形成されて
おり、配線Eは図示しない他のスイッチの開閉を制御す
るための配線であり、一端を配線Bのスイッチ近傍に接
続し、配線Bを流れる同一制御信号を他のスイッチに供
給するようになっている。配線Aを挟んで配線Eの反対
側には、前記第3の配線である配線eが一端を配線Cの
スイッチ近傍に接続させ、配線Eと平行に対向するよう
に形成されている。配線E及び配線eは共に配線Aから
距離xだけ離隔されて形成され、夫々長さyを有してい
る。その他の構成は実施例2と同様であり、同部分には
同符号を付して説明を省略する。
【0029】以上の如き半導体集積回路において、スイ
ッチ1により伝達信号を導通する場合は、配線Bを流れ
る制御信号は“L”であり、配線Cでは“H”である。
そして、配線Eは配線Bに接続され、配線eは配線Cに
接続されているので、配線Eを流れる信号は“L”であ
り、配線eでは“H”である。このように、配線E及び
配線eには反転信号が流れる。一方、遮断する場合は、
配線B及び配線Eを流れる制御信号は“H”であり、配
線C及び配線eでは“L”である。
ッチ1により伝達信号を導通する場合は、配線Bを流れ
る制御信号は“L”であり、配線Cでは“H”である。
そして、配線Eは配線Bに接続され、配線eは配線Cに
接続されているので、配線Eを流れる信号は“L”であ
り、配線eでは“H”である。このように、配線E及び
配線eには反転信号が流れる。一方、遮断する場合は、
配線B及び配線Eを流れる制御信号は“H”であり、配
線C及び配線eでは“L”である。
【0030】このように、配線Aと配線Eとの離隔距離
は、配線Aと配線eとの離隔距離と同程度であり、配線
Eと配線eとには反転信号が流れるので、配線Eの信号
の変化が配線Aに与える干渉は、配線eの信号の変化が
配線Aに与える干渉によって打ち消され、配線Aに生じ
るクロストークが低減される。また、本実施例のように
配線Aが直線であり、配線Aに対して配線Eと配線eと
が線対称に形成されている場合に、配線Eと配線eとが
配線Aに与える干渉を打ち消し合うことができる。
は、配線Aと配線eとの離隔距離と同程度であり、配線
Eと配線eとには反転信号が流れるので、配線Eの信号
の変化が配線Aに与える干渉は、配線eの信号の変化が
配線Aに与える干渉によって打ち消され、配線Aに生じ
るクロストークが低減される。また、本実施例のように
配線Aが直線であり、配線Aに対して配線Eと配線eと
が線対称に形成されている場合に、配線Eと配線eとが
配線Aに与える干渉を打ち消し合うことができる。
【0031】実施例4.図4は、本発明の第4実施例の
半導体集積回路の配線レイアウトを示す回路図である。
図において、Aは伝達信号が流れる前記第1の配線であ
り、配線Aには伝達信号を導通又は遮断すべく開閉する
スイッチ1が接続されている。スイッチ1はN型及びP
型トランジスタにて形成されたデュアルゲートトランジ
スタであり、N型トランジスタのゲートに配線Cからの
電流が供給され、P型トランジスタのゲートに配線Bか
らの電流が供給される。配線B及び配線Cには前記反転
回路であるインバータ2を介して制御信号が流れ、夫々
の配線が反転信号をスイッチ1へ供給することにより、
スイッチ1の開閉を行う。また、配線Bの近傍には、前
記第2の配線である配線bが配線Bと略平行で層間膜を
介して配線Aを横切るような位置に形成されており、一
端が配線Cと接続され他端は何も接続されていない。
半導体集積回路の配線レイアウトを示す回路図である。
図において、Aは伝達信号が流れる前記第1の配線であ
り、配線Aには伝達信号を導通又は遮断すべく開閉する
スイッチ1が接続されている。スイッチ1はN型及びP
型トランジスタにて形成されたデュアルゲートトランジ
スタであり、N型トランジスタのゲートに配線Cからの
電流が供給され、P型トランジスタのゲートに配線Bか
らの電流が供給される。配線B及び配線Cには前記反転
回路であるインバータ2を介して制御信号が流れ、夫々
の配線が反転信号をスイッチ1へ供給することにより、
スイッチ1の開閉を行う。また、配線Bの近傍には、前
記第2の配線である配線bが配線Bと略平行で層間膜を
介して配線Aを横切るような位置に形成されており、一
端が配線Cと接続され他端は何も接続されていない。
【0032】また、配線Aの近傍には配線Aと略平行に
前記第5の配線である配線Fが形成されており、配線F
は図示しない他のスイッチの開閉を制御するための配線
であり、一端を配線Bに接続させて、配線Bを流れる同
一制御信号を他のスイッチに供給するようになってい
る。配線Aを挟んで配線Fの反対側には、前記第6の配
線である配線fが一端を前記配線bに接続させ、配線A
上の一点にて点対称になるように形成されている。配線
F及び配線fは共に配線Aから距離xだけ離隔されて形
成され、夫々長さyを有している。
前記第5の配線である配線Fが形成されており、配線F
は図示しない他のスイッチの開閉を制御するための配線
であり、一端を配線Bに接続させて、配線Bを流れる同
一制御信号を他のスイッチに供給するようになってい
る。配線Aを挟んで配線Fの反対側には、前記第6の配
線である配線fが一端を前記配線bに接続させ、配線A
上の一点にて点対称になるように形成されている。配線
F及び配線fは共に配線Aから距離xだけ離隔されて形
成され、夫々長さyを有している。
【0033】以上の如き半導体集積回路において、スイ
ッチ1により伝達信号を導通する場合は、配線Bを流れ
る制御信号は“L”であり、配線Cでは“H”である。
そして、配線bは配線Cに接続されているので配線bを
流れる信号は“H”であり、また配線Fは配線Bに接続
され、配線fは配線Cに接続されているので、配線Fで
は“L”であり、配線fでは“H”である。一方、遮断
する場合は、配線B及び配線Fを流れる制御信号は
“H”であり、配線C、配線b及び配線fでは“L”で
ある。このように、配線B及び配線b、配線F及び配線
fには夫々反転信号が流れる。
ッチ1により伝達信号を導通する場合は、配線Bを流れ
る制御信号は“L”であり、配線Cでは“H”である。
そして、配線bは配線Cに接続されているので配線bを
流れる信号は“H”であり、また配線Fは配線Bに接続
され、配線fは配線Cに接続されているので、配線Fで
は“L”であり、配線fでは“H”である。一方、遮断
する場合は、配線B及び配線Fを流れる制御信号は
“H”であり、配線C、配線b及び配線fでは“L”で
ある。このように、配線B及び配線b、配線F及び配線
fには夫々反転信号が流れる。
【0034】配線Bと配線bには反転信号が流れるの
で、配線Bを流れる制御信号の変化が配線Aを流れる伝
達信号に与える干渉は、配線bの制御信号の変化が配線
Aの伝達信号に与える干渉によって打ち消され、配線A
に生じるクロストークが低減される。さらにまた、配線
Fと配線fとは配線A上の一点に対してと点対称であ
り、反転信号が流れるので、配線Fの信号の変化が配線
Aに与える干渉は、配線fの信号の変化が配線Aに与え
る干渉によって打ち消され、配線Aに生じるクロストー
クが低減される。
で、配線Bを流れる制御信号の変化が配線Aを流れる伝
達信号に与える干渉は、配線bの制御信号の変化が配線
Aの伝達信号に与える干渉によって打ち消され、配線A
に生じるクロストークが低減される。さらにまた、配線
Fと配線fとは配線A上の一点に対してと点対称であ
り、反転信号が流れるので、配線Fの信号の変化が配線
Aに与える干渉は、配線fの信号の変化が配線Aに与え
る干渉によって打ち消され、配線Aに生じるクロストー
クが低減される。
【0035】なお、一端を配線Cに接続した配線bの他
端は、上述のように何も接続されていなくても良いし、
制御信号を与えるべく他のスイッチ素子に接続されてい
ても良い。
端は、上述のように何も接続されていなくても良いし、
制御信号を与えるべく他のスイッチ素子に接続されてい
ても良い。
【0036】なお、上述の本実施例では配線Dと配線d
と、配線Eと配線eと、及び配線Fと配線fとは同長に
形成している。夫々の配線は同長に限るものではない
が、干渉の影響をより打ち消すために同長であることが
望ましい。
と、配線Eと配線eと、及び配線Fと配線fとは同長に
形成している。夫々の配線は同長に限るものではない
が、干渉の影響をより打ち消すために同長であることが
望ましい。
【0037】また、上述の第2、第3実施例では配線A
の一端が出力端子3に接続された場合を説明している
が、これに限るものではなく、アナログ電圧の発生源、
抵抗又はオペアンプのような素子が接続されていても良
い。
の一端が出力端子3に接続された場合を説明している
が、これに限るものではなく、アナログ電圧の発生源、
抵抗又はオペアンプのような素子が接続されていても良
い。
【0038】
【発明の効果】以上の如く本発明による半導体集積回路
は、反転回路の入出力配線を利用して、反転信号が流れ
る1対の配線を第1の配線の近傍に配置する事により、
前記一対の配線のうち一方の配線が第1の配線に与える
干渉を、他方の配線による干渉で打ち消すか、又は減衰
することにより、第1の配線に生じるクロストークを低
減できる等、本発明は優れた効果を奏するものである。
は、反転回路の入出力配線を利用して、反転信号が流れ
る1対の配線を第1の配線の近傍に配置する事により、
前記一対の配線のうち一方の配線が第1の配線に与える
干渉を、他方の配線による干渉で打ち消すか、又は減衰
することにより、第1の配線に生じるクロストークを低
減できる等、本発明は優れた効果を奏するものである。
【図1】 本発明の第1実施例の半導体集積回路を示す
回路図である。
回路図である。
【図2】 本発明の第2実施例の半導体集積回路を示す
回路図である。
回路図である。
【図3】 本発明の第3実施例の半導体集積回路を示す
回路図である。
回路図である。
【図4】 本発明の第4実施例の半導体集積回路を示す
回路図である。
回路図である。
【図5】 従来技術による半導体集積回路を示す回路図
である。
である。
【図6】 従来技術による半導体集積回路を示す回路図
である。
である。
1 スイッチ、2 インバータ、A〜F,b,d〜f
配線、3 出力端子。
配線、3 出力端子。
Claims (5)
- 【請求項1】 信号を伝達する第1の配線が、反転回路
の入出力のうちの一方の配線と層間膜を介して交差する
半導体集積回路において、前記反転回路の他方の配線に
接続され、前記一方の配線の近傍にて前記第1の配線と
層間膜を介して交差すべく形成された第2の配線を備え
ることを特徴とする半導体集積回路。 - 【請求項2】 信号を伝達する第1の配線が、反転回路
の入出力のうちの一方の配線の近傍に位置する半導体集
積回路において、前記反転回路の他方の配線に接続さ
れ、前記第1の配線との距離が、前記第1の配線と前記
一方の配線との距離に略等しい第3の配線を備えること
を特徴とする半導体集積回路。 - 【請求項3】 信号を伝達する第1の配線が、反転回路
の入出力のうちの一方の配線の近傍に位置する半導体集
積回路において、前記反転回路の他方の配線に接続さ
れ、前記第1の配線に対して前記一方の配線と対称に配
置してある第3の配線を備えることを特徴とする半導体
集積回路。 - 【請求項4】 信号を伝達する第1の配線が、反転回路
の入出力のうちの一方の配線の近傍に位置する半導体集
積回路において、前記反転回路の他方の配線に接続さ
れ、前記第1の配線が有する一点に対して前記一方の配
線と対称に配置してある第4の配線を備えることを特徴
とする半導体集積回路。 - 【請求項5】 信号を伝達する第1の配線が、反転回路
の入出力のうちの一方の配線と層間膜を介して交差する
半導体集積回路において、前記反転回路の他方の配線に
接続され、前記一方の配線の近傍にて前記第1の配線と
層間膜を介して交差すべく形成された第2の配線と、前
記一方の配線に接続され、前記第1の配線の近傍に位置
する第5の配線と、前記第2の配線に接続され、前記第
1の配線が有する一点に対して前記第5の配線に対称に
配置してある第6の配線とを備えることを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14492494A JPH07135457A (ja) | 1993-09-16 | 1994-06-27 | 半導体集積回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-230148 | 1993-09-16 | ||
| JP23014893 | 1993-09-16 | ||
| JP14492494A JPH07135457A (ja) | 1993-09-16 | 1994-06-27 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135457A true JPH07135457A (ja) | 1995-05-23 |
Family
ID=26476195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14492494A Pending JPH07135457A (ja) | 1993-09-16 | 1994-06-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6405350B1 (en) | 1997-07-18 | 2002-06-11 | Nec Corporation | System and method for improving crosstalk errors via the insertion of delay gates |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158165A (ja) * | 1988-12-12 | 1990-06-18 | Hitachi Ltd | 一体形複数信号処理回路 |
-
1994
- 1994-06-27 JP JP14492494A patent/JPH07135457A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158165A (ja) * | 1988-12-12 | 1990-06-18 | Hitachi Ltd | 一体形複数信号処理回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6405350B1 (en) | 1997-07-18 | 2002-06-11 | Nec Corporation | System and method for improving crosstalk errors via the insertion of delay gates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01305616A (ja) | 半導体集積回路の出力回路 | |
| JP2007505556A (ja) | レベル・シフター | |
| JPH06343023A (ja) | 集積回路 | |
| US5162674A (en) | Current-steering CMOS logic family | |
| JPH10285013A (ja) | 出力バッファ回路 | |
| JPH02188024A (ja) | レベルシフト回路 | |
| JPH07135457A (ja) | 半導体集積回路 | |
| US20070170976A1 (en) | Amplifier input switch configuration with improved PSSR | |
| US6313696B1 (en) | Differential buffer having common-mode rejection | |
| JPH0876976A (ja) | Xor回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| US7538604B2 (en) | Amplifier feedback switch configuration with improved PSRR | |
| JPH07135464A (ja) | 3値入力バッファ回路 | |
| JP2001217701A (ja) | 高周波mosスイッチ | |
| JP3561196B2 (ja) | 半導体集積回路 | |
| US20030011424A1 (en) | Simultaneous switching noise minimization technique for power lines using dual layer power line mutual inductors | |
| JPH08265132A (ja) | 出力回路 | |
| JP3858281B2 (ja) | サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 | |
| JPS6387759A (ja) | 半導体集積装置 | |
| JPH0237730B2 (ja) | ||
| JP2570050B2 (ja) | ディジタル回路 | |
| JPH0559971U (ja) | スイッチ回路 | |
| JPH07122978A (ja) | 双方向ラッチ回路 | |
| JP2003289108A (ja) | 半導体集積回路 | |
| JPS62150929A (ja) | 半導体集積回路 | |
| JPS6362412A (ja) | 論理ゲ−ト回路 |