JPH02188024A - レベルシフト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はレベルシフト回路に関し、特に低電圧動作に有
効で高速化に適したレベルシフト回路に関する。

［従来の技術］ 従来からこの種のレベルシフト回路として、第４図に示
す回路が知られている。このレベルシフト回路は、入力
端子１１を介して入力される入力信号Ｓｉを反転させる
ＣＭＯＳインバータ１２と、このインバータ１２の反転
入力信号Ｓｔ及び上記入力信号Ｓｔを夫々のゲートに入
力しソースを共通接地してなるエンハンスメントＮチャ
ネルＭＯＳトランジスタ１．２とこれらＭＯＳトランジ
スタ１．２のドレイン側に夫々負荷として接続され互い
のゲートとドレインが交差接続されると共にソースが電
源Ｖ、に共通接続されたエンハンスメントＮチャネルＭ
ＯＳトランジスタ３．４とにより構成され、ＭＯＳトラ
ンジスタ２のドレインを出力端子１３としたものである
。

次にこの回路の動作について説明する。

入力端子１１から入力される入力信号Ｓｉは、ＣＭＯＳ
インバータ１２で反転されＳｉとなる。

信号Ｓｉ、ＳＬは夫々Ｎチャネル型のＭＯＳトランジス
タ１．２のゲートに入力される。ここで、ＣＭＯＳイン
バータ１２の電源電圧を■２とすると、信号Ｓｉ、丁子
は電源電圧■２とＧＮＤ　（ＯＶ）との間の電圧値とな
るので、信号Ｓｔ、Ｓ了は５ｉ＝Ｖ２．Ｓｉ°＝０．又
はＳ　ｉ　＝Ｏ，百ゴ＝■２となる。従って定常状態に
おけるトランジスタ１乃至４の動作は下記第１表のよう
になる。

第１表 即ち、入力信号ＳｉのレベルＯ乃至■２に対し、０乃至
■、にレベルシフトされた出力信号Ｓｏが出力端子１３
から得られることになる。但し、ＮチャネルＭＯ３）ラ
ンジスタ１，２のしきい値電圧ＶＴＮはＶ２〉ＶＴＮ〉
０とする。

いま、トランジスタ１がＯＦＦからＯＮへ、またトラン
ジスタ２がＯＮからＯＦＦへ変化する際の過渡状態につ
いて考える。トランジスタ１がＯＦＦ、トランジスタ２
がＯＮのときには、トランジスタ３はＯＮ、トランジス
タ４はＯＦＦの状態である。ここで、トランジスタ１が
ＯＦＦからＯＮへ、またトランジスタ２がＯＮからＯＦ
Ｆに変化すると、その変化の過渡状態ではトランジスタ
１．３は共にＯＮ状態、トランジスタ２．４は共にＯＦ
Ｆ状態となる。従って出力端子１３はローレベルが保持
されたままであり、すぐには変化しない。一方、トラン
ジスタ１，３は共にＯＮ状態であるためにトランジスタ
のオン抵抗がトランジスタ３のオン抵抗よりも小さけれ
ば、トランジスタ３のドレイン・ソース間には十分な電
圧降下が起こり、トランジスタ１．３の接続点Ｐの電位
が低下する。これにより、トランジスタ４がＯＮ→出力
端子１３の電位が上昇→トランジスタ３のオン抵抗が増
大→点Ｐの電位がさらに低下→トランジスタ４のオン抵
抗が減少−と正帰還がかかり、最終的にトランジスタ３
がＯＦＦ、トランジスタ４がＯＮとなる。よって出力端
子１３はローレベルからハイレベルに変化する。トラン
ジスタ１゜２の状態変化がこれとは逆の場合にも全く同
様の過程を経て反転動作が行なわれる。

このように、第４図に示した従来のレベルシフト回路で
は、ＮチャネルＭＯ３ランジスタ１（又は２）がＯＮと
なったときに、トランジスタ１（又は２）のオン抵抗が
、ＰチャネルＭＯＳトランジスタ３（又は４）のオン抵
抗よりも充分に小さくなることが必要である。この条件
を満たさない場合には、動作スピードが極端に遅くなる
か、又は誤動作が発生する。

［発明が解決しようとする課題］ 上述した従来のレベルシフト回路においては、トランジ
スタｌがＯＦＦからＯＮになった過渡状態では、未だト
ランジスタ３もＯＮのままであるので、両者の接続点Ｐ
の電位を低下させるためには、前述したようにＮチャネ
ルＭＯＳトランジスタｌのオン抵抗がＰチャネルＭＯＳ
トランジスタ３のオン抵抗よりも充分に小さくなければ
ならない、換言すれば、このレベルシフト回路では、ト
ランジスタ１に流れるドレイン電流（Ｉｏｌ）がトラン
ジスタ３に流れるドレイン電流（ＩＤ３）よりも大きい
必要がある。一般にトランジスタを流れる定常電流Ｉｏ
は、 （１）式のように表゛される。

Ｉ　ｏ　＝Ｋ　（Ｖｏ　　Ｖｔ　）　”　　　　　　・
・・（１）但しＫはトランジスタの導電係数、ＶＧはゲ
ート電圧、Ｖ↑はしきい値電圧である。従って、ドレイ
ン電流ＩＤ１．ＩＤ３は、夫々（２）、（３）式％式％ Ｖ　ｔｐ　ｌ　＝　０．５　Ｖとすると、前述した条件
ＩＤ３＜ＩＤＩを満足するためには、少なくともＫｌ／
に３＞１４．０６に設定しなければならない、余裕を２
倍見たとすると、Ｋ　１／　Ｋ　３　＞　２８．１２と
なる。には一般にに＝ｅεμＷ／（２ｄＬ）と表される
。但し、ｅは電子の電荷、εは半導体の誘電率、μは半
導体のキャリアの移動度、ｄは酸化膜の厚さ、Ｗはゲー
ト幅、Ｌはゲート長である。ここで、般にε、ｄはＮチ
ャネルＭＯ３とＰチャネルＭＯ８とで同一であり、μは
ＮチャネルＭＯ３の方がＰチャネルＭＯ３よりも２倍程
度大きいので、Ｋ　１　／　Ｋ　３　＞　２８．１２　
　（添字はトランジスタ番号）という条件はＷ／Ｌを用
いて（Ｗ／Ｌ）１／（Ｗ／　Ｌ　）　３　＞１４．０６
　　（添字はトランジスタ番号）と置き換えられる。

しかしながら、トランジスタには最低限必要な面積が存
在するので、前記条件を満足させようとすると、第１及
び第２のトランジスタ（１，２）の面積の増大、ひいて
はレイアウト面積の増大を招くという問題点があった。

また、第１及び第２のトランジスタが大きくなると、こ
れらトランジスタのゲート容量も大きくなるので、スイ
ッチング速度を確保するためには、前段のインバータ及
びトランジスタを大きくしなければならないという問題
点があった。

本発明はかかる問題点に鑑みてなされたものであって、
高速スイッチングが可能でしかもレイアウト面積が小さ
いレベルシフト回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るレベルシフト回路は、ソースが第１の電源
に共通接続され相互に反転した入力信号を夫々のゲート
に入力する第１導電型の第１及び第２の電界効果型トラ
ンジスタと、ドレインが前記第１の電界効果型トランジ
スタのドレインに接続されソースが第２の電源に接続さ
れゲートが前記第２の電界効果型トランジスタのドレイ
ンに接続された第２導電型の第３の電界効果型トランジ
スタと、ドレインが前記第２の電界効果型トランジスタ
のドレインに接続されソースが前記第２の電源に接続さ
れゲートが前記第１の電界効果型トランジスタのドレイ
ンに接続された第２導電型の第４の電界効果型トランジ
スタと、前記第１及び第４のトランジスタのゲート電位
を入力しこれらゲート電位が前記第１及び第４の電界効
果型トランジスタを夫々オン状態及びオフ状態にさせる
電位である場合に前記第２の電界効果型トランジスタに
ドレイン電流を供給する第１の電流供給回路と、前記第
２及び第３のトランジスタのゲート電位を入力しこれら
電位が前記第２及び第３の電界効果型トランジスタを夫
々オン状態及びオフ状態にさせる電位である場合に前記
第１の電界効果型トランジスタにドレイン電流を供給す
る第２の電流供給回路とを具備したことを特徴とする。

［作用］ 本発明によれば、第１及び第４のトランジスタのゲート
電位を第１の電流供給回路で監視し、これらゲート電位
が第１及び第４のトランジスタを夫々オン状態及びオフ
状態にさせる電位であるとき、即ち、第１のトランジス
タがオフからオンに切換わる過渡的状態のとき、第１の
電流供給回路から第２のトランジスタヘドレイン電流が
供給される。これにより、第２のトランジスタのドレイ
ン・ソース間電圧が増し、第３のトランジスタをオフ動
作させるように作用する。このため、第１及び第３のト
ランジスタの接続点の電位が低下し、第４のトランジス
タがオン状態となって出力の切換が高速に行なわれる。

第２のトランジスタがオフからオンに切換わる場合も、
第２の電流供給回路によって、上記と同様の作用が達成
され、高速のスイッチング動作がなされる。

この発明によれば、第１のトランジスタと第３のトラン
ジスタとの寸法比及び第２のトランジスタと第４のトラ
ンジスタとの寸法比を考慮する必要がなく、レイアウト
面積の低減を図ることができる。

［実施例］ 以下、本発明の実施例について添付の図面を参照しなが
ら説明する。

第１図は本発明の実施例に係るレベルシフト回路の構成
を示す回路図である。なお、この第１図において第４図
と同一部分には同一番号を付し、重複する部分の説明は
省略する。

この第１図のレベルシフト回路が第４図の従来の回路と
異なる点は、新たに電流供給回路２１゜２２を設けた点
である。電流供給回路２１は、ＮチャネルＭＯＳトラン
ジスタ１のゲート電位とＰチャネルＭＯＳトランジスタ
４のゲート電位とを入力し、これらゲート電位がいずれ
もハイレベル状態であるときに、ＮチャネルＭＯＳ）ラ
ンジスタ２に、そのドレイン電流Ｉ　Ｄ２を増加させる
電流Ｉを供給するものとなっている。電流供給回路２２
もこれと同様に、ＮチャネルＭＯＳトランジスタ２のゲ
ート電位とＰチャネルＭＯ３）ランジスタ３のゲート電
位とを入力し、これらゲート電位がいずれもハイレベル
状態であるときにＮチャネルＭＯＳトランジスタ１に、
そのドレイン電流ＩＤ、を増加させる電流Ｉ′を供給す
るものとなっている。なお、これら電流供給回路２１．
２２の電源Ｖ、は、電源■１又は■２と同一でも良く、
また異なる値でも良い。

第２図は第１図における電流供給回路２１，２２の更に
詳細な構成例を示す回路図である。電流供給回路２１は
、トランジスタ１のドレイン電位によってオン・オフ制
御されるエンハンスメントＮチャネル型ＭＯＳ）ランジ
スタ３１と、このトランジスタ３１のドレイン側にトラ
ンジスタ３１と直列に接続されトランジスタ１のゲート
電位によってオン・オフ制御されるエンハンスメントＮ
チャネル型ＭＯＳトランジスタ３２と、このトランジス
タ３２と電源■ｌとの間に接続されゲートとソースとが
接続されたエンハンスメントＰチャネル型ＭＯ３）ラン
ジスタ３３と、このトランジスタ３３と共に電流ミラー
回路を構成するためゲートとソースとがトランジスタ３
３と共通接続され、更にドレインがトランジスタ２のド
レインに接続されたエンハンスメントＰチャネル型ＭＯ
Ｓトランジスタ３４とにより構成されている。電流供給
回路２２もこれとほぼ同様に構成されている。

即ち、電流供給回路２２は、トランジスタ２のドレイン
電位によってオン・オフ制御されるエンハンスメントＮ
チャネル型ＭｏＳトランジスタ４１と、このトランジス
タ４１のドレイン側にトランジスタ４１と直列に接続さ
れトランジスタ２のゲート電位によってオン・オフ制御
されるエンハンスメントＮチャネル型ＭＯＳトランジス
タ４２と、このトランジスタ４２と電源Ｖ、との間に接
続されゲートとソースとが接続されたエンハンスメント
Ｐチャネル型ＭＯＳトランジスタ４３と、このトランジ
スタ４３と共に電流ミラー回路を構成するためゲートと
ソースとがトランジスタ４３と共通接続され、更にドレ
インがトランジスタ１のドレインに接続されたエンハン
スメントＰチャネル型ＭＯ３）ランジスタ４４とにより
構成されている。

次に、上記のように構成された本実施例に係るレベルシ
フト回路の動作について説明する。

先ず、定常状態においては、各トランジスタ１乃至４の
状態は、下記第２表のようになる。

第２表 また、この定常状態では、電流供給回路２１，２２を構
成する各トランジスタ３１乃至３４．４１乃至４４の状
態は下記第３表のようになる。

第３表 従って、定常的には電流が流れない。

次に入力信号ＳｉがＯＶからＶ２Ｖへ変化するときの過
渡的状態における本回路の動作を説明する。先ず、信号
ＳｉがＶ２に変化すると、トランジスタ１はＯＮからＯ
ＦＦ、トランジスタ２はＯＦＦからＯＮへ変化する。従
ってトランジスタ２゜４は共にＯＮとなる。このとき入
力信号Ｓｉはハイレベル（ｖ２）になっているので、ト
ランジスタ４２はＯＮとなる。一方、出力端子１３にお
ける出力信号Ｓｏは未だハイレベルのままであるため、
トランジスタ４１もＯＮとなり、図中に示す電流がトラ
ンジスタ４３に流れる。その結果、トランジスタ４４に
電流ｎ１１が流れることになる。

但し、ｎは（Ｗ／　Ｌ　）　４４　（Ｗ／　Ｌ　）　４
３　（添字はトランジスタ番号）に設定されている。よ
って、トランジスタ１のドレイン電位、つまりトランジ
スタ４のゲート電位が上昇し、トランジスタ４のオン抵
抗が増加する。この結果、出力端子１３の電位が低下し
、トランジスタ３のオン抵抗が減少するという正帰還が
かかるので、前述したレベルシフト回路のスイッチング
動作を助長することになる。また、入力信号Ｓｉが■２
からＯＶへ変化する場合にも電流供給回路２１による同
様のスイッチング動作の助長がなされる。

このように、本レベルシフト回路によれば、入力相補信
号のレベル（■２）が低い、つまりトランジスタ１．２
のオン抵抗が大きくても、出力端子１３における出力電
位の高速反転動作が実現できるので、トランジスタ１．
２のサイズを小さくすることができる。しかも、電流供
給回路２１゜２２は、入力信号Ｓｉと出力信号Ｓｏとが
共にハイレベル又はローレベルの過度状態のときにだけ
動作し、定常状態では機能しないので、通常のレベルシ
フト動作に悪影響を及ぼすことはない。

第３図は本発明の他の実施例に係るレベルシフト回路の
回路図である。この回路は前述した第２図の回路におけ
るトランジスタ３３．４３を抵抗素子５１．５２に置き
換えた回路である。

この回路においても、入力信号Ｓｔの切り換わり時にト
ランジスタ３１．３２又はトランジスタ４１．４２が同
時にＯＮとなり、抵抗素子５１又は５２に生じる電圧降
下によってトランジスタ３４又は４４をＯＮ状態にさせ
、トランジスタ１又は２に電位を供給することができる
ので、前述した実施例と同様にレベルシフト回路のスイ
ッチング動作を助長して高速動作が実現できる。

なお、前述した各実施例において、ＮチャネルＭＯＳト
ランジスタをＰチャネルＭＯ８）ランジスタに置換える
と共に、ＰチャネルＭＯ３）ランジスタをＮチャネルＭ
Ｏ３）ランジスタに置換えても同様の効果を奏すること
はいうまでもない。

［発明の効果］ 以上説明したように本発明は、第１及び第２の電流供給
回路で入力信号切換わり時のスイッチング動作を助長す
ることにより、入力信号が低レベルであっても反転動作
が容易となり、高速性及び設計性が改善されたレベルシ
フト回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係るレベルシフト回路の構成
を示す回路図、第２図は第１図の回路の更に具体例を示
す回路図、第３図は本発明の他の実施例に係るレベルシ
フト回路の構成を示ず回路図、第４図は従来のレベルシ
フト回路の構成を示す回路図である。 １．２，３１，３２．４１，４２；ＮチャネルＭＯＳト
ランジスタ、３，４．３３，３４，４３゜４４；Ｐチャ
ネルＭＯ３１−ランジスタ、１１；入力端子、１２；イ
ンバータ、１３：出力端子、２１．２２；電源供給回路
、５１，５２；抵抗素子５１．５２．櫂ａ聚号 第 図 １３；出力１壬 Ｖ。 弔 図

Claims (1)

【特許請求の範囲】
1. （１）ソースが第１の電源に共通接続され相互に反転し
   た入力信号を夫々のゲートに入力する第１導電型の第１
   及び第２の電界効果型トランジスタと、ドレインが前記
   第１の電界効果型トランジスタのドレインに接続されソ
   ースが第２の電源に接続されゲートが前記第２の電界効
   果型トランジスタのドレインに接続された第２導電型の
   第３の電界効果型トランジスタと、ドレインが前記第２
   の電界効果型トランジスタのドレインに接続されソース
   が前記第２の電源に接続されゲートが前記第１の電界効
   果型トランジスタのドレインに接続された第２導電型の
   第４の電界効果型トランジスタと、前記第１及び第４の
   トランジスタのゲート電位を入力しこれらゲート電位が
   前記第１及び第４の電界効果型トランジスタを夫々オン
   状態及びオフ状態にさせる電位である場合に前記第２の
   電界効果型トランジスタにドレイン電流を供給する第１
   の電流供給回路と、前記第２及び第３のトランジスタの
   ゲート電位を入力しこれら電位が前記第２及び第３の電
   界効果型トランジスタを夫々オン状態及びオフ状態にさ
   せる電位である場合に前記第１の電界効果型トランジス
   タにドレイン電流を供給する第２の電流供給回路とを具
   備したことを特徴とするレベルシフト回路。