JPH0713787B2 - デイスプレイ制御用回路 - Google Patents
デイスプレイ制御用回路Info
- Publication number
- JPH0713787B2 JPH0713787B2 JP62124017A JP12401787A JPH0713787B2 JP H0713787 B2 JPH0713787 B2 JP H0713787B2 JP 62124017 A JP62124017 A JP 62124017A JP 12401787 A JP12401787 A JP 12401787A JP H0713787 B2 JPH0713787 B2 JP H0713787B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- color
- element number
- display
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２種類以上の色または濃淡で表示可能なデイス
プレイ装置に係り、特に表示色を迅速に変更することが
できるデイスプレイ制御用回路に関するものである。
プレイ装置に係り、特に表示色を迅速に変更することが
できるデイスプレイ制御用回路に関するものである。
デイスプレイ装置において、色指定回路に書換え可能な
色レジスタを用いることと、色指定回路を集積回路で実
現することは既に周知である。
色レジスタを用いることと、色指定回路を集積回路で実
現することは既に周知である。
従来のデイスプレイ装置の一例を第３図に示し説明す
る。
る。
図において、１は計算機、２は書込制御回路、３はリフ
レツシユメモリで、このリフレツシユメモリ３は表示装
置の表示画面の各画素に対応して複数のビツトを割当て
た表示データを記憶する記憶装置を構成している。４は
読出制御回路である。５は書換え可能な色レジスタ、６
は記憶装置であるリフレツシユメモリ３から読出される
表示データの色信号情報に対応して色レジスタ５の出力
を選択するセレクタ回路で、こらは色指定回路を構成し
ている。10a,10b,10cは複数の色表示出力を発生する例
えば、CRTのG,R,B駆動回路のような複数の色駆動回路、
11はこの色駆動回路10a〜10cから発生する色表示出力に
対応した表示画面を作る陰極線管（CRT）、12は色指定
回路の集積回路である。
レツシユメモリで、このリフレツシユメモリ３は表示装
置の表示画面の各画素に対応して複数のビツトを割当て
た表示データを記憶する記憶装置を構成している。４は
読出制御回路である。５は書換え可能な色レジスタ、６
は記憶装置であるリフレツシユメモリ３から読出される
表示データの色信号情報に対応して色レジスタ５の出力
を選択するセレクタ回路で、こらは色指定回路を構成し
ている。10a,10b,10cは複数の色表示出力を発生する例
えば、CRTのG,R,B駆動回路のような複数の色駆動回路、
11はこの色駆動回路10a〜10cから発生する色表示出力に
対応した表示画面を作る陰極線管（CRT）、12は色指定
回路の集積回路である。
そして、この種のデイスプレイ装置では、色指定回路に
おける色レジスタ５の記憶内容を書換えることにより、
リフレツシユメモリ３などの記憶装置の内容を書換える
ことなく迅速に表示色を変更できるように構成されてい
る。また、色レジスタ５などの部品数を削減するため
に、色指定回路を集積回路で実現していた。
おける色レジスタ５の記憶内容を書換えることにより、
リフレツシユメモリ３などの記憶装置の内容を書換える
ことなく迅速に表示色を変更できるように構成されてい
る。また、色レジスタ５などの部品数を削減するため
に、色指定回路を集積回路で実現していた。
第４図は従来の色指定回路の集積回路を複数個用いて同
時表示可能な色の数を増したときの一例を示すブロツク
図である。
時表示可能な色の数を増したときの一例を示すブロツク
図である。
この第４図において第３図と同一部分には同一符号をし
て説明を省略する。3aはリフレツシユメモリ、3bは表示
データの素子番号信号を記憶するための拡張用リフレツ
シユメモリで、これらは表示装置の表示画面の各画素に
対応して複数のビツトを割当てた表示データを記憶する
記憶装置を構成している。12a〜12dは色指定回路の集積
回路、13は拡張用フレツシユメモリ3bら読出された素子
番号信号に対応する色指定回路の出力を選択するセレク
タ回路である。
て説明を省略する。3aはリフレツシユメモリ、3bは表示
データの素子番号信号を記憶するための拡張用リフレツ
シユメモリで、これらは表示装置の表示画面の各画素に
対応して複数のビツトを割当てた表示データを記憶する
記憶装置を構成している。12a〜12dは色指定回路の集積
回路、13は拡張用フレツシユメモリ3bら読出された素子
番号信号に対応する色指定回路の出力を選択するセレク
タ回路である。
上述した従来のデイスプレイ装置では、同時表示可能な
色の数を増やすには色指定回路の色レジスタの数を増や
す必要があるが、色指定回路を集積回路で実したことに
より色レジスタのが固定されているので、同時表示可能
な色の数を増やすのは容易でないという問題点があつ
た。
色の数を増やすには色指定回路の色レジスタの数を増や
す必要があるが、色指定回路を集積回路で実したことに
より色レジスタのが固定されているので、同時表示可能
な色の数を増やすのは容易でないという問題点があつ
た。
そして、色指定回路の集積回路を複数個用いて同時表示
可能な色の数を増やしたしときの一例である第４図のブ
ロツク図に示すように、表示データの素子番号信号を記
憶するための拡張用リフレツシユメモリ3bと、複数個の
色指定回路の集積回路12a〜12dの他に、拡張用フレツシ
ユメモリ3bから読出された素子番号信号に対応する色指
定回路の出力を選択するセレクタ回路13を必要とするこ
とから、部分削減に半う集積回路の利点がかなり制限さ
れてしまうことがわかる。２ｌ色中任意のｍ色を同時表
示可能な従来の色指定回路の集積回路をｎ個用いて２ｍ
色中任意のｍ×ｎ色を同時表示できるように構成した場
合には、ｎ個の入力か１個を選択するセレクタ回路13が
ｌ個必要となる。
可能な色の数を増やしたしときの一例である第４図のブ
ロツク図に示すように、表示データの素子番号信号を記
憶するための拡張用リフレツシユメモリ3bと、複数個の
色指定回路の集積回路12a〜12dの他に、拡張用フレツシ
ユメモリ3bから読出された素子番号信号に対応する色指
定回路の出力を選択するセレクタ回路13を必要とするこ
とから、部分削減に半う集積回路の利点がかなり制限さ
れてしまうことがわかる。２ｌ色中任意のｍ色を同時表
示可能な従来の色指定回路の集積回路をｎ個用いて２ｍ
色中任意のｍ×ｎ色を同時表示できるように構成した場
合には、ｎ個の入力か１個を選択するセレクタ回路13が
ｌ個必要となる。
このセレクタ回路13を各色指定回路の集積回路に分散さ
せると各集積回路の出力が競合するため、このセレクタ
回路13を各集積回路に分散させることはできない。ま
た、このセレクタ回路13を１つの集積回路で実現する場
合には、集積回路上のセレクタ回路の入力の数によつて
選択できる色指定回路の集積回路の個数が決まつてしま
い、拡張が容易でなくなるという問題点があつた。
せると各集積回路の出力が競合するため、このセレクタ
回路13を各集積回路に分散させることはできない。ま
た、このセレクタ回路13を１つの集積回路で実現する場
合には、集積回路上のセレクタ回路の入力の数によつて
選択できる色指定回路の集積回路の個数が決まつてしま
い、拡張が容易でなくなるという問題点があつた。
本発明のデイスプレイ制御用回路は、表示装置の表示画
面の各画素に対応して複数のビツトを割当てた表示デー
タを記憶する記憶装置と書換え可能な色レジスタおよび
上記記憶装置から読出される表示データの色信号情報に
対応して上記色レジスタの出力を選択するセレクタ回路
を有する色指定回路において、予め設定された素子番号
と上記記憶装置から読出される表示データの素子番号情
報を比較する素子番号一致検出回路と、この素子番号一
致検出回路の出力により制御され色駆動回路に信号を供
給する３状態出力バツフアとを備えてなるようにしたも
のである。
面の各画素に対応して複数のビツトを割当てた表示デー
タを記憶する記憶装置と書換え可能な色レジスタおよび
上記記憶装置から読出される表示データの色信号情報に
対応して上記色レジスタの出力を選択するセレクタ回路
を有する色指定回路において、予め設定された素子番号
と上記記憶装置から読出される表示データの素子番号情
報を比較する素子番号一致検出回路と、この素子番号一
致検出回路の出力により制御され色駆動回路に信号を供
給する３状態出力バツフアとを備えてなるようにしたも
のである。
本発明においては、計算機により送られた表示データの
３ビツトのカラーコード信号と２ビツトの素子番号信号
を書込制御回路により制御してリフレツシユメモリに書
込み、読出制御回路によりリフレツシユメモリから読出
された表示データは色指定回路の集積回路に送られ、３
ビツトのカラーコード信号はセレクタ回路に,2ビツトの
素子番号信号は素子番号一致検出回路に送られる。そし
て、各色指定回路の集積回路の８個の色レジスタの出力
はセレクタ回路により１つが選択され、３状態出力バツ
フアに送られ、この３状態出力バツフアは各色指定回路
の集積回路の素子番号レジスタに設定されている２ビツ
トの素子番号信号と拡張用リフレツシユメモリから読出
された素子データの２ビツトの素子番号信号が一致した
ものだけが素子番号一致回路によつて出力可能状態とな
り、セレクタ回路の出力が各色駆動回路に送られる。こ
の色駆動回路の出力がCRTの電子銃に送られることによ
り。CRTの表面に所望の画面表示を得る。
３ビツトのカラーコード信号と２ビツトの素子番号信号
を書込制御回路により制御してリフレツシユメモリに書
込み、読出制御回路によりリフレツシユメモリから読出
された表示データは色指定回路の集積回路に送られ、３
ビツトのカラーコード信号はセレクタ回路に,2ビツトの
素子番号信号は素子番号一致検出回路に送られる。そし
て、各色指定回路の集積回路の８個の色レジスタの出力
はセレクタ回路により１つが選択され、３状態出力バツ
フアに送られ、この３状態出力バツフアは各色指定回路
の集積回路の素子番号レジスタに設定されている２ビツ
トの素子番号信号と拡張用リフレツシユメモリから読出
された素子データの２ビツトの素子番号信号が一致した
ものだけが素子番号一致回路によつて出力可能状態とな
り、セレクタ回路の出力が各色駆動回路に送られる。こ
の色駆動回路の出力がCRTの電子銃に送られることによ
り。CRTの表面に所望の画面表示を得る。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるデイスプレイ制御用回路の一実施
例を示すブロツク図である。
例を示すブロツク図である。
この第１図において第３図および第４図と同一符号のも
のは相当部分を示し、７は素子番号信号レジスタ、８は
予め設定された素子番号と記憶装置から読出される素子
データの素子番号情報を比較する素子番号一致検出回
路、９はこの素子番号一致検出回路８の出力により制御
され色駆動回路10a,10b,10cに信号を供給する３状態出
力バツフアである。
のは相当部分を示し、７は素子番号信号レジスタ、８は
予め設定された素子番号と記憶装置から読出される素子
データの素子番号情報を比較する素子番号一致検出回
路、９はこの素子番号一致検出回路８の出力により制御
され色駆動回路10a,10b,10cに信号を供給する３状態出
力バツフアである。
第２図は第１図における色指定回路の詳細な回路図であ
る。
る。
この第２図において第１図と同一号のものは相当部分を
示し、5a……5hは色レジスタ、6a……6lはセレクタ回
路、9a……9lは３状態出力バツフアである。なお、素子
番号レジスタ７におけるDN1,DN0は桁を表わす。
示し、5a……5hは色レジスタ、6a……6lはセレクタ回
路、9a……9lは３状態出力バツフアである。なお、素子
番号レジスタ７におけるDN1,DN0は桁を表わす。
そして、色レジスタ５（5a……5h）は計算機１により表
示すべき色を指定する８個の12ビツトレジスタであり、
セレクタ回路６（6a……6l）はリフレツシユメモリ3aか
ら読出された表示データの３ビツトのカラーコードに対
応して８つの色レジスタの出力から１つを選択して３状
態出力バツフア９（9a……9l）に出力するように構成さ
れている。また、素子番号一致検出回路８は、２ビツト
の素子番号レジスタ７に予め記憶された素子番号信号と
拡張用リフレツシユメモリ3bから読出された表示データ
の２ビツトの素子番号信号を比較し３状態出力バツフア
９（9a……9l）の出力を制御するように構成されてい
る。
示すべき色を指定する８個の12ビツトレジスタであり、
セレクタ回路６（6a……6l）はリフレツシユメモリ3aか
ら読出された表示データの３ビツトのカラーコードに対
応して８つの色レジスタの出力から１つを選択して３状
態出力バツフア９（9a……9l）に出力するように構成さ
れている。また、素子番号一致検出回路８は、２ビツト
の素子番号レジスタ７に予め記憶された素子番号信号と
拡張用リフレツシユメモリ3bから読出された表示データ
の２ビツトの素子番号信号を比較し３状態出力バツフア
９（9a……9l）の出力を制御するように構成されてい
る。
一方、実施例の色指定回路の集積回路は、12ビツトの色
レジスタを８個持つているので、4096（＝２12）色中の
任意の８色を同時に表示できる。そして、この第１図に
示す実施例では、色指定回路の集積回路を４個（12a〜1
2d）有しており、4096色中の任意の32色を同時に表示で
きる。ここで、４個の色指定回路の集積回路12a〜12dの
入力は共通であり、出力はワイアード・オアされてお
り、余分な付加回路は必要ない。
レジスタを８個持つているので、4096（＝２12）色中の
任意の８色を同時に表示できる。そして、この第１図に
示す実施例では、色指定回路の集積回路を４個（12a〜1
2d）有しており、4096色中の任意の32色を同時に表示で
きる。ここで、４個の色指定回路の集積回路12a〜12dの
入力は共通であり、出力はワイアード・オアされてお
り、余分な付加回路は必要ない。
つぎにこの第１図に示す実施例の動作を説明する。
まず、計算機１により送られた表示データの３ビツトの
カラーコード信号と２ビツトの素子番号信号は書込制御
回路２で制御されてリフレツシユメモリ3aおよび拡張用
リフレツシユメモリ3bにそれぞれ書込まれる。
カラーコード信号と２ビツトの素子番号信号は書込制御
回路２で制御されてリフレツシユメモリ3aおよび拡張用
リフレツシユメモリ3bにそれぞれ書込まれる。
つぎに、読出制御回路４によりリフレツシユメモリ3aお
よび拡張用リフレツシユメモリ3bからそれぞれ読出され
た表示データは色指定回路の集積回路12a〜12dに送ら
れ、３ビツトのカラーコード信号はセレクタ回路６に、
２ビツトの素子番号信号は素子番号一致検出回路８にそ
れぞれ送られる。ここで、32個の12ビツト色レジスタ５
と４個の素子番号レジスタ７には通常異なる色信号およ
び素子番号信号を記憶させておく。
よび拡張用リフレツシユメモリ3bからそれぞれ読出され
た表示データは色指定回路の集積回路12a〜12dに送ら
れ、３ビツトのカラーコード信号はセレクタ回路６に、
２ビツトの素子番号信号は素子番号一致検出回路８にそ
れぞれ送られる。ここで、32個の12ビツト色レジスタ５
と４個の素子番号レジスタ７には通常異なる色信号およ
び素子番号信号を記憶させておく。
そして、各色指定回路の集積回路の８個の色レジスタ５
の出力は、各色指定回路の集積回路のセレクタ回路６に
より１つが選択され各色指定回路の集積回路の３状態出
力バツフア９に送られる。ここで、各色指定回路の集積
回路の３状態出力バツフア９は各色指定回路の集積回路
の素子番号レジスタ７に設定されている２ビツトの素子
番号信号と拡張用リフレツシユメモリ3bから読出された
表示データの２ビツトの素子番号信号が一致したものだ
けが素子番号一致検出回路８によつて出力可能状態とな
り、セレクタ回路６の出力が色駆動回路10a,10b,10cに
送られる。そして、この色駆動回路10a,10b,10cの各出
力がCRT11の電子銃に送られることによりCRTの表示面に
所望の画面表示を得るとができる。
の出力は、各色指定回路の集積回路のセレクタ回路６に
より１つが選択され各色指定回路の集積回路の３状態出
力バツフア９に送られる。ここで、各色指定回路の集積
回路の３状態出力バツフア９は各色指定回路の集積回路
の素子番号レジスタ７に設定されている２ビツトの素子
番号信号と拡張用リフレツシユメモリ3bから読出された
表示データの２ビツトの素子番号信号が一致したものだ
けが素子番号一致検出回路８によつて出力可能状態とな
り、セレクタ回路６の出力が色駆動回路10a,10b,10cに
送られる。そして、この色駆動回路10a,10b,10cの各出
力がCRT11の電子銃に送られることによりCRTの表示面に
所望の画面表示を得るとができる。
以上、本発明を実施例に基づいて説明したが、本発明は
上述の実施例に限定されるものではなく、更に変形が可
能である。例えば、実施例は、素子番号レジスタおよび
リフレツシユメモリら読出される表示データの素子番号
信号に２ビツトを割当て４個の色指定回路の集積回路を
用いて構成しているが、素子番号レジスタおよびリフレ
ツシユメモリから読出される表示データの素子番号信号
にｎビツトを割当てることにより２ｎ個の色指定回路の
集積回路を用いて構成することができる。この場合、１
個の色指定回路の集積回路で同時表示可能な色の数をｍ
とすると、任意のｍ×２ｎ色を同時表示することが可能
である。なお、この場合、追加しなければならないのは
（ｎ−１）ビツト×１画面分のリフレツシユメモリと
（２ｎ−１）個の色指定回路の集積回路のみである。
上述の実施例に限定されるものではなく、更に変形が可
能である。例えば、実施例は、素子番号レジスタおよび
リフレツシユメモリら読出される表示データの素子番号
信号に２ビツトを割当て４個の色指定回路の集積回路を
用いて構成しているが、素子番号レジスタおよびリフレ
ツシユメモリから読出される表示データの素子番号信号
にｎビツトを割当てることにより２ｎ個の色指定回路の
集積回路を用いて構成することができる。この場合、１
個の色指定回路の集積回路で同時表示可能な色の数をｍ
とすると、任意のｍ×２ｎ色を同時表示することが可能
である。なお、この場合、追加しなければならないのは
（ｎ−１）ビツト×１画面分のリフレツシユメモリと
（２ｎ−１）個の色指定回路の集積回路のみである。
また、上述の実施例においては、素子番号信号をｎビツ
トの素子番号レジスタとして色指定回路の集積回路の部
で実現しているが、例えば、ｎビツトの素子番号信号入
力端子を設けてて外部で素子番号信号を設定するように
することも可能である。
トの素子番号レジスタとして色指定回路の集積回路の部
で実現しているが、例えば、ｎビツトの素子番号信号入
力端子を設けてて外部で素子番号信号を設定するように
することも可能である。
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いるとなく、色指定回路に素子番号一致検出
回路と、３状態出力バツフアを具備することにより、表
示データの素子番号信号を記憶する拡張用の記憶装置
と、複数の色指定回路を追加するだけで容易に同時表示
可能な色数を増やすことができる上に、集積回路での実
現に非常に適しており、第４図で必要とした余分な回路
が不要となることから部品の削減に伴い実装面積を縮
小，信頼性・経済性を向上できる効果がある。
な手段を用いるとなく、色指定回路に素子番号一致検出
回路と、３状態出力バツフアを具備することにより、表
示データの素子番号信号を記憶する拡張用の記憶装置
と、複数の色指定回路を追加するだけで容易に同時表示
可能な色数を増やすことができる上に、集積回路での実
現に非常に適しており、第４図で必要とした余分な回路
が不要となることから部品の削減に伴い実装面積を縮
小，信頼性・経済性を向上できる効果がある。
第１図は本発明によるデイスプレイ制御用回路の一実施
例を示すブロツク図、第２図は第１図における色指定回
路の詳細な回路図、第３図は従来のデイスプレイ装置の
一例を示すブロツク図、第４図は従来の色指定回路の集
積回路を複数個用いて同時表示可能な色の数をしたとき
の一例を示すブロツク図である。 3a……リフレツシユメモリ、3b……拡張用リフレツシユ
メモリ、５……色レジスタ、６……セレクタ回路、８…
…素子番号一致検出回路、９……３状態出力バツフア、
10a〜10c……色駆動回路、11……CRT、12a〜12d……色
指定回路の集積回路。
例を示すブロツク図、第２図は第１図における色指定回
路の詳細な回路図、第３図は従来のデイスプレイ装置の
一例を示すブロツク図、第４図は従来の色指定回路の集
積回路を複数個用いて同時表示可能な色の数をしたとき
の一例を示すブロツク図である。 3a……リフレツシユメモリ、3b……拡張用リフレツシユ
メモリ、５……色レジスタ、６……セレクタ回路、８…
…素子番号一致検出回路、９……３状態出力バツフア、
10a〜10c……色駆動回路、11……CRT、12a〜12d……色
指定回路の集積回路。
Claims (1)
- 【請求項１】表示装置の表示画面の各画素に対応して複
数のビツトを割当てた表示データを記憶する記憶装置と
書換え可能な色レジスタおよび前記記憶装置から読出さ
れる表示データの色信号情報に対応して前記色レジスタ
の出力を選択するセレクタ回路を有する色指定回路にお
いて、予め設定された素子番号と前記記憶装置から読出
される表示データの素子番号情報を比較する素子番号一
致検出回路と、この素子番号一致検出回路の出力により
制御され色駆動回路に信号を供給する３状態出力バツフ
アとを備えてなることを特徴とするデイスプレイ制御用
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124017A JPH0713787B2 (ja) | 1987-05-22 | 1987-05-22 | デイスプレイ制御用回路 |
| US07/196,230 US4942389A (en) | 1987-05-22 | 1988-05-20 | Display control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124017A JPH0713787B2 (ja) | 1987-05-22 | 1987-05-22 | デイスプレイ制御用回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289585A JPS63289585A (ja) | 1988-11-28 |
| JPH0713787B2 true JPH0713787B2 (ja) | 1995-02-15 |
Family
ID=14874967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124017A Expired - Lifetime JPH0713787B2 (ja) | 1987-05-22 | 1987-05-22 | デイスプレイ制御用回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4942389A (ja) |
| JP (1) | JPH0713787B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416499A (en) * | 1990-02-26 | 1995-05-16 | Matsushita Electric Industrial Co., Ltd. | Bit map display controlling apparatus |
| JP2908009B2 (ja) * | 1990-11-30 | 1999-06-21 | 株式会社日立製作所 | 表示制御方法 |
| JPH04242790A (ja) * | 1991-01-08 | 1992-08-31 | Toshiba Corp | 電子機器 |
| GB2270450B (en) * | 1992-09-08 | 1997-03-26 | Silicon Graphics Incorporation | Integrated apparatus for displaying a plurality of modes of color information on a computer output display |
| KR100457899B1 (ko) * | 2000-08-25 | 2004-11-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 복호 장치, 표시 장치, 전자 장치, 무선 통신 단말 장치및 복호 방법 |
| JP2002218345A (ja) * | 2001-01-16 | 2002-08-02 | Mitsubishi Electric Corp | 画面表示装置 |
| JP3636148B2 (ja) * | 2002-03-07 | 2005-04-06 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置、及び表示ドライバのパラメータ設定方法 |
| JP2006133551A (ja) * | 2004-11-08 | 2006-05-25 | Nec Electronics Corp | カラー表示装置及びその駆動回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4672368A (en) * | 1985-04-15 | 1987-06-09 | International Business Machines Corporation | Raster scan digital display system |
| US4772881A (en) * | 1986-10-27 | 1988-09-20 | Silicon Graphics, Inc. | Pixel mapping apparatus for color graphics display |
-
1987
- 1987-05-22 JP JP62124017A patent/JPH0713787B2/ja not_active Expired - Lifetime
-
1988
- 1988-05-20 US US07/196,230 patent/US4942389A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63289585A (ja) | 1988-11-28 |
| US4942389A (en) | 1990-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4308532A (en) | Raster display apparatus | |
| US4490797A (en) | Method and apparatus for controlling the display of a computer generated raster graphic system | |
| CA2058250C (en) | Method and apparatus for arranging access of vram to provide accelerated writing of vertical lines to an output display | |
| US4783652A (en) | Raster display controller with variable spatial resolution and pixel data depth | |
| JP2517123Y2 (ja) | メモリ装置 | |
| US5714974A (en) | Dithering method and circuit using dithering matrix rotation | |
| JPH0429069B2 (ja) | ||
| US4663619A (en) | Memory access modes for a video display generator | |
| JPH0375873B2 (ja) | ||
| JP4631112B2 (ja) | コンピュータシステム及び表示制御回路 | |
| JPS592905B2 (ja) | デイスプレイ装置 | |
| US4910505A (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| US4888582A (en) | Apparatus for storing multi-bit pixel data | |
| JP2952780B2 (ja) | コンピユータ出力システム | |
| US4942389A (en) | Display control circuit | |
| US4672368A (en) | Raster scan digital display system | |
| US5699498A (en) | Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format | |
| US4956640A (en) | Method and apparatus for controlling video display priority | |
| US5097256A (en) | Method of generating a cursor | |
| EP0264603A2 (en) | Raster scan digital display system | |
| US4901062A (en) | Raster scan digital display system | |
| JPH0287194A (ja) | デイスプレイ制御回路 | |
| USRE42286E1 (en) | Image data processing system | |
| GB2208344A (en) | Digital display system | |
| JPS61133983A (ja) | 画像表示装置 |